JP3251210B2 - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JP3251210B2 JP3251210B2 JP20943597A JP20943597A JP3251210B2 JP 3251210 B2 JP3251210 B2 JP 3251210B2 JP 20943597 A JP20943597 A JP 20943597A JP 20943597 A JP20943597 A JP 20943597A JP 3251210 B2 JP3251210 B2 JP 3251210B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- basic element
- semiconductor integrated
- circuit device
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に、不良品もしくは不具合発生時の故障解
析を迅速に行なうことのできる半導体集積回路装置に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device capable of quickly performing a failure analysis when a defective product or a defect occurs.
【０００２】[0002]
【従来の技術】従来、製品本来の機能を損なわずに、デ
バイスの基本特性を確認することのできる半導体集積回
路装置として、特開平２−５８８６２号公報に開示され
ている半導体集積回路がある。2. Description of the Related Art Conventionally, there is a semiconductor integrated circuit disclosed in Japanese Patent Application Laid-Open No. 2-58862 as a semiconductor integrated circuit device capable of confirming the basic characteristics of a device without impairing the original function of a product.
【０００３】この半導体集積回路は、内部に製品として
の機能を有する集積回路と、基本トランジスタ（基本素
子）とを備え、数ピン〜数十ピンある端子の中で新しく
付加した第１の端子を含む第１〜第３の端子を外部端子
とし、集積回路と基本トランジスタとを切り換えるため
に、第２の端子に２つのトランスミッションゲートを構
成し、第３の端子に２つのトランスミッションゲートを
構成し、その制御を第１の端子で行なうものである。This semiconductor integrated circuit includes an integrated circuit having a function as a product therein and a basic transistor (basic element). A first terminal newly added among terminals having several to several tens of pins is provided. The first to third terminals include an external terminal, and two transmission gates are configured as a second terminal and two transmission gates are configured as a third terminal in order to switch between the integrated circuit and the basic transistor. The control is performed by the first terminal.
【０００４】この半導体集積回路では、第１の端子の電
圧レベルを変化させることにより、第２及び第３の端子
それぞれの２つのトランスミッションゲートのうちいず
れか一方をオン状態とすることでスイッチングを行い、
デバイスの基本特性が得られる単体素子の電気的特性を
測定することができる。In this semiconductor integrated circuit, switching is performed by changing one of the two transmission gates of the second and third terminals by changing the voltage level of the first terminal. ,
It is possible to measure the electrical characteristics of a single element from which the basic characteristics of the device can be obtained.
【０００５】[0005]
【発明が解決しようとする課題】上述した半導体集積回
路の問題点は、電気的特性を測定する基本素子にバイア
スが印加されないために、故障解析の際に、基本素子の
電気的特性に異常が検出されたとき、それが、製造工程
中に既に作り込まれていた異常なのか、製品本来の動作
によるものなのか判断ができず、充分なデータを取るこ
とができないという点である。A problem with the above-described semiconductor integrated circuit is that since no bias is applied to the basic element for measuring the electric characteristics, an abnormality is found in the electric characteristics of the basic element during failure analysis. When it is detected, it cannot be determined whether it is an abnormality already created during the manufacturing process or an original operation of the product, and sufficient data cannot be obtained.
【０００６】本発明は上記の事情に鑑みてなされたもの
であって、集積回路本体の電気的特性を代表する基本素
子の電気的特性の、バイアス印加に起因する変動を測定
することのできる半導体集積回路装置を提供することに
ある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and is a semiconductor capable of measuring a change in electric characteristics of a basic element representing an electric characteristic of an integrated circuit main body due to bias application. An object of the present invention is to provide an integrated circuit device.
【０００７】[0007]
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な半導体集積回路装置を採用した。
すなわち、請求項１記載の半導体集積回路装置は、半導
体チップに、集積回路本体と、該集積回路本体の電気的
特性を代表する基本素子と、該基本素子の電気的特性を
外部から直接測定可能な複数の外部端子とを備えた半導
体集積回路装置で、前記基本素子と前記集積回路本体と
の間に、該集積回路本体から前記基本素子にバイアス電
圧が印加可能な複数のスイッチング素子を設けたもので
ある。In order to solve the above-mentioned problems, the present invention employs the following semiconductor integrated circuit device.
That is, in the semiconductor integrated circuit device according to the first aspect, the semiconductor chip can directly measure the integrated circuit main body, the basic element representing the electric characteristic of the integrated circuit main body, and the electric characteristic of the basic element from the outside. A plurality of external terminals, wherein a plurality of switching elements capable of applying a bias voltage to the basic element from the integrated circuit main body are provided between the basic element and the integrated circuit main body. Things.
【０００８】請求項２記載の半導体集積回路装置は、前
記集積回路本体に接続され前記スイッチング素子を外部
から直接操作する複数の外部端子を設けたものである。According to a second aspect of the present invention, there is provided a semiconductor integrated circuit device having a plurality of external terminals connected to the integrated circuit main body for directly operating the switching element from the outside.
【０００９】請求項３記載の半導体集積回路装置は、前
記スイッチング素子をトランジスタにより構成したもの
である。According to a third aspect of the present invention, in the semiconductor integrated circuit device, the switching element includes a transistor.
【００１０】本発明の請求項１または３記載の半導体集
積回路装置では、集積回路本体の電気的特性を代表する
基本素子と前記集積回路本体との間に、該集積回路本体
から前記基本素子にバイアス電圧が印加可能な複数のス
イッチング素子を設けたことにより、これらのスイッチ
ング素子をオン／オフさせることで、前記基本素子にバ
イアス電圧をオン／オフする。In the semiconductor integrated circuit device according to the first or third aspect of the present invention, between the basic element representing the electrical characteristics of the integrated circuit main body and the integrated circuit main body, the integrated circuit main body is connected to the basic element. By providing a plurality of switching elements to which a bias voltage can be applied, by turning on / off these switching elements, the bias voltage is turned on / off to the basic element.
【００１１】したがって、バイアス電圧が印加されるこ
とにより生じる基本素子の電気的特性の変動を、その前
後、またはバイアス電圧が印加されないままの基本素子
と比較することにより、正確に測定することが可能にな
る。また、スイッチング素子をオン／オフさせることに
より、電気的特性の測定時以外は、前記基本素子に前記
集積回路本体と同様のバイアス電圧を印加することが可
能になる。Therefore, the variation in the electrical characteristics of the basic element caused by the application of the bias voltage can be accurately measured by comparing the fluctuation with the basic element before or after the change or before the bias voltage is applied. become. Further, by turning on / off the switching element, it is possible to apply the same bias voltage as that of the integrated circuit body to the basic element except when measuring the electrical characteristics.
【００１２】請求項２記載の半導体集積回路装置では、
前記集積回路本体に、前記スイッチング素子を外部から
直接操作する複数の外部端子を設けたことにより、パッ
ケージ後においても、基本素子の電気的特性を測定する
ことが可能になる。In the semiconductor integrated circuit device according to the second aspect,
By providing the integrated circuit body with a plurality of external terminals for directly operating the switching element from the outside, it becomes possible to measure the electrical characteristics of the basic element even after packaging.
【００１３】[0013]
【発明の実施の形態】以下、本発明の半導体装置の一実
施形態について図面に基づき説明する。図１は本発明の
一実施形態の半導体集積回路装置を示す概略構成図であ
り、図において、１は半導体チップ、２は集積回路の内
部素子（集積回路本体）、３は電気的特性測定用の基本
素子、４は集積回路の内部素子２から基本素子３にバイ
アス電圧を印加する複数のバイアス印加スイッチ（スイ
ッチング素子）、５は基本素子３の電気的特性を外部か
ら直接測定する複数の外部端子、６は集積回路の内部素
子２に接続され前記バイアス印加スイッチ４を外部から
直接操作を行なう複数の外部端子である。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the semiconductor device of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic configuration diagram showing a semiconductor integrated circuit device according to an embodiment of the present invention. In the drawing, reference numeral 1 denotes a semiconductor chip, 2 denotes an internal element of the integrated circuit (integrated circuit main body), and 3 denotes an electric characteristic measurement. 4 is a plurality of bias applying switches (switching elements) for applying a bias voltage from the internal element 2 of the integrated circuit to the basic element 3, and 5 is a plurality of external switches for directly measuring the electrical characteristics of the basic element 3 from outside. Terminals 6 are a plurality of external terminals connected to the internal element 2 of the integrated circuit for directly operating the bias applying switch 4 from outside.
【００１４】この半導体集積回路装置では、集積回路本
体である集積回路の内部素子２に接続される外部端子６
からバイアス印加スイッチ４を閉じるための信号を入力
し、該バイアス印加スイッチ４を閉じると、集積回路の
内部素子２から基本素子３へバイアス電圧が印加され
る。このバイアス電圧は、故障解析のために必要と考え
られる電圧レベルに応じて自由に可変することができる
のが望ましい。In this semiconductor integrated circuit device, the integrated circuit
External terminal 6 connected to the internal element 2 of the integrated circuit
When a signal for closing the bias application switch 4 is input from the device, and the bias application switch 4 is closed, a bias voltage is applied from the internal element 2 to the basic element 3 of the integrated circuit. It is desirable that the bias voltage can be freely changed according to a voltage level considered necessary for failure analysis.
【００１５】ここでは、まず、基本素子３のバイアス電
圧が印加されることにより生じる電気的特性の変動を測
定する。次いで、外部端子６からバイアス印加スイッチ
４を開くための信号を入力し、該バイアス印加スイッチ
４を開くと、集積回路の内部素子２から基本素子３へは
バイアス電圧が印加されなくなる。そこで、バイアス電
圧が印加されない状態の基本素子３の電気的特性を測定
する。Here, first, a change in electrical characteristics caused by application of a bias voltage to the basic element 3 is measured. Next, a signal for opening the bias application switch 4 is input from the external terminal 6, and when the bias application switch 4 is opened, no bias voltage is applied from the internal element 2 of the integrated circuit to the basic element 3. Therefore, the electrical characteristics of the basic element 3 in a state where no bias voltage is applied are measured.
【００１６】ここで、バイアス印加時の基本素子３の電
気的特性の変動を、バイアス電圧が印加されない状態の
基本素子３の電気的特性と比較することにより、基本素
子３の電気的特性を正確に測定することができる。Here, the electrical characteristics of the basic element 3 when the bias is applied are compared with those of the basic element 3 to which no bias voltage is applied, so that the electrical characteristics of the basic element 3 can be accurately determined. Can be measured.
【００１７】図２は本実施形態の半導体集積回路装置の
基本素子３を示す回路図であり、図において、１１は電
気的特性測定用の基本素子３として用いられる３端子の
Ｎ型ＭＯＳトランジスタであり、ゲートが外部端子５ａ
へ、ドレインが外部端子５ｂへ、ソースが外部端子５ｃ
へそれぞれ接続されている。FIG. 2 is a circuit diagram showing the basic element 3 of the semiconductor integrated circuit device of the present embodiment. In the figure, reference numeral 11 denotes a three-terminal N-type MOS transistor used as the basic element 3 for measuring electric characteristics. Yes, gate is external terminal 5a
To the external terminal 5b and the source to the external terminal 5c.
Connected to each other.
【００１８】そして、前記ゲートと集積回路の内部素子
２との間にはバイアス印加スイッチ４であるトランジス
タ１２が設けられており、このトランジスタ１２のゲー
トは外部端子６ａに接続されている。同様に、前記ドレ
インと内部素子２との間にもトランジスタ１３が設けら
れており、このトランジスタ１３のゲートは外部端子６
ｂに接続されている。同様に、前記ソースとアース１５
との間にもトランジスタ１４が設けられており、このト
ランジスタ１４のゲートは外部端子６ｃに接続されてい
る。A transistor 12, which is a bias application switch 4, is provided between the gate and the internal element 2 of the integrated circuit. The gate of the transistor 12 is connected to the external terminal 6a. Similarly, a transistor 13 is provided between the drain and the internal element 2, and the gate of the transistor 13 is connected to the external terminal 6.
b. Similarly, the source and ground 15
The transistor 14 is also provided between the first and second transistors, and the gate of the transistor 14 is connected to the external terminal 6c.
【００１９】このＮ型ＭＯＳトランジスタ１１では、ト
ランジスタ１２〜１４の各々の外部端子６ａ〜６ｃから
トランジスタ１２〜１４をオン／オフさせるための信号
を入力し、これらの信号によりトランジスタ１２〜１４
それぞれをオン／オフさせ、バイアス印加スイッチ４と
しての動作を行なう。例えば、トランジスタ１２をオン
状態にすると、このＮ型ＭＯＳトランジスタ１１のゲー
トに内部素子２からのバイアス電圧が印加される。この
動作は、トランジスタ１３、１４においても同様であ
る。In the N-type MOS transistor 11, signals for turning on / off the transistors 12 to 14 are input from the external terminals 6a to 6c of the transistors 12 to 14, respectively.
Each is turned on / off, and the operation as the bias application switch 4 is performed. For example, when the transistor 12 is turned on, a bias voltage from the internal element 2 is applied to the gate of the N-type MOS transistor 11. This operation is the same for the transistors 13 and 14.
【００２０】本実施形態の半導体集積回路装置によれ
ば、電気的特性を測定するための基本素子３に、バイア
ス印加スイッチ４であるトランジスタ１２〜１４により
スイッチングを行なうことにより、前記基本素子３にバ
イアス電圧を印加することができ、バイアス電圧印加に
よる基本素子３の電気的特性の変動を測定することがで
きる。According to the semiconductor integrated circuit device of the present embodiment, the basic element 3 for measuring the electrical characteristics is switched by the transistors 12 to 14 which are the bias application switches 4, so that the basic element 3 A bias voltage can be applied, and a change in electrical characteristics of the basic element 3 due to the application of the bias voltage can be measured.
【００２１】なお、本実施形態の半導体集積回路装置で
は、基本素子３にＮ型ＭＯＳトランジスタ１１を、バイ
アス印加スイッチ４にトランジスタ１２〜１４をそれぞ
れ用いたが、内部素子２から基本素子３にバイアス電圧
が印加可能なスイッチング素子を設けた構成であればよ
く、本実施形態のものに限定されないのはもちろんであ
る。In the semiconductor integrated circuit device of the present embodiment, the N-type MOS transistor 11 is used as the basic element 3 and the transistors 12 to 14 are used as the bias application switch 4. Any configuration may be used as long as a switching element to which a voltage can be applied is provided, and it is a matter of course that the present invention is not limited to this embodiment.
【００２２】[0022]
【発明の効果】以上説明した様に、本発明の請求項１ま
たあは３記載の半導体集積回路装置によれば、集積回路
本体の電気的特性を代表する基本素子と前記集積回路本
体との間に、該集積回路本体から前記基本素子にバイア
ス電圧が印加可能な複数のスイッチング素子を設けたの
で、これらのスイッチング素子をオン／オフさせること
で、前記基本素子にバイアス電圧をオン／オフさせるこ
とができる。As described above, according to the semiconductor integrated circuit device of the first or third aspect of the present invention, the basic element representing the electric characteristics of the integrated circuit main body and the integrated circuit main body are connected to each other. In between, a plurality of switching elements capable of applying a bias voltage from the integrated circuit body to the basic element are provided. By turning on / off these switching elements, the bias voltage is turned on / off for the basic element. be able to.
【００２３】したがって、バイアス電圧が印加されるこ
とにより生じる基本素子の電気的特性の変動を、その前
後、またはバイアス電圧が印加されないままの基本素子
と比較することで、正確に測定することができる。ま
た、スイッチング素子をオン／オフさせることで、電気
的特性の測定時以外は、前記基本素子に前記集積回路本
体と同様のバイアス電圧を印加することができる。Therefore, the variation in the electrical characteristics of the elementary element caused by the application of the bias voltage can be accurately measured by comparing the fluctuation with the elementary element before and after the change or with the element not supplied with the bias voltage. . Further, by turning on / off the switching element, a bias voltage similar to that of the integrated circuit body can be applied to the basic element except when the electrical characteristics are measured.
【００２４】請求項２記載の半導体集積回路装置によれ
ば、前記集積回路本体に接続され前記スイッチング素子
を外部から直接操作する複数の外部端子を設けたので、
パッケージ後においても、基本素子の電気的特性を測定
することができる。According to the semiconductor integrated circuit device of the present invention, a plurality of external terminals are provided which are connected to the main body of the integrated circuit and operate the switching element directly from the outside.
Even after packaging, the electrical characteristics of the basic element can be measured.
【図１】 本発明の一実施形態の半導体集積回路装置を
示す概略構成図である。FIG. 1 is a schematic configuration diagram showing a semiconductor integrated circuit device according to an embodiment of the present invention.
【図２】 本発明の一実施形態の半導体集積回路装置の
基本素子を示す回路図である。FIG. 2 is a circuit diagram showing basic elements of the semiconductor integrated circuit device according to one embodiment of the present invention.
１ 半導体チップ ２ 集積回路の内部素子（集積回路本体） ３ 電気的特性測定用の基本素子 ４ バイアス印加スイッチ（スイッチング素子） ５、５ａ、５ｂ、５ｃ 外部端子 ６、６ａ、６ｂ、６ｃ 外部端子 １１ Ｎ型ＭＯＳトランジスタ １２〜１４ トランジスタ １５ アース REFERENCE SIGNS LIST 1 semiconductor chip 2 internal element of integrated circuit (integrated circuit body) 3 basic element for measuring electric characteristics 4 bias application switch (switching element) 5, 5a, 5b, 5c external terminal 6, 6a, 6b, 6c external terminal 11 N-type MOS transistor 12-14 Transistor 15 Ground
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193 H01L 21/822 H01L 27/04 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) G01R 31/28-31/3193 H01L 21/822 H01L 27/04
Claims (3)
積回路本体の電気的特性を代表する基本素子と、該基本
素子の電気的特性を外部から直接測定可能な複数の外部
端子とを備えた半導体集積回路装置において、前記基本
素子と前記集積回路本体との間に、該集積回路本体から
前記基本素子にバイアス電圧が印加可能な複数のスイッ
チング素子を設けたことを特徴とする半導体集積回路装
置。A semiconductor chip includes an integrated circuit main body, a basic element representing electric characteristics of the integrated circuit main body, and a plurality of external terminals capable of directly measuring the electric characteristics of the basic element from outside. Semiconductor integrated circuit device, wherein a plurality of switching elements capable of applying a bias voltage from the integrated circuit body to the basic element are provided between the basic element and the integrated circuit body. apparatus.
チング素子を外部から直接操作する複数の外部端子を設
けたことを特徴とする請求項１記載の半導体集積回路装
置。2. The semiconductor integrated circuit device according to claim 1, further comprising a plurality of external terminals connected to said integrated circuit main body for directly operating said switching element from outside.
より構成されていることを特徴とする請求項１または２
記載の半導体集積回路装置。3. The switching device according to claim 1, wherein the switching element is configured by a transistor.
13. The semiconductor integrated circuit device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20943597A JP3251210B2 (en) | 1997-08-04 | 1997-08-04 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20943597A JP3251210B2 (en) | 1997-08-04 | 1997-08-04 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1152020A JPH1152020A (en) | 1999-02-26 |
| JP3251210B2 true JP3251210B2 (en) | 2002-01-28 |
Family
ID=16572821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20943597A Expired - Fee Related JP3251210B2 (en) | 1997-08-04 | 1997-08-04 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251210B2 (en) |
-
1997
- 1997-08-04 JP JP20943597A patent/JP3251210B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1152020A (en) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277914B2 (en) | Integrated circuit device having a process parameter measuring circuit | |
| JP3251210B2 (en) | Semiconductor integrated circuit device | |
| KR100576492B1 (en) | Apparatus for measuring internal DC bias of semiconductor device in PKG level | |
| JP2746172B2 (en) | Semiconductor integrated circuit device | |
| US6060899A (en) | Semiconductor device with test circuit | |
| JP3902808B2 (en) | Substrate with two integrated circuits | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| JPH01284782A (en) | Rom code number readout circuit | |
| JPH0949866A (en) | Integrated circuit | |
| JP3649082B2 (en) | Operational amplifier measuring circuit and measuring method thereof | |
| JP3207639B2 (en) | Semiconductor integrated circuit | |
| JPH0568103B2 (en) | ||
| JP3236072B2 (en) | Test circuit and test method | |
| JP2968642B2 (en) | Integrated circuit device | |
| JP2614017B2 (en) | Semiconductor integrated circuit | |
| US7102362B2 (en) | Integrated circuit for testing circuit components of a semiconductor chip | |
| JPH03255968A (en) | Circuit for evaluating and measuring characteristic of circuit element | |
| JPH1090356A (en) | Semiconductor device | |
| JPH0582652A (en) | Semiconductor integrated circuit device | |
| JPH02150056A (en) | Semiconductor integrated circuit | |
| JPH11109002A (en) | Semiconductor resin sealed device | |
| JPH09326473A (en) | Voltage monitor circuit | |
| JPS61208315A (en) | Semiconductor integrated circuit device | |
| JPH03236252A (en) | Having built-in test circuit integrated circuit | |
| JPH0737956A (en) | Cmos integrated circuit and its inspection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000404 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |