JPH1090356A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH1090356A JPH1090356A JP8243426A JP24342696A JPH1090356A JP H1090356 A JPH1090356 A JP H1090356A JP 8243426 A JP8243426 A JP 8243426A JP 24342696 A JP24342696 A JP 24342696A JP H1090356 A JPH1090356 A JP H1090356A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- circuit
- semiconductor device
- elements
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップ上に
形成された半導体集積回路と、その半導体集積回路と外
部回路とを接続するための複数のパッケージピンを有す
るパッケージとを備えた半導体装置に関する。The present invention relates to a semiconductor device having a semiconductor integrated circuit formed on a semiconductor chip and a package having a plurality of package pins for connecting the semiconductor integrated circuit to an external circuit. .
【０００２】[0002]
【従来の技術】従来より、上述のような半導体装置を製
造する場合、ウエハ上のチップとチップの間に、回路の
特性をモニタするためのモニタ素子を配置しておき、ウ
エハプロセス終了後、モニタ素子の特性のばらつきを測
定し、そのばらつきが管理値内にあれば、さらに、その
ウエハにプローブを当てがって検査を行い、その後ダイ
シングによりウエハを個々のチップに切断して分離する
ことにより半導体チップを得る。さらに、この半導体チ
ップを、その半導体チップ上に形成された半導体集積回
路と外部回路とを接続するための複数のパッケージピン
を有するパッケージに封入する。このようにして半導体
装置を製造する。2. Description of the Related Art Conventionally, when manufacturing a semiconductor device as described above, a monitor element for monitoring circuit characteristics is arranged between chips on a wafer, and after a wafer process is completed, Measure the variation in the characteristics of the monitor element, and if the variation is within the control value, further apply a probe to the wafer for inspection, and then cut and separate the wafer into individual chips by dicing. To obtain a semiconductor chip. Further, the semiconductor chip is sealed in a package having a plurality of package pins for connecting a semiconductor integrated circuit formed on the semiconductor chip and an external circuit. Thus, a semiconductor device is manufactured.
【０００３】[0003]
【発明が解決しようとする課題】しかしこの半導体装置
では、ウエハ上のチップとチップの間に配置されたモニ
タ素子はダイシングの際に破壊されているため、ダイシ
ング後の半導体チップ上に形成された半導体集積回路の
特性をモニタすることは困難である。半導体装置の中で
も、特にアナログ回路が組み込まれたＡＳＩＣでは、チ
ップの、アナログ回路を構成する各素子の値およびそれ
ら素子どうしの相対誤差が重要なファクタであるが、製
造されたＡＳＩＣでは、上述した理由によりこれらの情
報を得ることが困難であるため、工程へのフィードバッ
クを効率的に行なうことができないのが一般的である。
従って、半導体装置の歩留りが低下した場合の調査が困
難である。However, in this semiconductor device, since the monitor element disposed between the chips on the wafer is broken during dicing, the monitor element is formed on the semiconductor chip after dicing. It is difficult to monitor the characteristics of a semiconductor integrated circuit. Among semiconductor devices, particularly in an ASIC in which an analog circuit is incorporated, the value of each element constituting the analog circuit of the chip and a relative error between the elements are important factors. Since it is difficult to obtain such information for a reason, it is general that feedback to the process cannot be efficiently performed.
Therefore, it is difficult to investigate when the yield of the semiconductor device is reduced.
【０００４】また半導体装置が市場に出荷された後、性
能の劣化等の不具合が発生した場合、半導体集積回路の
どの部分に起因する不具合なのかの調査が困難であり、
対策に要する期間が長くなるという問題がある。本発明
は、上記事情に鑑み、半導体チップ上に形成された半導
体集積回路の特性をモニタすることのできる半導体装置
を提供することを目的とする。[0004] In addition, if a defect such as performance degradation occurs after the semiconductor device is shipped to the market, it is difficult to investigate which part of the semiconductor integrated circuit caused the defect.
There is a problem that the period required for the countermeasure becomes long. In view of the above circumstances, it is an object of the present invention to provide a semiconductor device capable of monitoring characteristics of a semiconductor integrated circuit formed on a semiconductor chip.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成する本発
明の半導体装置は、半導体チップ上に形成された半導体
集積回路と、その半導体集積回路に接続された、その半
導体集積回路と外部回路とを接続するための複数のパッ
ケージピンを有する、その半導体チップを封入するパッ
ケージとを備えた半導体装置において、上記半導体チッ
プの相互に離れた位置に配置されその半導体集積回路に
組み込まれた、特性のばらつきをモニタするための同一
仕様の複数のモニタ素子を備え、そのモニタ素子が上記
パッケージピンに接続されてなることを特徴とする。A semiconductor device according to the present invention, which achieves the above object, comprises: a semiconductor integrated circuit formed on a semiconductor chip; and a semiconductor integrated circuit and an external circuit connected to the semiconductor integrated circuit. A semiconductor package having a plurality of package pins for connecting the semiconductor chip and a package for encapsulating the semiconductor chip. A plurality of monitor elements of the same specification for monitoring variation are provided, and the monitor elements are connected to the package pins.
【０００６】本発明の半導体装置は、半導体チップ上の
相互に離れた位置に、パッケージピンに接続された特性
のばらつきをモニタするための同一仕様の複数のモニタ
素子が配置されているため、パッケージピンを経由し
て、それら複数のモニタ素子それぞれに流れる電流を測
定することにより、複数のモニタ素子に対応して配置さ
れた複数の製品回路部の特性のばらつきをモニタするこ
とができる。従って、複数の、例えば同一回路構成を有
する製品回路部が均一に形成されたか否かを知ることが
でき、工程へのフィードバックが効率的に行われ歩留り
が低下した場合の対策が容易になる。また市場で性能の
劣化等の不具合が発生した場合であっても、その不具合
品の原因調査や対策が短期間で済む。In the semiconductor device of the present invention, a plurality of monitor elements of the same specification for monitoring variations in characteristics connected to package pins are arranged at positions separated from each other on the semiconductor chip. By measuring the current flowing through each of the plurality of monitor elements via the pins, it is possible to monitor the variation in the characteristics of the plurality of product circuit units arranged corresponding to the plurality of monitor elements. Therefore, it is possible to know whether or not a plurality of product circuit portions having, for example, the same circuit configuration are formed uniformly, and feedback to the process is efficiently performed, and a countermeasure in a case where the yield is reduced becomes easy. Further, even when a defect such as performance deterioration occurs in the market, the cause investigation and countermeasures of the defective product can be completed in a short time.
【０００７】ここで、上記モニタ素子が、上記パッケー
ジピンのうちの電源ピンとグラウンドピンとの間に、ス
イッチ回路を介して接続されてなることが好ましい。電
源ピンとグラウンドピンとの間にスイッチ回路を介して
モニタ素子を接続すると、そのモニタ素子に流れる電流
を電源電流に基づいて知ることができる。従って、モニ
タ素子専用のパッケージピンが不要になる。Here, it is preferable that the monitor element is connected between a power supply pin and a ground pin of the package pins via a switch circuit. When a monitor element is connected between the power supply pin and the ground pin via a switch circuit, the current flowing through the monitor element can be known based on the power supply current. Therefore, a package pin dedicated to the monitor element becomes unnecessary.
【０００８】[0008]
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の半導体装置の第１実施形態
の主要部を示す回路図である。図１には、１つの製品回
路部１３が示されているが、実際には本実施形態の半導
体装置に備えられた半導体チップには複数の製品回路部
１３が配置されている。これら複数の製品回路部１３に
対応して、その半導体チップの配線領域等の相互に離れ
た位置に複数のモニタ素子１１が配置されている。この
モニタ素子１１は抵抗素子であり、スイッチトランジス
タ１２を介して、電源ＶDDとグラウンドＧＮＤとの間に
配置されている。また製品回路部１３も電源ＶDDとグラ
ウンドＧＮＤとの間に配置されている。これら電源ＶDD
とグラウンドＧＮＤは、半導体装置の複数のパッケージ
ピンのうちの電源ピンおよびグラウンドピン（図示せ
ず）に接続されている。Embodiments of the present invention will be described below. FIG. 1 is a circuit diagram showing a main part of a first embodiment of the semiconductor device of the present invention. Although FIG. 1 shows one product circuit unit 13, a plurality of product circuit units 13 are actually arranged on a semiconductor chip provided in the semiconductor device of the present embodiment. A plurality of monitor elements 11 are arranged at positions apart from each other, such as a wiring area of the semiconductor chip, corresponding to the plurality of product circuit sections 13. The monitor element 11 is a resistance element and is arranged between the power supply VDD and the ground GND via the switch transistor 12. The product circuit section 13 is also disposed between the power supply VDD and the ground GND. These power supplies V DD
And the ground GND are connected to a power supply pin and a ground pin (not shown) among a plurality of package pins of the semiconductor device.
【０００９】またスイッチトランジスタ１２は、モニタ
素子１１の有する抵抗値に比べて小さなオン抵抗値を有
する。このスイッチトランジスタ１２の入力は、制御回
路１４に接続されている。制御回路１４は、通常モード
時には‘Ｌ’レベル、テストモード時には‘Ｈ’レベル
の制御信号を出力する。製品回路部１３の特性をモニタ
するには、半導体装置をテストモードにして、半導体装
置の消費電力の変化を抑さえるようにする。また制御回
路１４を経由してスイッチトランジスタ１２に‘Ｈ’レ
ベルの制御信号を入力する。すると、スイッチトランス
タ１２がオン状態になりモニタ素子１１に電源ＶDDから
グラウンドＧＮＤに向けて電流が流れる。モニタ素子１
１に流れる電流は、半導体集積回路の電源電流を測定す
ることにより間接的に得られる。この電流に基づいて製
品回路部１３の特性をモニタする。The switch transistor 12 has a smaller on-resistance than the resistance of the monitor element 11. The input of the switch transistor 12 is connected to the control circuit 14. The control circuit 14 outputs an "L" level control signal in the normal mode and an "H" level control signal in the test mode. In order to monitor the characteristics of the product circuit section 13, the semiconductor device is set to a test mode so that a change in power consumption of the semiconductor device is suppressed. Further, a control signal of “H” level is input to the switch transistor 12 via the control circuit 14. Then, the switch translator 12 is turned on, and a current flows through the monitor element 11 from the power supply VDD to the ground GND. Monitor element 1
The current flowing in 1 is obtained indirectly by measuring the power supply current of the semiconductor integrated circuit. The characteristics of the product circuit section 13 are monitored based on the current.
【００１０】本実施形態の半導体装置では、複数の製品
回路部１３に対応して同一仕様の複数のモニタ素子１１
が配置されており、これら複数のモニタ素子１１の電流
に基づいて複数の製品回路部１３の特性のばらつきをモ
ニタするものであるため、複数の製品回路部１３が均一
に形成されたか否かを知ることができる。従って、工程
へのフィードバックを効率的に行なうことができ、歩留
りが低下した場合等の対策が容易になる。また市場で性
能の劣化等の不具合が発生した場合であっても、その不
具合品の原因調査や対策が短期間で済む。In the semiconductor device of the present embodiment, a plurality of monitor elements 11 of the same specification correspond to a plurality of product circuit sections 13.
Are arranged to monitor the variation in the characteristics of the plurality of product circuit units 13 based on the currents of the plurality of monitor elements 11. Therefore, it is determined whether the plurality of product circuit units 13 are formed uniformly. You can know. Therefore, feedback to the process can be efficiently performed, and measures for the case where the yield is reduced can be easily made. Further, even when a defect such as performance deterioration occurs in the market, the cause investigation and countermeasures of the defective product can be completed in a short time.
【００１１】また、モニタ素子に流れる電流は電源電流
に基づいて知ることができるため、モニタ素子専用のパ
ッケージピンは不要である。図２は、本発明の半導体装
置の第２実施形態の主要部を示す回路図である。図２に
示すモニタ素子２１は、トランジスタ素子であって、電
源ＶDDとグラウンドＧＮＤとの間に配置されている。ま
たモニタ素子２１の入力は、制御回路２２に接続されて
いる。Further, since the current flowing through the monitor element can be known based on the power supply current, a package pin dedicated to the monitor element is not required. FIG. 2 is a circuit diagram showing a main part of a second embodiment of the semiconductor device of the present invention. The monitor element 21 shown in FIG. 2 is a transistor element and is arranged between the power supply VDD and the ground GND. The input of the monitor element 21 is connected to the control circuit 22.
【００１２】ここで、製品回路部２３の特性をモニタす
るには、半導体装置をテストモードにする。また制御回
路２２を経由して‘Ｈ’レベルの制御信号をモニタ素子
２１に入力する。すると、モニタ素子２１がオン状態に
なり電源ＶDDからグラウンドＧＮＤに向けてモニタ素子
２１に電流が流れる。この電流は電源電流を測定するこ
とにより間接的に得ることができる。この電流に基づい
て製品回路２３の特性をモニタする。Here, in order to monitor the characteristics of the product circuit section 23, the semiconductor device is set to a test mode. Further, a control signal of “H” level is input to the monitor element 21 via the control circuit 22. Then, the monitor element 21 is turned on, and a current flows through the monitor element 21 from the power supply VDD to the ground GND. This current can be obtained indirectly by measuring the power supply current. The characteristics of the product circuit 23 are monitored based on this current.
【００１３】図３は、本発明の半導体装置の第３実施形
態の主要部を示す回路図である。尚、図２に示す半導体
装置と同じ構成要素には同一の番号を付して説明する。
図３に示す入力パッケージピン３２は、製品回路部３１
に接続されている。モニタ素子２１は、この入力パッケ
ージピン３２とグラウンドＧＮＤとの間に配置されてい
る。FIG. 3 is a circuit diagram showing a main part of a third embodiment of the semiconductor device of the present invention. Note that the same components as those of the semiconductor device shown in FIG.
The input package pins 32 shown in FIG.
It is connected to the. The monitor element 21 is arranged between the input package pin 32 and the ground GND.
【００１４】製品回路部３１の特性をモニタするには、
半導体装置をテストモードにする。また入力パッケージ
ピン３２に所望の電圧を外部から印加する。さらに、制
御回路２２を経由して‘Ｈ’レベルの信号をモニタ素子
２１に入力する。すると、モニタ素子２１がオン状態に
なり、モニタ素子２１には、入力パッケージピン３２に
印加された電圧に応じた電流が流れる。この電流を測定
することにより製品回路部３１の特性をモニタする。To monitor the characteristics of the product circuit section 31,
Put the semiconductor device in the test mode. Also, a desired voltage is applied to the input package pins 32 from outside. Further, an “H” level signal is input to the monitor element 21 via the control circuit 22. Then, the monitor element 21 is turned on, and a current according to the voltage applied to the input package pin 32 flows through the monitor element 21. By measuring this current, the characteristics of the product circuit section 31 are monitored.
【００１５】尚、本実施形態では、入力パッケージピン
３２を用いた例で説明したが、これに限られるものでは
なく、テストモードにおいてハイ・インピーダンス状態
になる信号が出力される出力パッケージピンを用いてモ
ニタ素子２１に電流を流して製品回路部３１の特性をモ
ニタしてもよい。In this embodiment, an example using the input package pins 32 has been described. However, the present invention is not limited to this, and an output package pin that outputs a signal that enters a high impedance state in the test mode is used. A current may flow through the monitor element 21 to monitor the characteristics of the product circuit unit 31.
【００１６】[0016]
【発明の効果】以上説明したように、本発明の半導体装
置は、特性のばらつきをモニタするための同一仕様の複
数のモニタ素子を備えたものであるため、工程へのフィ
ードバックを効率的に行なうことができ、歩留りが低下
した場合等の対策が容易になる。また、市場で性能の劣
化等の不具合が発生した場合であっても、その不具合品
の原因調査や対策を短期間で行なうことができる。As described above, since the semiconductor device of the present invention includes a plurality of monitor elements of the same specification for monitoring variations in characteristics, feedback to the process is performed efficiently. This makes it easy to take measures such as when the yield is reduced. Further, even if a problem such as performance degradation occurs in the market, the cause of the defective product can be investigated and countermeasures can be taken in a short period of time.
【図１】本発明の半導体装置の第１実施形態の主要部を
示す回路図である。FIG. 1 is a circuit diagram showing a main part of a first embodiment of a semiconductor device of the present invention.
【図２】本発明の半導体装置の第２実施形態の主要部を
示す回路図である。FIG. 2 is a circuit diagram showing a main part of a second embodiment of the semiconductor device of the present invention.
【図３】本発明の半導体装置の第３実施形態の主要部を
示す回路図である。FIG. 3 is a circuit diagram showing a main part of a third embodiment of the semiconductor device of the present invention.
１１，２１ モニタ素子 １２ スイッチトランジスタ １３，２３，３１ 製品回路部 １４，２２ 制御回路 ３２ 入力パッケージピン 11, 21 monitor element 12 switch transistor 13, 23, 31 product circuit section 14, 22 control circuit 32 input package pin
Claims (2)
回路と、該半導体集積回路に接続された、該半導体集積
回路と外部回路とを接続するための複数のパッケージピ
ンを有する、該半導体チップを封入するパッケージとを
備えた半導体装置において、 前記半導体チップの相互に離れた位置に配置され該半導
体集積回路に組み込まれた、特性のばらつきをモニタす
るための同一仕様の複数のモニタ素子を備え、該モニタ
素子が前記パッケージピンに接続されてなることを特徴
とする半導体装置。1. A semiconductor chip comprising: a semiconductor integrated circuit formed on a semiconductor chip; and a plurality of package pins connected to the semiconductor integrated circuit for connecting the semiconductor integrated circuit to an external circuit. A semiconductor device provided with a package to be enclosed, comprising a plurality of monitor elements of the same specification for monitoring variation in characteristics, which are arranged at positions separated from each other of the semiconductor chip and incorporated in the semiconductor integrated circuit, A semiconductor device, wherein the monitor element is connected to the package pin.
のうちの電源ピンとグラウンドピンとの間に、スイッチ
回路を介して接続されてなることを特徴とする請求項１
記載の半導体装置。2. The device according to claim 1, wherein the monitor element is connected between a power supply pin and a ground pin of the package pins via a switch circuit.
13. The semiconductor device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8243426A JPH1090356A (en) | 1996-09-13 | 1996-09-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8243426A JPH1090356A (en) | 1996-09-13 | 1996-09-13 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1090356A true JPH1090356A (en) | 1998-04-10 |
Family
ID=17103703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8243426A Pending JPH1090356A (en) | 1996-09-13 | 1996-09-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1090356A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489799B1 (en) | 1999-04-30 | 2002-12-03 | Nec Corporation | Integrated circuit device having process parameter measuring circuit |
| US7003409B2 (en) | 2003-08-19 | 2006-02-21 | International Business Machines Corporation | Predictive failure analysis and failure isolation using current sensing |
| JP2014160831A (en) * | 2009-07-28 | 2014-09-04 | Skyworks Solutions Inc | Semiconductor process sensor and method of characterizing semiconductor process |
-
1996
- 1996-09-13 JP JP8243426A patent/JPH1090356A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489799B1 (en) | 1999-04-30 | 2002-12-03 | Nec Corporation | Integrated circuit device having process parameter measuring circuit |
| US7003409B2 (en) | 2003-08-19 | 2006-02-21 | International Business Machines Corporation | Predictive failure analysis and failure isolation using current sensing |
| JP2014160831A (en) * | 2009-07-28 | 2014-09-04 | Skyworks Solutions Inc | Semiconductor process sensor and method of characterizing semiconductor process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466984B1 (en) | Integrated circuit chip having test element group circuit and method of test the same | |
| US7960983B2 (en) | Circuit for detecting bonding defect in multi-bonding wire | |
| JP2000012639A (en) | Testing circuit of monitor teg | |
| JP2007067340A (en) | Semiconductor integrated circuit device and method for testing the same | |
| JP3424489B2 (en) | Semiconductor overcurrent detection circuit and its inspection method | |
| US5625300A (en) | Separate IDDQ -testing of signal path and bias path in an IC | |
| KR100485462B1 (en) | Method for inspecting an integrated circuit | |
| JPH11354721A (en) | Semiconductor device | |
| JP2004028885A (en) | Semiconductor device, semiconductor package, and method of testing semiconductor device | |
| JPH1090356A (en) | Semiconductor device | |
| JP3642555B2 (en) | Semiconductor device and test method thereof | |
| JP2000124279A (en) | Semiconductor device applicable to wafer burn-in | |
| US20080093597A1 (en) | Semiconductor device | |
| KR100576492B1 (en) | Apparatus for measuring internal DC bias of semiconductor device in PKG level | |
| KR100396344B1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP2907278B2 (en) | Semiconductor device and test method thereof | |
| JP2012163466A (en) | Semiconductor device | |
| JP4034242B2 (en) | Semiconductor device provided with open inspection circuit and open inspection method using the inspection circuit | |
| JP3132635B2 (en) | Test method for semiconductor integrated circuit | |
| JP3019628B2 (en) | Semiconductor integrated circuit | |
| JPH05121502A (en) | Semiconductor substrate device and method for inspecting semiconductor device | |
| JPH0582652A (en) | Semiconductor integrated circuit device | |
| JPH0637159A (en) | Selecting method for semiconductor element | |
| JP3241543B2 (en) | Semiconductor circuit characteristic evaluation device and semiconductor circuit device provided with characteristic evaluation device | |
| JPH0618610A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010904 |