JP3245959B2 - 液晶画像表示装置の製造方法 - Google Patents

液晶画像表示装置の製造方法

Info

Publication number
JP3245959B2
JP3245959B2 JP14535292A JP14535292A JP3245959B2 JP 3245959 B2 JP3245959 B2 JP 3245959B2 JP 14535292 A JP14535292 A JP 14535292A JP 14535292 A JP14535292 A JP 14535292A JP 3245959 B2 JP3245959 B2 JP 3245959B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal line
film
connection
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14535292A
Other languages
English (en)
Other versions
JPH05341314A (ja
Inventor
清弘 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP14535292A priority Critical patent/JP3245959B2/ja
Priority to TW082101415A priority patent/TW246720B/zh
Priority to US08/069,857 priority patent/US5418636A/en
Priority to EP93304244A priority patent/EP0573258B1/en
Priority to DE69323650T priority patent/DE69323650T2/de
Priority to KR1019930010152A priority patent/KR100187598B1/ko
Publication of JPH05341314A publication Critical patent/JPH05341314A/ja
Application granted granted Critical
Publication of JP3245959B2 publication Critical patent/JP3245959B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、画像表示機能を有する
液晶パネル、とりわけ絵素毎にスイッチング素子を内蔵
したアクティブ型の液晶画像表示装置の製造方法に関す
る。
【0002】
【従来の技術】近年の微細加工技術、液晶材料及び実装
技術等の進歩により3−10インチ程度の小さなサイズ
ではあるが、液晶パネルで実用上支障ないテレビジョン
画像が商用ベースで得られるようになってきた。液晶パ
ネルを構成する2枚のガラス板の一方にRGBの着色層
を形成しておくことによりカラー表示も容易に実現さ
れ、また絵素毎にスイッチング素子を内蔵させた、いわ
ゆるアクティブ型の液晶パネルではクロストークも少な
くかつ高いコントラスト比を有する画像が保証される。
このような液晶パネルは、走査線としては240−48
0本、信号線としては360〜1000本程度のマトリ
クス編成が標準的で、例えば図6に示すように液晶パネ
ル1を構成する一方の透光性絶縁性基板、例えばガラス
基板2上に形成された走査線の電極端子群6に駆動信号
を供給する半導体集積回路チップ3を直接接続するCO
G(Chip−On−Glass)方式や、例えばポリ
イミド系樹脂薄膜をベースとし、金メッキされた銅箔の
端子群(図示せず)を有する接続フィルム4を信号線の
電極端子群5に接着剤で圧接しながら固定する方式など
の実装手段によって電気信号が画像表示部に供給され
る。
【0003】ここでは便宜上二つの実装方式を同時に図
示しているが、実際にはいずれかの実装方式が選ばれる
ことは言うまでもない。なお、7、8は液晶パネル1中
央の画像表示部と信号線及び走査線の電極端子群5、6
との間を接続する配線路で、必ずしも電極端子群と同じ
導電材で構成される必要はない。
【0004】9は全ての絵素に共通の透明導電性の対向
電極を有するもう1枚の透光性絶縁性基板であるガラス
板で、2枚のガラス板2、9は石英ファイバやプラスチ
ックビーズ等のスペーサによって所定の距離を隔てて形
成され、その間隙はシール材と封口材で封止された閉空
間になっており、閉空間には液晶が充填されている。多
くの場合、ガラス板の閉空間側に着色層と称する染料
顔料のいずれか一方もしくは両方を含む有機薄膜が被着
されて色表示機能が与えられるのでガラス基板9はカラ
ーフィルタと呼ばれる。そして液晶材の性質によっては
ガラス板9上面ガラス板2下面のいずれかもしくは両
面上に偏光板が貼付され、液晶パネル1は電気光学素子
として機能する。
【0005】図7は、スイッチング素子として絶縁ゲー
ト型トランジスタ10を絵素毎に配置したアクティブ型
液晶パネルの等価回路図であり、図8は同パネルの要部
断面図である。実線で描かれた素子は一方のガラス基板
2上に、そして破線で描かれた素子はもう一方のガラス
基板9上に形成されている。
【0006】走査線11(8)と信号線12(7)は、
例えば非晶質シリコンを半導体層とし、シリコン窒化膜
(Si34)をゲート絶縁膜とする薄膜トランジスタ1
0の形成と同時にガラス基板2上に作製される。液晶セ
ル13は、ガラス基板2上に形成された透明導電性の絵
素電極14カラーフィルタ9上に形成された同じく透
明導電性の対向電極152枚のガラス板で構成された
閉空間を満たす液晶16とで構成され、電気的にはコン
デンサと同じ扱いを受ける。
【0007】着色されたゼラチンまたは着色性感光樹脂
等よりなる着色層17は先述したように、カラーフィル
タ9の閉空間側で絵素電極14に対応してRGBの三原
色で所定の配列に従って配置されている。全ての絵素電
極14に共通の対向電極15は着色層17の存在による
電圧配分損失を避けるためには図示したように着色層1
7上に形成される。液晶16に接して2枚のガラス板上
に被着された、例えば0.1μm程度の膜厚のポリイミ
ド系樹脂薄膜層18は液晶分子を決められた方向に揃え
るための配向膜である。加えて液晶16にツイスト・ネ
マチック(TN)型のものを用いる場合には上下に2枚
の偏光板19を必要とする。
【0008】RGBの着色層17の境界に低反射性の不
透明膜20を配置すると、ガラス基板2上の信号線等の
配線層からの反射光を防止できてコントラスト比が向上
し、またスイッチング素子10の外部光照射によるリー
ク電流の増大が防げて強い外光の下でも動作させること
が可能となり、ブラックマトリクスとして既に実用化さ
れている。ブラックマトリクス材の構成も多数考えられ
るが、着色層の境界における段差の発生状況と光の透過
率を考慮するコスト高にはなるが、0.1μm程度の
膜厚のCr薄膜が簡便である。
【0009】なお、図7において蓄積容量21はアクテ
ィブ型の液晶パネルとしては必ずしも必須の構成要素と
は限らないが、駆動用信号源の利用効率の向上、浮遊寄
生容量の障害の抑制及び高温動作時の画像のちらつき
(フリッカ)防止等には効果的存在で適宜採用される。
また理解を簡単にするため、薄膜トランジスタ10、走
査線11及び蓄積容量21に加えて光源やスペーサ等の
主要因子は図8では省略されている。22は絵素電極1
4と絶縁ゲート型トランジスタ10のドレインとを接続
するための導電性薄膜で、一般的には信号線12と同一
の材質で同時に形成される。
【0010】
【発明が解決しようとする課題】アクティブ型の液晶パ
ネルにおいては、デバイス構造が複雑なために全ての液
晶セル13が同等の条件で駆動されにくく、従って表示
画像がちらついて見える現象が発生し易い。画像のちら
つきはフリッカとも呼ばれ、単純マトリクス編成の液晶
パネルにおいても斜めから観測したり、駆動信号に直流
成分が多く含まれていると発生することは公知の事実で
ある。
【0011】フリッカを低減させるには、全ての液晶セ
ルが同等の駆動状態となるべく構成素子である液晶セル
13、絶縁ゲート型トランジスタ10及び蓄積容量21
を高精度で製作する方法と、隣合った液晶セル13を逆
位相で駆動し液晶パネル全体としては観測されないよう
に視覚的に逃れる方法とがある。
【0012】前者においては、アクティブ基板やパネル
組み立ての製作条件が厳しくなるだけでなく、大きい蓄
積容量が必要となって歩留まりを下げたり開口率を下げ
るなどの欠点がクローズ・アップされ、後者においては
フリッカは見かけ上減少しているものの、対向電極15
を一定の電圧で保持して交流駆動するために信号電圧が
高くなり、従ってフリッカの原因である液晶セル間の微
小なばらつき直流電圧成分も増しているため長期間の使
用に対して液晶が劣化して褐色化し、画像品質を損なう
といった欠点があった。
【0013】本来は図8に示したように、有機薄膜の配
向膜18が絶縁性の機能を発揮して信号線12、ドレイ
ン配線22そして絵素電極14等の導電性電極の表面を
絶縁化できれば、絵素電極14と対向電極15と液晶層
16とよりなる液晶セル13に直流電流が流れ込むこと
はなく、液晶層16の劣化は生じないはずである。
【0014】ところが配向膜18は先述したように0.
1μm程度と薄いこと、一般的な配向膜の塗布方法がオ
フセット印刷のためピン・ホールを内在させ易いこと、
そしてアクティブ素子が熱破壊しないように300℃以
下の比較的低温で配向膜のキュア(熱硬化)が実施され
ていることなどの理由により、配向膜18単独では信号
線12、ドレイン配線22そして絵素電極14などの表
面を不完全にしか絶縁化出来ず、程度の差はあれ液晶層
16の劣化を阻止することが困難となっている。
【0015】特に信号線12には信号電圧が外部から供
給され続けるので、対向電極15との間には直流成分が
流れ易い。そこで薄い配向膜に代わって図9に示したよ
うに、アクティブ基板2上で全面に透明絶縁性被膜23
として例えばSi34を0.5μm程度の膜厚でコーテ
ィングすることによって液晶層16の劣化を回避する
が出来ることは容易に理解されよう。
【0016】しかしながら全面に厚いパシベーション
層23を被着形成することは製作工程が長くなるのと、
絵素電極14上に絶縁層が介在して液晶層16に印加
れる電圧が低下する意味で好ましいものとは言えない状
況である。
【0017】後者については絵素電極14上のパシベ
ーション層23を選択的に除去することは可能である
が、絵素電極14上あるいは絵素電極14のごく近傍に
パシベーション層の高い段差が存在すると配向膜18の
乾燥布によるラビング処理が規則的に行われず、液晶の
配向が乱れて逆ドメインを生じ表示画質が低下する副作
用が発生していた。
【0018】またパシベーション層の作製に当り絶縁ゲ
ート型トランジスタの耐熱性も重要な要因となり、例え
ばP−CVDでSiNxを作製しようとした場合に少な
くとも250℃以上の基板加熱が必要であるが、この加
熱処理によって絶縁ゲート型トランジスタの諸特性が劣
化することは希ではない。劣化の原因はa−Si膜から
の水素の離脱や、Alよりなるソース・ドレイン配線が
不純物を含むa−Si層を突き抜けて直接チャネルを形
成する不純物を含まないa−Si層と合金化してソース
・ドレイン配線のオーミック性が損なわれるためである
が、いずれにせよ液晶パネルの特性確保の観点からは好
ましいものではない。
【0019】
【課題を解決するための手段】上記課題を解決するため
本発明は、Alよりなる信号線とドレイン配線上のみ
を選択的に絶縁化するために陽極酸化工程を導入し、A
23(アルミナ)膜を信号線とドレイン配線上に選択
的に形成する。
【0020】
【作用】信号線とドレイン配線上にのみ絶縁物であるア
ルミナ薄膜が選択的に形成されるため、液晶層に印加
れる電圧の低下はなく、またパシベーション層の被着工
程は不要となって製作工程の短縮化が促進されると同時
に、絶縁ゲート型トランジスタの耐熱性に何等の悪影響
を及ぼさない。
【0021】
【実施例】以下本発明の実施例について図1から図5
を参照しながら説明する。本発明では、絶縁ゲート型ト
ランジスタのソース配線(信号線)とドレイン配線を陽
極酸化によって対等に絶縁化するために、デバイス構成
とパターン配置に格別な配慮が必要であり、その実施例
として図2及び図3に等価回路図、パターン配置図、断
面図を組み合わせて示す。
【0022】図2(a)に示した第1の実施例の等価回
路図においては、絶縁ゲート型トランジスタ10のドレ
イン配線にも充分な化成電流が流れるようにとりあえず
(m、n)番地のドレイン配線は(m、n+1)番地の
信号線に接続線41を介して接続されて形成される。そ
してその接続は後工程で解除することが可能となるよう
に解除部42を有することが必要である。
【0023】図2(b)には具体的なパターン配置図を
示し、図2(c)にはA−A’線上の断面図を示し、以
下に簡単に製作工程を記述する。
【0024】まず絶縁性透明基板、例えばラス板2の
一主面上に透明導電性の、例えばITOよりなる絵素電
極14を0.1μmの膜厚で選択的に被着形成する。次
にP−CVDによる物理的あるいは化学的な損傷を受け
ないように、例えばCVD−SiO2膜43を0.1μ
mの膜厚で全面に被着した後に、例えば0.1μmの膜
厚のCrよりなる走査線11(部分的には絶縁ゲート型
トランジスタのゲート電極)と接続パターン41を選択
的に被着形成する。接続パターン41は必ずしも走査線
11と同一の材質である必要はなく、例えば後述する関
係から酸化しにくい材料である金、白金等でも支障無い
が、製作工程が長くなるのを避けるためには同一材料で
形成するのが得策であろう。
【0025】引続き、P−CVDにより、例えば0.4
−0.1−0.1μmの膜厚のSiNx膜49、不純物
を殆ど含まないa−Si膜50、SiNx膜44を連続
的に被着する。そして最上層のSiNx膜44を部分的
に残してエッチングストッパ44’を形成した後に不純
物としてP(燐)を含んだa−Si膜51を同じくP−
CVDにより全面に被着する。
【0026】しかる後に走査線11への接続のための開
口部(図示せず)と、接続パターン41とドレイン配線
22との接続のための開口部45と、接続パターン41
信号線12との接続のための開口部46と、接続パタ
ーン41を部分的に食刻で除去するための開口部47
と、絵素電極14への接続のための開口部48を形成す
る。ここではガラス基板2上の最上層から順に不純物を
含むa−Si膜51、不純物を含まないa−Si膜5
0、ゲート絶縁膜たるSiNx膜49およびSiO2
43を一気に除去する工程を示しているが、このような
多層膜はRIEで代表されるドライエッチング法が効果
的な手段である。
【0027】上記開口部の形成後に全面にAlを主成分
とする金属層を全面に被着し、信号線12とドレイン配
線22を前記開口部を含んで選択的に形成した後、信号
線12とドレイン配線22をマスクとして配線間の不要
な不純物を含むa−Si層を除去した状態が、図2
(b)、図2(c)に描かれている。
【0028】図2では不純物を含むa−Si層と不純物
を含まないa−Si層を半導体層として島化せずに絶縁
ゲート型トランジスタを形成するので、走査線11と
号線12及びドレイン配線22とが平面的に重なってい
る領域の不純物を含むa−Si層がソース・ドレインと
なることは明らかであろう。同様に不純物を含まないa
−Si層の内、絶縁ゲート型トランジスタのチャネルを
構成するのは走査線11とエッチングストッパ44’と
が平面的に重なっている領域である。
【0029】本発明ではこの後に陽極酸化工程が実行さ
れるのであるが、接続パターン41のうち開口部47内
のCrが酸化されないようにするためには、陽極酸化に
先立ち開口部47を適当な保護膜、例えば感光性樹脂パ
ターンで被うと好都合である。
【0030】図1は本発明の実施例にかかる液晶画像表
示装置を構成するアクティブ基板2上のパターンを示
す。ただし、ここでは便宜上信号線12のみを示し、ド
レイン配線22については省略した。周知のように陽極
酸化では酸化膜を成長させたい配線は全て電気的に接続
しておく必要があり、信号線12は端子電極5を経由し
て共通の接続線23に接続され、接続線23はガラス基
板2の周辺部の、べたパターンである接続部24に接続
されている。端子電極5を経由せず直接信号線12を共
通の接続線23に接続することも可能であり、また端子
電極5が陽極酸化によって変質する恐れがある場合に
は、前記開口部47と同様に感光性樹脂パターンで被っ
て保護することはプロセス設計の範疇である。接続線2
3と接続部24は信号線12と同じくAlで形成されて
いる。
【0031】図3に示したアクティブ基板2は、図4に
示したように化成液25で満たされた容器26中に設置
され、直流電源27より供給される+(プラス)端子2
8はアクティブ基板2の接続部24にクリップ等の治具
を用いて接続され、また−(マイナス)端子29は金や
白金等の電極板30に接続される。Alの陽極酸化に当
り、蓚酸や硫酸を主成分とする化成液では有孔性の酸化
アルミニウム(アルミナ、Al23)が成長し、ほう酸
を含むエチレングリコール化成液では無孔性の緻密なア
ルミナが成長することは公知であるが、Alの陽極酸化
の詳細については特公昭59−34798号公報に示さ
れている。何れにせよ、陽極酸化においては化成液の濃
度と温度が一定の下では成長する酸化膜の膜厚は化成電
圧によって決定されるので、適当な条件を選定すれば図
5に示したように例えば1μmの膜厚を有するAlの信
号線12ドレイン配線22上に0.1−0.3μm程
度のアルミナ膜31、32を形成することは極めて容易
である。
【0032】陽極酸化終了後には、前記陽極酸化保護の
ための感光性樹脂パターンを除去し、クロム食刻液での
食刻により絶縁ゲート型トランジスタのドレイン配線
信号線との接続を接続パターン41の部分的な除去によ
って行った後に、図1に示したようにアクティブ基板2
を切断線33に沿って切断すれば、接続線23の切断と
ともに電極端子5が独立してアクティブ基板2が完成す
る。
【0033】電極端子がCOG対応で小さな場合にはア
クティブ基板2の切断によって電極端子を独立させるこ
とは困難である。そのような場合には接続線23上に部
分的に感光性樹脂パターンを選択的に形成しておき、陽
極酸化終了後にまず前記感光性樹脂パターンを除去し、
ついでアルミナ膜を食刻のマスクとしてAlを選択的に
除去すれば電極端子を独立させることが可能となる。
【0034】あるいは、接続線23を絵素内の接続パタ
ーン41と同様に開口部を有する接続パターンを複数個
直列に配置して多層配線化しておき、陽極酸化保護のた
めの感光性樹脂パターンを導入し、Cr食刻で接続を解
除できるようにしておいても何等支障はなく、いずれの
方法を選ぶかはプロセス設計の範疇であると言ってもよ
い。
【0035】別の実施例の等価回路図、パターン配置
図、断面図を図3(a)〜(d)に組み合わせて示す。
【0036】図3(a)に示した第2の実施例の等価回
路図においては、絶縁ゲート型トランジスタ10のドレ
イン配線にも充分な化成電流が流れるようにとりあえず
(m、n)番地のドレイン配線は(m、n)番地の信号
線に接続線41を介して接続されて、すなわちソース、
ドレイン配線は短絡した構成で形成される。そしてその
接続は後工程で解除することが可能となるように解除部
42を与えられている。
【0037】図3(b)には具体的なパターン配置図を
示し、図3(c)、図3(d)には、それぞれA−A’
線及びB−B’線における断面図を示す。製作工程は第
1の実施例と同一の場合に対応した図面となっているの
で詳細は省略する。
【0038】 Alを配線材料として採用した場合には、
走査線や信号線の両端にワイアボンディングに対応した
ボンディング・パッドを配置しておくことにより走査線
や信号線の断線に対して有効な救済処置を実行できるこ
とは既成の事実である。本発明の適用に当たり、必要な
要件はボンディング・パッド部を陽極酸化から保護すれ
ばよいことは明白であり、接続パターンを陽極酸化から
保護する、例えば感光性樹脂パターンをボンディング・
パッド上にも配置することは単にマスク(デバイス)設
計の問題に過ぎず、断線救済の支障とはならないことも
本発明の大きな特徴である。
【0039】 アクティブ基板の構成に関し、絵素電極が
厚み方向でどの位置に形成されるかは絶縁ゲート型トラ
ンジスタの構造と製作方法によって大きく左右される。
本文中の説明では絵素電極は最下層に位置しているが、
逆に最上層に位置する構成も可能である。最上層に位置
した場合には本発明によれば、絵素電極上には絶縁膜は
存在しないことになる。絵素電極は絶縁ゲート型トラン
ジスタによって信号線とはスイッチ的にしか導通しない
ので、絵素電極と絶縁ゲート型トランジスタとを接続す
るドレイン配線及び絵素電極は必ずしも表面を絶縁化す
る必要はないが、絶縁ゲート型トランジスタが常時ON
するような欠陥が存在すると、その近辺で液晶の劣化が
生じる可能性が高く、本発明のようにドレイン配線も絶
縁化する方が好ましく、同じ理由で、絵素電極もアクテ
ィブ基板上の最上層部に位置するのではなく、透明絶縁
性のSiO2 やSi34 が絵素電極上に少しでも被
着されている方が信頼性の高い液晶画像表示装置が得ら
れる。また信号線が絶縁ゲート型トランジスタのソース
配線を兼ねず、かつ絶縁性被膜で覆われていないような
場合にはソース配線に対して信号線と同様な処置が必要
なことは説明を要しないであろう。
【0040】 なお、本発明の考え方は絶縁ゲート型トラ
ンジスタの構造が逆でゲート電極が最上層に位置する場
合にも適用できることは言うまでもないだろう。同様に
アクティブ素子が絶縁ゲート型トランジスタではなく2
端子型のダイオードや非線形素子であってもパターン設
計上の工夫によって適用可能となることも補足してお
く。
【0041】 また、信号線材料として本文中ではAlを
取り上げたが、マイグレーションやボンディング性を考
慮して数%程度のSiやその他の微量の金属を含むアル
ミ合金であっても、陽極酸化膜の絶縁性が著しく劣悪で
ない限り適用可能なことも明らかであろう。
【0042】 さらに、走査線材料として本文中ではCr
を取り上げたが、これに限定する必然性はなく、Mo、
Ta、Al等いずれの場合でも本発明の適用は可能であ
り、陽極酸化によって酸化膜を形成しにくい材料の場合
には、陽極酸化時に保護膜を導入する必要が無いことも
明白である。
【0043】
【発明の効果】以上述べたように本発明においては、液
晶セルに流入して液晶を劣化させる直流成分を阻止する
ために、Alより成る信号線とドレイン配線の表面を絶
縁性のアルミナ膜に変質させている。このためフリッカ
レス駆動を採用して高い信号電圧を印加しても液晶層が
劣化して表示画像が褐色に着色してみえる品質上の問題
点は解決された。また信号線とドレイン配線の表面のみ
を絶縁化することにより、従来の透明絶縁性薄膜による
全面パシベーションと比べて液晶セルに実効的に供給さ
れる電圧の低下を防ぐことが可能となり、表示画像が暗
くなる恐れは皆無であり、配向膜の配向状態も悪化する
要因が無い等の優れた効果が得られた。加えて本発明に
よるパシベーションでは格別の加熱工程を付加しないた
めに絶縁ゲート型トランジスタに過度の耐熱性を要求す
る必要が無いことも大きな特徴となっている。
【図面の簡単な説明】
【図1】本発明の製造方法によって得られる液晶画像表
示装置の一実施例におけるアクティブ基板上のパターン
【図2】(a)は、同実施例装置の等価回路図 (b)は、同実施例装置のパターン配置図 (c)は、同実施例装置の要部断面図
【図3】(a)は、本発明の製造方法によって得られる
他の実施例装置の等価回路図 (b)は、同実施例装置のパターン配置図 (c)は、同実施例装置の要部断面図 (d)は、同実施例装置の要部断面図
【図4】本発明の製造方法の一実施例における陽極酸化
を行なうための装置の概略構成図
【図5】本発明の実施例装置を構成するアクティブ基板
の要部断面図
【図6】従来における液晶パネルへの実装手段を示す斜
視図
【図7】従来のアクティブ型液晶パネルの等価回路図
【図8】同従来液晶パネルの要部断面図
【図9】従来の液晶パネルのアクティブ基板上のパシベ
ーションを示す断面図
【符号の説明】
1 液晶パネル 2 ガラス板 9 カラーフィルタ 10 絶縁ゲート型トランジスタ 11 走査線 12 信号線 13 液晶セル 14 絵素電極 15 対向電極 16 液晶 18 配向膜 22 ドレイン配線 23 接続線 24 べたパターン 25 化成液 26 容器 27 直流電源 28 +(プラス)端子 29 −(マイナス)端子 30 電極板 31 信号線上のアルミナ膜 32 ドレイン配線上のアルミナ膜 33 切断線 41 接続パターン 42 解除部 43 SiO2膜 44、49 SiNx膜 45、46、47、48 開口部 50 不純物を含まないa−Si膜 51 不純物を含むa−Si膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数本の走査線と信号線とを有し単位絵素
    毎に絶縁ゲート型トランジスタと絵素電極とを有する第
    1の透光性絶縁性基板と、透明導電性の対向電極を有す
    る第2の透光性絶縁性基板との間に液晶を充填する液晶
    画像表示装置の製造方法において、前記信号線と前記絶
    縁ゲート型トランジスタのドレインと前記絵素電極とを
    接続するドレイン配線の形成にあたり、前記ドレイン配
    線と前記信号線とを接続する接続パターンを形成した
    後、アルミニウムを主成分とする金属層を被着し、前記
    接続パターンを含んで信号線とドレイン配線とを選択的
    に形成し、前記接続パターンを陽極酸化から保護する保
    護層を形成し、陽極酸化によって前記信号線とドレイン
    配線の表面を絶縁化した後、前記保護層を除去し前記信
    号線とドレイン配線との接続を解除することを特徴とす
    る液晶画像表示装置の製造方法。
JP14535292A 1992-06-05 1992-06-05 液晶画像表示装置の製造方法 Expired - Fee Related JP3245959B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP14535292A JP3245959B2 (ja) 1992-06-05 1992-06-05 液晶画像表示装置の製造方法
TW082101415A TW246720B (ja) 1992-06-05 1993-02-26
US08/069,857 US5418636A (en) 1992-06-05 1993-06-01 Liquid crystal image display apparatus with anodized films of the same thickness and a method of fabricating the same
EP93304244A EP0573258B1 (en) 1992-06-05 1993-06-01 Liquid crystal display device with electrical passivation layer
DE69323650T DE69323650T2 (de) 1992-06-05 1993-06-01 Flüssigkristall-Anzeigevorrichtung mit elektrischer Passivierungsschicht
KR1019930010152A KR100187598B1 (ko) 1992-06-05 1993-06-05 액정화상표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14535292A JP3245959B2 (ja) 1992-06-05 1992-06-05 液晶画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05341314A JPH05341314A (ja) 1993-12-24
JP3245959B2 true JP3245959B2 (ja) 2002-01-15

Family

ID=15383211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14535292A Expired - Fee Related JP3245959B2 (ja) 1992-06-05 1992-06-05 液晶画像表示装置の製造方法

Country Status (6)

Country Link
US (1) US5418636A (ja)
EP (1) EP0573258B1 (ja)
JP (1) JP3245959B2 (ja)
KR (1) KR100187598B1 (ja)
DE (1) DE69323650T2 (ja)
TW (1) TW246720B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5600459A (en) * 1993-12-20 1997-02-04 Roy; Howard S. Multiple-shutter flat-panel display having individually controlled pixels and method for making same
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6586325B2 (en) * 2001-06-26 2003-07-01 Cosmos Vacuum Technology Corporation Process for making an electronic device having a multilevel structure
TW594156B (en) * 2002-01-04 2004-06-21 Fujitsu Display Tech Substrate for display device and display device equipped therewith
CN101501748B (zh) * 2006-04-19 2012-12-05 伊格尼斯创新有限公司 有源矩阵显示器的稳定驱动设计
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5995514A (ja) * 1982-11-25 1984-06-01 Sharp Corp 液晶表示装置の製造方法
US4889411A (en) * 1985-08-02 1989-12-26 General Electric Company Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH02171726A (ja) * 1988-12-26 1990-07-03 Toshiba Corp 液晶表示装置用非線形抵抗素子の製造方法
JP2600929B2 (ja) * 1989-01-27 1997-04-16 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH0816758B2 (ja) * 1989-02-17 1996-02-21 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH02240636A (ja) * 1989-03-15 1990-09-25 Hitachi Ltd アクティブマトリクス基板とこれを用いた液晶表示素子
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH03240027A (ja) * 1990-02-19 1991-10-25 Mitsubishi Electric Corp 表示装置
JPH0443328A (ja) * 1990-06-11 1992-02-13 Hitachi Ltd 液晶表示パネルの製造方法
JP3226223B2 (ja) * 1990-07-12 2001-11-05 株式会社東芝 薄膜トランジスタアレイ装置および液晶表示装置

Also Published As

Publication number Publication date
DE69323650T2 (de) 1999-06-24
KR940005986A (ko) 1994-03-22
KR100187598B1 (ko) 1999-06-01
DE69323650D1 (de) 1999-04-08
US5418636A (en) 1995-05-23
EP0573258A1 (en) 1993-12-08
TW246720B (ja) 1995-05-01
EP0573258B1 (en) 1999-03-03
JPH05341314A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
JP3245959B2 (ja) 液晶画像表示装置の製造方法
US5402254A (en) Liquid crystal display device with TFTS in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
KR100710532B1 (ko) 액정표시장치와 그 제조방법
JP2600929B2 (ja) 液晶画像表示装置およびその製造方法
JP3617800B2 (ja) Tftアレイ基板とその製造方法それを用いた液晶表示装置
JPH0816758B2 (ja) 液晶画像表示装置およびその製造方法
JP2914559B2 (ja) 液晶パネル用基板とその製造方法
JPH031648B2 (ja)
JPH1185057A (ja) カラー液晶パネル及びその製造方法
JP2002368011A (ja) 絶縁ゲート型トランジスタと液晶表示装置
JP2001356367A (ja) 液晶画像表示装置及び画像表示装置用半導体装置の製造方法
JP3216640B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP3107777B2 (ja) カラー液晶パネルおよびその製造方法
JPH11142883A (ja) カラー液晶パネルおよびその製造方法
JP3536762B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3391312B2 (ja) 反射型液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3152025B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
JPH02240637A (ja) 液晶画像表示装置の製造方法
JPH0720487A (ja) 液晶表示素子
JPH11142884A (ja) カラー液晶パネルおよびその製造方法
JP2713475B2 (ja) 2端子アクティブマトリクス基板の製造方法
JP2002185002A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2000250072A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP2002076363A (ja) 液晶表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees