JP3576790B2 - 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 - Google Patents
半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3576790B2 JP3576790B2 JP06155398A JP6155398A JP3576790B2 JP 3576790 B2 JP3576790 B2 JP 3576790B2 JP 06155398 A JP06155398 A JP 06155398A JP 6155398 A JP6155398 A JP 6155398A JP 3576790 B2 JP3576790 B2 JP 3576790B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- amount
- silicon crystal
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 68
- 229910052710 silicon Inorganic materials 0.000 claims description 67
- 239000010703 silicon Substances 0.000 claims description 67
- 239000013078 crystal Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 230000009466 transformation Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特にキャパシタ電極として使用できる半球型グレーン(hemisphere shaped grain)の多結晶シリコン膜(以下、”HSG−Si膜”と称する)を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
DRAM装置において、セルキャパシタンスの増加はメモリーセルの読出能力を向上させ、ソフトエラー(soft error)率を減少させる役割をするので、セルのメモリー特性を向上させることに大きく寄与する。しかし、半導体素子の集積度が漸次増加するによって、一つのチップで単位セルが占める面積が縮まり、結果的にセルキャパシタの領域減少を招くことになり、集積度の増加と共に単位面積に確保すべきセルキャパシタンスの増加が必須の状況である。
【0003】
したがって、セルキャパシタンスを増加させるための多くの研究報告が続いてきたが、これらの大部分はセルキャパシタを構成する下部電極の構造、例えば多結晶シリコン膜の構造を変更したことで、その例でフィン構造、ボックス構造、円筒構造などが挙げられる。
しかし、セルキャパシタを構成する下部電極の構造を改善して、セルキャパシタンスを増加させようとする試みは、デザイン−ルールの限界、複雑な製造工程によるエラー率増加などの問題点がある。
【0004】
【発明が解決しようとする課題】
したがって、本発明の目的は前述した問題点を解決し得るHSG−Si膜を利用して下部電極を形成する半導体装置の製造方法を提供することである。
【0005】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明の半導体装置の製造方法は不純物をドーピングした非晶質シリコン膜が形成された半導体基板をローディングしたチャンバにシリコンソースガスを第1量で注入して、前記非晶質シリコン膜上に選択的に第1シリコン結晶核を形成する段階を含む。続いて、前記チャンバに前記第1量より多い第2量のシリコンソースガスを注入して前記第1シリコン結晶核よりさらに大きな第2シリコン結晶核を形成する。つぎに、前記結果物をアニーリングすることによって前記第2シリコン結晶核を成長させ、半球型のグレーンを有するHSG−Si膜を形成する。
【0006】
前記多結晶シリコン膜を形成する段階後に前記多結晶シリコン膜上に誘電体膜を形成する段階と、前記誘電体膜上にキャパシタ電極用多結晶シリコン膜を形成する段階をさらに含むことができる。前記第1シリコン結晶核及び第2シリコン結晶核は、550〜590℃の温度で形成する。前記アニーリングは550〜590℃の温度で遂行する。前記第1量は、第2量の60〜90%の条件で遂行する。
【0007】
また、本発明の半導体装置の製造方法は、非晶質シリコン膜が形成された半導体基板をチャンバにローディングした後、前記ローディングした半導体基板を第1温度に昇温させる。続いて、前記チャンバにシリコンソースガスを第1量で注入して前記非晶質シリコン膜上に選択的に第1シリコン結晶核を形成させる。つぎに、前記第1シリコン結晶核が形成された半導体基板を有するチャンバに前記第1量より多い第2量のソースガスを注入して、前記第1シリコン結晶核より大きな第2シリコン結晶核を形成する。
【0008】
前記結果物をアニーリングして、前記第2シリコン結晶核を成長させ、半球型のグレーンを有するHSG−Si膜を形成する。前記多結晶シリコン膜が形成された半導体基板を有するチャンバを前記第1温度より低い第2温度に下げる。前記減温した半導体基板をアンローディングする。
前記第1温度は550〜590℃であり、前記第1量は第2量の60〜90%である。
本発明の半導体装置の製造方法によれば、シリコン結晶核を2段階に分けて形成することによって、シリコン結晶核の密度を向上させてセルキャパシタンスを向上させることができる。
【0009】
【発明の実施の形態】
以下、添付した図面を参照して本発明の一実施の形態を詳細に説明する。
図1ないし図5は、本発明による半導体装置の製造方法を示した断面図である。
図1は、半導体基板10上に非晶質シリコン膜16を形成する段階を示す。
具体的に、半導体基板10上に絶縁膜12、例えばシリコン酸化膜を形成し、半導体基板10の活性領域との接触のためのコンタクトホールを形成する。続いて、前記コンタクトホールに埋立される非晶質シリコン膜16を形成する。つぎに、前記非晶質シリコン膜16に不純物、例えばフッ素をイオン注入する。前記不純物をイオン注入した非晶質シリコン膜16は後に半導体装置でキャパシタの下部電極として利用される。
【0010】
第2図は非晶質シリコン膜16上に選択的に第1シリコン結晶核18を形成するシーディング(seeding)段階を示す。
具体的に、前記不純物がドーピングされた非晶質シリコン膜16が形成された半導体基板10を低圧化学気相蒸着装備のチャンバにローディングした後、低圧、例えば10−1torr〜10−3torrの圧力と550〜590℃の温度でシリコンソースガス、例えばSiH4またはSi2H6ガスを第1量、例えば80SCCMだけ注入し、前記非晶質シリコン膜16に選択的に第1シリコン結晶核18を形成
する。
【0011】
前記第1シリコン結晶核18の形成時、使われるシリコンソースガスの第1量は、後に形成される第2シリコン結晶核形成時に使われるシリコンソースガスの第2量より少なく、例えば60〜90%程度少なくする。なぜなら、前記第1シリコン結晶核18形成時、ソースガス量を少なくすればチャンバの圧力をさらに下げることができ、これに伴い第1シリコン結晶核18の密度を向上させ得るためである。前記第1シリコン結晶核18は前気非晶質シリコン膜16と絶縁膜12との表面エネルギー及び表面状態などの差によって生じるシリコンの蒸着初期の潜伏時間(incubation time)の差によって、前記非晶質シリコン膜16にのみ選択的に形成される。
【0012】
図3は、第2シリコン結晶核20を形成する段階を示す。
具体的に、前記第1シリコン結晶核18が形成された半導体基板10をローディングしたチャンバに550〜590℃の温度と10−1torr〜10−3torrの圧力条件下でシリコンソースガス、例えばSiH4またはSi2H6ガスを前記第1量より多い第2量、例えば100SCCMほど流して、前記非晶質シリコン膜16に形成された第1シリコン結晶核18を大きくして第2シリコン結晶核20を形成する。
【0013】
図4は、前記半球型のグレーン22を有するHSG−Si膜24を形成する段階を示す。
具体的に、前記結果物を550〜590℃でアニーリングを施すことによって第2シリコン結晶核20を成長させて半球型のグレーン22を形成すると同時に前記非晶質シリコン膜16を再結晶化する。この時、前記第2シリコン結晶核20は、前記非晶質シリコン膜16内のシリコン供給を受けながら成長するようになる。こうすれば、半導体基板10上に半球型のグレーンを有するHSG−Si膜24が形成される。前記HSG−Si膜24は半導体装置でキャパシタの下部電極として利用される。
【0014】
前記HSG−Si膜24は、非晶質シリコンが多結晶シリコンに相変態する過程で発生する特異な物理的現象を利用したことで、基板に非晶質シリコンを蒸着した後、熱を加えれば前記非晶質シリコンは微細な半球状のグレーンを形成し、凹凸表面を有する中間多結晶シリコンに相変態をするが、このような変態過程を通じて、前記凹凸表面は平な表面より2〜3倍の表面積増加をもたらすようになる。
【0015】
図5は、誘電体膜26及びHSG−Si膜28を形成する段階を表す。
具体的に、前記HSG−Si膜24上に誘電体膜26、例えば窒化膜−酸化膜(NO膜)を形成する。続いて、前記誘電体膜26上にキャパシタ用電極、例えば不純物がドーピングされた多結晶シリコン膜28を形成する。前記HSG−Si膜は半導体装置で上部電極として利用される。
【0016】
つぎは、本発明に適用したHSG−Si膜の形成過程をさらに詳細に説明する。
第6図は本発明による半導体装置のHSG−Si膜の形成過程を説明するために示した流れ図である。
まず、不純物をドーピングした非晶質シリコン膜が形成された半導体基板を400〜500℃のチャンバにローディングする(ステップ100)。続いて、前記ローディングした半導体基板を550〜590℃の第1温度に昇温させる(ステップ200)。続いて、前記昇温されたチャンバを一定時間安定化させる(ステップ2560)。
【0017】
つぎに、前記チャンバにシリコンソースガスを第1量で注入して、前記非晶質シリコン膜上に選択的に第1シリコン結晶核を形成させる(ステップ300)。続いて、第1シリコン結晶核が形成された半導体基板を有するチャンバに前記第1量より多い第2量のシリコンソースガスを注入し、前記第1シリコン結晶核より大きな第2シリコン結晶核を形成する(ステップ400)。続いて、前記第2シリコン結晶核が形成された半導体基板をアニーリングし、前記第2シリコン結晶核を成長させると同時に前記非晶質シリコン膜を再結晶化させて多結晶シリコン膜を形成する。こうすれば、前記半導体基板10には、半球型のグレーンを有するHSG−Si膜が形成される(ステップ500)。
続けて、前記HSG−Si膜が形成された半導体基板を有するチャンバを前記第1温度より低い第2温度に、例えば400〜500℃に下げる(ステップ600)。続いて、前記減温した半導体基板をチャンバでアンローディングする(ステップ700)。
【0018】
【発明の効果】
前述したように、本発明の半導体装置の製造方法によれば、シリコン結晶核を2段階に分けて形成し、シリコン結晶核の密度を向上させてセルキャパシタンスを向上させることができる。すなわち、第1シリコン結晶核は第2シリコン結晶核に使われるソースガス量より少なく注入して、より低圧で高密度に形成し、第2シリコン結晶核は、第2シリコン結晶核形成時使われるソースガス量より多く注入して第1シリコン結晶核を大きくする。こうすれば、HSG−Si膜により誘電体の表面積を増加させることができてキャパシタンスを向上させることができる。
【図面の簡単な説明】
【図1】本発明による半導体装置の製造方法を示した断面図である。
【図2】本発明による半導体装置の製造方法を示した断面図である。
【図3】本発明による半導体装置の製造方法を示した断面図である。
【図4】本発明による半導体装置の製造方法を示した断面図である。
【図5】本発明による半導体装置の製造方法を示した断面図である。
【図6】本発明による半導体装置の半球型グレーンの多結晶シリコン膜の形成過程を説明するために示した流れ図である。
【符号の説明】
10 半導体基板
12 絶縁膜
16 非晶質シリコン膜
18 第1シリコン結晶膜
20 第2シリコン結晶膜
22 半球型のグレーン
24 HSG−Si膜
26 誘電体膜
28 誘電体膜(多結晶シリコン膜)
Claims (8)
- 半導体基板上に不純物をドーピングした非晶質シリコン膜を形成する段階と、
前記非晶質シリコン膜が形成された半導体基板をチャンバにローディングする段階と、
前記チャンバにシリコンソースガスを第1量で注入して前記非晶質シリコン膜上に選択的に第1シリコン結晶核を形成する段階と、
前記チャンバに前記第1量より多い第2量のシリコンソースガスを注入して前記第1シリコン結晶核よりさらに大きな第2シリコン結晶核を形成する段階と、
前記結果物をアニーリングすることで前記第2シリコン結晶核を成長させ、半球型のグレーンを有する多結晶シリコン膜を形成する段階とを含んでなることを特徴とする半導体装置の製造方法。 - 前記多結晶シリコン膜を形成する段階後に、前記多結晶シリコン膜上に誘電体膜を形成する段階と、
前記誘電体膜上にキャパシタ電極用多結晶シリコン膜を形成する段階とを含んでなることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第1シリコン結晶核及び第2シリコン結晶核は、550〜590℃の温度で形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記アニーリングは、550〜590℃の温度で遂行することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1量は、第2量の60〜90%であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 非晶質シリコン膜が形成された半導体基板をチャンバにローディングする段階と、
前記ローディングした半導体基板を第1温度に昇温させる段階と、
前記チャンバにシリコンソースガスを第1量で注入して前記非晶質シリコン膜上に選択的に第1シリコン結晶核を形成させる段階と、
前記第1シリコン結晶核が形成された半導体基板を有するチャンバに前記第1量より多い第2量のソースガスを注入して前記第1シリコン結晶核より大きな第2シリコン結晶核を形成する段階と、
前記結果物をアニーリングして前記第2シリコン結晶核を成長させて半球型のグレーンを有する多結晶シリコン膜を形成する段階と、
前記多結晶シリコン膜が形成された半導体基板を有するチャンバを前記第1温度より低い第2温度に下げる段階と、
前記減温した半導体基板をアンローディングする段階とを含むことを特徴とする半導体装置の製造方法。 - 前記第1温度は、550〜590℃であることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第1量は、第2量の60〜90%であることを特徴とする請求項6に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970017192A KR100255662B1 (ko) | 1997-05-03 | 1997-05-03 | 반구형그레인의다결정실리콘막을갖는반도체장치의제조방법 |
KR199717192 | 1997-05-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10313099A JPH10313099A (ja) | 1998-11-24 |
JP3576790B2 true JP3576790B2 (ja) | 2004-10-13 |
Family
ID=19504877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06155398A Expired - Fee Related JP3576790B2 (ja) | 1997-05-03 | 1998-03-12 | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6312987B1 (ja) |
JP (1) | JP3576790B2 (ja) |
KR (1) | KR100255662B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10163394A1 (de) * | 2001-12-21 | 2003-07-03 | Aixtron Ag | Verfahren und Vorrichtung zum Abscheiden kristalliner Schichten und auf kristallinen Substraten |
US6916723B2 (en) * | 2003-04-25 | 2005-07-12 | Micron Technology, Inc. | Methods of forming rugged semiconductor-containing surfaces |
US7109556B2 (en) * | 2004-11-16 | 2006-09-19 | Texas Instruments Incorporated | Method to improve drive current by increasing the effective area of an electrode |
US20080246101A1 (en) * | 2007-04-05 | 2008-10-09 | Applied Materials Inc. | Method of poly-silicon grain structure formation |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5366917A (en) | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
JP2508948B2 (ja) * | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
US5656531A (en) | 1993-12-10 | 1997-08-12 | Micron Technology, Inc. | Method to form hemi-spherical grain (HSG) silicon from amorphous silicon |
KR970018042A (ko) * | 1995-09-21 | 1997-04-30 | 김광호 | 반구형 그레인을 갖는 다결정 실리콘을 이용한 콘텍트 제조 방법 |
KR100219482B1 (ko) * | 1996-05-23 | 1999-09-01 | 윤종용 | 반도체 메모리 장치의 커패시터 제조 방법 |
-
1997
- 1997-05-03 KR KR1019970017192A patent/KR100255662B1/ko not_active IP Right Cessation
-
1998
- 1998-03-12 JP JP06155398A patent/JP3576790B2/ja not_active Expired - Fee Related
- 1998-05-01 US US09/071,681 patent/US6312987B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100255662B1 (ko) | 2000-05-01 |
US6312987B1 (en) | 2001-11-06 |
JPH10313099A (ja) | 1998-11-24 |
KR19980082329A (ko) | 1998-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3614290B2 (ja) | 半球型グレーンの多結晶シリコン膜を持つ半導体装置の製造方法 | |
RU2199168C2 (ru) | Способ изготовления конденсатора интегральной схемы, имеющего улучшенные характеристики электродного и диэлектрического слоя (варианты), и конденсатор, изготавливаемый этим способом | |
JP2795313B2 (ja) | 容量素子及びその製造方法 | |
US7361578B2 (en) | Method to form large grain size polysilicon films by nuclei-induced solid phase crystallization | |
US6333227B1 (en) | Methods of forming hemispherical grain silicon electrodes by crystallizing the necks thereof | |
US5885867A (en) | Methods of forming hemispherical grained silicon layers including anti-nucleation gases | |
JP3576790B2 (ja) | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 | |
JPH09115833A (ja) | 半導体素子のポリシリコン膜製造方法 | |
JP2000012783A (ja) | 半導体素子の製造方法 | |
JP2795316B2 (ja) | 半導体装置の製造方法 | |
US6174765B1 (en) | Method of reducing leakage current in dielectric | |
JP2000200883A (ja) | メモリセル用キャパシタの製作方法及び基板処理装置 | |
GB2313477A (en) | Hemispherical grain formation on amorphous silicon | |
KR100338818B1 (ko) | 반도체장치의 전하저장전극 형성방법 | |
KR100450662B1 (ko) | 캐패시터의하부전극형성방법 | |
JP3872581B2 (ja) | Hsgポリシリコン膜を利用する高集積半導体記憶素子のキャパシタ形成方法 | |
KR100266282B1 (ko) | 반도체장치의 hsg박막 제조방법 | |
KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ | |
JP3420098B2 (ja) | 半導体装置の製造方法 | |
JPH09191092A (ja) | 多結晶シリコン膜の形成方法及びこれを用いた半導体装置のキャパシタの製造方法 | |
JPH0645322A (ja) | 窒化シリコン膜の製造方法 | |
JP2000012777A (ja) | 半導体素子の製造方法 | |
KR20020088561A (ko) | 반구형그레인 실리콘막 형성을 위한 화학기상증착 방법 | |
JP2001015709A (ja) | 半導体装置の製造方法 | |
JP2000003992A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |