JP3238825B2 - Surface mount type semiconductor device - Google Patents
Surface mount type semiconductor deviceInfo
- Publication number
- JP3238825B2 JP3238825B2 JP07145094A JP7145094A JP3238825B2 JP 3238825 B2 JP3238825 B2 JP 3238825B2 JP 07145094 A JP07145094 A JP 07145094A JP 7145094 A JP7145094 A JP 7145094A JP 3238825 B2 JP3238825 B2 JP 3238825B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- lead frame
- region
- conductivity type
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Thermistors And Varistors (AREA)
- Die Bonding (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、双方向バリスタ、一方
向バリスタ、サージ吸収素子、又はダイオードなどとし
て使用される面実装型半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount type semiconductor device used as a bidirectional varistor, a unidirectional varistor, a surge absorbing element, a diode or the like.
【０００２】[0002]
【従来の技術】従来、半導体素子のＰＮ接合による逆方
向ドロップを利用している双方向の面実装型半導体装置
としては、図９に示すようなものがある。図９に示すも
のは、ダイオード構造の一対の半導体素子１、１’を逆
極性にして直列接続している。半導体素子１、１’は同
一のプレナー形構造であり、ほぼ同一特性を有する。半
導体素子１、１’はカソード領域となるＮ導電型シリコ
ン基板１ａ，１’ａのそれぞれの一方の面側に形成され
たアノード領域として働くＰ導電型半導体領域１ｂ，
１’ｂを有する。半導体素子１は、そのＮ導電型シリコ
ン基板１ａがハンダ層２を介して第１のリードフレーム
３に固着され、半導体素子１’は、そのＮ導電型シリコ
ン基板１’ａがハンダ層２’を介して第２のリードフレ
ーム３’に固着されている。半導体素子１のＰ導電型半
導体領域１ｂはハンダ層４を介して金属板５の一端に接
続され、半導体素子１’のＰ導電型半導体領域１’ｂは
ハンダ層４’を介して接続導体板５の他端に接続されて
いる。次いで、鎖線で示すようにリードフレーム３、
３’の一部を除く全体を絶縁樹脂により封止して、樹脂
モールド部６とし、双方向の面実装型半導体装置を構成
する。2. Description of the Related Art Conventionally, there is a bidirectional surface-mount type semiconductor device utilizing a reverse drop due to a PN junction of a semiconductor element as shown in FIG. In FIG. 9, a pair of semiconductor elements 1, 1 'having a diode structure are connected in series with opposite polarities. The semiconductor elements 1 and 1 ′ have the same planar structure and substantially the same characteristics. The semiconductor elements 1 and 1 'each have a P-conductivity type semiconductor region 1b, which functions as an anode region formed on one surface side of each of N-conductivity type silicon substrates 1a and 1'a to be cathode regions.
1'b. The semiconductor element 1 has its N-conductivity type silicon substrate 1a fixed to a first lead frame 3 via a solder layer 2, and the semiconductor element 1 'has its N-conductivity type silicon substrate 1'a having a solder layer 2'. And is fixed to the second lead frame 3 ′ through the intermediary. The P-conductivity type semiconductor region 1b of the semiconductor element 1 is connected to one end of the metal plate 5 via the solder layer 4, and the P-conductivity type semiconductor region 1'b of the semiconductor element 1 'is connected to the connection conductor plate via the solder layer 4'. 5 is connected to the other end. Next, as shown by the dashed line,
The whole except for a part of 3 ′ is sealed with an insulating resin to form a resin molded portion 6 to constitute a bidirectional surface-mounted semiconductor device.
【０００３】また図示していないが、例えば図９におい
て、半導体素子１の上に半導体素子１’を重ねて直列接
続し、半導体素子１’のＰ導電型半導体領域１’ｂを接
続導体板５で第２のリードフレーム３’に接続する構造
のものもある。この構造では一方のリードフレーム３の
上だけに、半導体素子１と１’が配置される。Although not shown, for example, in FIG. 9, a semiconductor element 1 ′ is stacked on the semiconductor element 1 and connected in series, and the P-conductivity type semiconductor region 1 ′ b of the semiconductor element 1 ′ is connected to the connection conductor plate 5. There is also a structure that is connected to the second lead frame 3 '. In this structure, the semiconductor elements 1 and 1 ′ are arranged only on one lead frame 3.
【０００４】[0004]
【発明が解決しようとする課題】しかし、このような従
来の第１の面実装型半導体装置にあっては、２個のダイ
オード構造の半導体素子を接続導体を用いて接続する構
造になっていたので、部品点数が多くなり、組立治具の
構造が複雑になると共に、ハンダ工程を含む組立工程が
多くなるという欠点があった。また、上記別の面実装型
半導体装置では、一方のリードフレーム３の上だけに、
積層した半導体素子を配置すると共に、接続導体を用い
ているので、前述欠点の他に、組立後の高さが高くな
り、樹脂モールド部の高さが大きくならざるを得ないと
いう欠点がある。したがって、面実装形半導体装置を小
型化、特に高さを低く、即ち薄形にすることができない
という問題も有した。However, such a conventional first surface-mount type semiconductor device has a structure in which two semiconductor elements having a diode structure are connected using a connection conductor. Therefore, there are disadvantages that the number of parts is increased, the structure of the assembling jig is complicated, and the number of assembling steps including a soldering step is increased. Further, in the above another surface mount type semiconductor device, only on one lead frame 3,
Since the stacked semiconductor elements are arranged and the connection conductor is used, in addition to the above-mentioned drawbacks, there is a drawback that the height after assembling is increased, and the height of the resin mold portion must be increased. Therefore, there is also a problem that the surface-mount type semiconductor device cannot be reduced in size, particularly in height, that is, cannot be made thin.
【０００５】本発明はこのような従来の面実装形半導体
装置の欠点を除去し、製造が容易で薄形の面実装形半導
体装置を提供することを主目的としている。An object of the present invention is to eliminate the drawbacks of the conventional surface-mounted semiconductor device and to provide a thin, surface-mounted semiconductor device which is easy to manufacture.
【０００６】[0006]
【課題を解決するための手段】請求項１に記載の発明
は、上記課題を解決するために、第１の導電型の単一の
半導体基板の一方の面側に互いに離れて形成された第１
の導電型とは逆の導電型の第２の導電型の第１、第２の
半導体領域を有する半導体素子を、第１のリードフレー
ムとこれから離れて配置される第２のリードフレームと
を橋絡するようにこれらリードフレームに載置し、前記
第１の半導体領域を第１のリードフレームに接続すると
共に、前記第２の半導体領域を前記第１のリードフレー
ムから独立した第２のリードフレームに接続し、これら
リードフレームの一部を除く全体が樹脂で封止され一体
化されていることを特徴とする双方向性の面実装型半導
体装置を提供するものである。According to a first aspect of the present invention, there is provided a semiconductor device comprising: a first semiconductor substrate of a first conductivity type; 1
A semiconductor element having first and second semiconductor regions of a second conductivity type opposite to the first conductivity type is bridged between a first lead frame and a second lead frame disposed apart therefrom. The first semiconductor region is connected to the first lead frame, and the second semiconductor region is connected to the second lead frame independent of the first lead frame. The present invention provides a bidirectional surface-mount type semiconductor device characterized in that the entirety except for a part of these lead frames is sealed and integrated with resin.
【０００７】請求項２に記載の発明は、上記課題を解決
するために、第１の導電型の単一の半導体基板の一方の
面側に互いに離れて形成された第１の導電型とは逆の導
電型の第２の導電型の第１、第２の半導体領域、前記半
導体基板の他方の面側に形成された第２の導電型の第３
の半導体領域、及び前記第１、第２の半導体領域の間の
前記半導体基板の一方の面側から前記第３の半導体領域
まで延びる絶縁領域を有する半導体素子を、第１のリー
ドフレームとこれから離れて配置される第２のリードフ
レームとを橋絡するようにこれらリードフレームに載置
し、前記第１の半導体領域を第１のリードフレームに接
続すると共に、前記第２の半導体領域を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、これらリードフレームの一部を除く全体が樹脂で封
止され一体化されていることを特徴とする双方向性の面
実装型半導体装置を提供するものである。According to a second aspect of the present invention, in order to solve the above-mentioned problem, a first conductive type formed separately on one surface side of a single semiconductor substrate of the first conductive type is provided. First and second semiconductor regions of the second conductivity type of the opposite conductivity type, and the third of the second conductivity type formed on the other surface side of the semiconductor substrate.
A semiconductor element having an insulating region extending from one surface of the semiconductor substrate to the third semiconductor region between the first and second semiconductor regions; The first semiconductor region is connected to a first lead frame, and the second semiconductor region is connected to the second lead frame. A bidirectional surface-mount type semiconductor device which is connected to a second lead frame independent of one lead frame, and the whole except a part of these lead frames is sealed and integrated with resin. Is provided.
【０００８】請求項３に記載の発明は、上記課題を解決
するために、第１の導電型の第１の半導体領域と、第１
の導電型とは逆の導電型の第２の導電型の第２の半導体
領域と、該第２の半導体領域の一方の面側から前記第１
の半導体領域まで延びる絶縁領域とを有する半導体素子
を、第１のリードフレームとこれから離れて配置される
第２のリードフレームとを橋絡するようにこれらリード
フレームに載置し、前記絶縁領域より互いに電気的に絶
縁された前記第２の半導体領域の一方を第１のリードフ
レームに接続すると共に、前記第２の半導体領域の他方
を前記第１のリードフレームから独立した第２のリード
フレームに接続し、これらリードフレームの一部を除く
全体が樹脂で封止され一体化されていることを特徴とす
る双方向性の面実装型半導体装置を提供するものであ
る。According to a third aspect of the present invention, there is provided a semiconductor device comprising: a first semiconductor region of a first conductivity type;
A second semiconductor region of a second conductivity type opposite to the conductivity type of the second semiconductor region, and the first semiconductor region from one surface side of the second semiconductor region.
A semiconductor element having an insulating region extending up to the semiconductor region is mounted on the first lead frame and a second lead frame disposed apart from the first lead frame so as to bridge the semiconductor device. One of the second semiconductor regions electrically insulated from each other is connected to a first lead frame, and the other of the second semiconductor regions is connected to a second lead frame independent of the first lead frame. It is an object of the present invention to provide a bidirectional surface-mount type semiconductor device, wherein the entirety except for a part of these lead frames is sealed and integrated with a resin.
【０００９】請求項４に記載の発明は、上記課題を解決
するために、第１の導電型の第１の半導体領域と、該第
１の半導体領域の両側に形成された第１の導電型とは逆
の導電型の第２の導電型の第２、第３の半導体領域と、
該第２の導電型の半導体領域の一方の面側から前記第１
の半導体領域を通して前記第３の半導体領域まで延びる
絶縁領域とを有する半導体素子を、第１のリードフレー
ムとこれから離れて配置される第２のリードフレームと
を橋絡するようにこれらリードフレームに載置し、前記
絶縁領域より互いに電気的に絶縁された第２の半導体領
域の一方を第１のリードフレームに接続すると共に、第
２の半導体領域の他方を前記第１のリードフレームから
独立した第２のリードフレームに接続し、これらリード
フレームの一部を除く全体が樹脂で封止され一体化され
ていることを特徴とする双方向性の面実装型半導体装置
を提供するものである。According to a fourth aspect of the present invention, there is provided a first semiconductor region of a first conductivity type, and a first conductivity type formed on both sides of the first semiconductor region. A second and a third semiconductor region of a second conductivity type opposite to the conductivity type;
The first conductive type semiconductor region is connected to the first conductive type semiconductor region from one side.
A semiconductor element having an insulating region extending to the third semiconductor region through the semiconductor region is mounted on these lead frames so as to bridge between the first lead frame and the second lead frame disposed at a distance therefrom. And connecting one of the second semiconductor regions electrically insulated from the insulating region to the first lead frame, and connecting the other of the second semiconductor regions to the first lead frame independent of the first lead frame. The present invention is to provide a bidirectional surface-mounted semiconductor device which is connected to a second lead frame, and the whole except a part of these lead frames is sealed and integrated with resin.
【００１０】請求項５に記載の発明は、上記課題を解決
するために、第１の導電型の単一の半導体基板の一方の
面側に互いに離れて形成された第１の導電型とは逆の導
電型の第２の導電型の第１、第２の半導体領域を有する
半導体素子を複数直列接続してなる半導体ブロックを、
第１のリードフレームとこれから離れて配置される第２
のリードフレームとを橋絡するようにこれらリードフレ
ームに載置し、最外側に位置する前記第１の半導体領域
を第１のリードフレームに接続すると共に、前記第２の
半導体領域を前記第１のリードフレームから独立した第
２のリードフレームに接続し、これらリードフレームの
一部を除く全体が樹脂で封止され一体化されていること
を特徴とする双方向性の面実装型半導体装置を提供する
ものである。According to a fifth aspect of the present invention, in order to solve the above-mentioned problem, a first conductive type formed on one surface side of a single semiconductor substrate of the first conductive type is separated from each other. A semiconductor block in which a plurality of semiconductor elements having first and second semiconductor regions of the opposite conductivity type and the second conductivity type are connected in series;
A first lead frame and a second lead frame spaced apart therefrom;
The first semiconductor region located on the outermost side is connected to the first lead frame, and the second semiconductor region is connected to the first lead frame. A bidirectional surface-mounted semiconductor device, wherein the entirety except for a part of these lead frames is sealed and integrated with a resin. To provide.
【００１１】請求項６に記載の発明は、上記課題を解決
するために、第１の導電型の単一の半導体基板の一方の
面側に形成された第１の導電型とは逆の導電型の第２の
導電型の第１の半導体領域と、前記半導体基板の他方の
面側に形成された第２の導電型の第２の半導体領域と、
これら第１の半導体領域と第２の半導体領域を電気的に
絶縁するために前記半導体基板に形成された絶縁領域と
を有する半導体素子を複数直列接続してなる半導体ブロ
ックを、第１のリードフレームとこれから離れて配置さ
れる第２のリードフレームとを橋絡するようにこれらリ
ードフレームに載置し、一方の最外側の前記第１の半導
体領域を第１のリードフレームに接続すると共に、一方
の最外側の前記半導体基板の一方の面を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、また他方の最外側の前記半導体基板の他方の面とそ
の第２の半導体領域とを接続し、これらリードフレーム
の一部を除く全体が樹脂で封止され一体化されているこ
とを特徴とする一方向性の面実装型半導体装置を提供す
るものである。According to a sixth aspect of the present invention, in order to solve the above-mentioned problem, a conductive type opposite to the first conductive type formed on one surface side of a single semiconductor substrate of the first conductive type. A first semiconductor region of a second conductivity type, a second semiconductor region of a second conductivity type formed on the other surface side of the semiconductor substrate,
A semiconductor block formed by serially connecting a plurality of semiconductor elements having an insulating region formed on the semiconductor substrate in order to electrically insulate the first semiconductor region and the second semiconductor region is connected to a first lead frame. And a second lead frame disposed apart from the first and second lead frames so as to bridge them. One outermost first semiconductor region is connected to the first lead frame, and one of the outermost first semiconductor regions is connected to the first lead frame. Connecting one surface of the outermost semiconductor substrate to a second lead frame independent of the first lead frame, and the other surface of the other outermost semiconductor substrate and its second semiconductor region The present invention provides a unidirectional surface-mounted semiconductor device characterized in that the entirety except for a part of these lead frames is sealed and integrated with resin.
【００１２】請求項７に記載の発明は、上記課題を解決
するために、第１の導電型の単一の半導体基板の一方の
面側に形成された第１の導電型とは逆の導電型の第２の
導電型の第１の半導体領域と、前記半導体基板の他方の
面側に形成された第２の導電型の第２の半導体領域と、
これら第１の半導体領域と第２の半導体領域を電気的に
絶縁するために前記半導体基板に形成された絶縁領域と
を有する半導体素子を複数直列接続してなる半導体ブロ
ックを、第１のリードフレームとこれから離れて配置さ
れる第２のリードフレームとを橋絡するようにこれらリ
ードフレームに載置し、一方の最外側の前記第１の半導
体領域を第１のリードフレームに接続すると共に、一方
の最外側の前記半導体基板の一方の面を前記第１のリー
ドフレームから独立した第２のリードフレームに接続
し、また他方の最外側の前記半導体基板の他方の面とそ
の第２の半導体領域とを接続し、これらリードフレーム
の一部を除く全体が樹脂で封止され一体化されているこ
とを特徴とする一方向性の面実装型半導体装置を提供す
るものである。According to a seventh aspect of the present invention, in order to solve the above-mentioned problem, a conductive type opposite to the first conductive type formed on one surface side of a single semiconductor substrate of the first conductive type. A first semiconductor region of a second conductivity type, a second semiconductor region of a second conductivity type formed on the other surface side of the semiconductor substrate,
A semiconductor block formed by serially connecting a plurality of semiconductor elements having an insulating region formed on the semiconductor substrate in order to electrically insulate the first semiconductor region and the second semiconductor region is connected to a first lead frame. And a second lead frame disposed apart from the first and second lead frames so as to bridge them. One outermost first semiconductor region is connected to the first lead frame, and one of the outermost first semiconductor regions is connected to the first lead frame. Connecting one surface of the outermost semiconductor substrate to a second lead frame independent of the first lead frame, and the other surface of the other outermost semiconductor substrate and its second semiconductor region The present invention provides a unidirectional surface-mounted semiconductor device characterized in that the entirety except for a part of these lead frames is sealed and integrated with resin.
【００１３】請求項８に記載の発明は、上記課題を解決
するために、前記第１、第２のリードフレームに接続さ
れた面とは反対の半導体素子面の最外側の面に補強部材
を固着したことを特徴とする請求項１乃至請求項７のい
ずれかに記載の面実装型半導体装置を提供するものであ
る。According to an eighth aspect of the present invention, in order to solve the above problems, a reinforcing member is provided on the outermost surface of the semiconductor element surface opposite to the surface connected to the first and second lead frames. A surface-mounted semiconductor device according to any one of claims 1 to 7, wherein the surface-mounted semiconductor device is fixed.
【００１４】[0014]
【実施例】図１は本発明の第一の実施例を説明するため
の図である。同図において、図９で示した記号と同一の
記号は図９の部材に相当する部材を示す。図１におい
て、半導体素子１は、Ｎ導電型の単一の半導体基板１ａ
の一方の面から通常のプレーナー技術を用いて互いに離
れて形成された二つのＰ導電型の半導体領域１ｂ，１
ｂ’を備える。これらＰ導電型の半導体領域１ｂ，１
ｂ’はそれぞれＮ導電型の半導体基板１ａとガードリン
グ構造を持ったＰＮ接合形成する。これら二つのＰＮ接
合は半導体基板１ａを通して逆向きに直列接続され、い
ずれの極性の電圧にせよ、ＰＮ接合の逆耐圧を超える電
圧が印加されると、ＰＮ接合がアバランシェ又はツェナ
ー現象を起こして、第１、第２のリードフレーム３、
３’の電圧を一定値以下に制限する。FIG. 1 is a diagram for explaining a first embodiment of the present invention. 9, the same symbols as those shown in FIG. 9 indicate members corresponding to the members in FIG. In FIG. 1, a semiconductor element 1 is a single N-type semiconductor substrate 1a.
And two P-conductivity type semiconductor regions 1b and 1 formed apart from each other by using a normal planar technique.
b ′. These P conductivity type semiconductor regions 1b, 1
b 'is formed with a semiconductor substrate 1a of N conductivity type and a PN junction having a guard ring structure. These two PN junctions are connected in series in the opposite direction through the semiconductor substrate 1a. Regardless of the voltage of any polarity, when a voltage exceeding the reverse breakdown voltage of the PN junction is applied, the PN junction causes an avalanche or Zener phenomenon, First and second lead frames 3,
The voltage of 3 ′ is limited to a certain value or less.
【００１５】半導体領域１ｂ，１ｂ’のそれぞれにはオ
ーミックコンタクトが形成されており、半導体素子１が
同一構造の第１、第２のリードフレーム３、３’を橋絡
するように、これらリードフレーム３、３’上に載置さ
れ、比較的厚いハンダ層２、２’によりそれぞれ第１、
第２のリードフレーム３、３’に接続される。ここで半
導体領域１ｂと１ｂ’間の間隔は、第１、第２のリード
フレーム３、３’の先端面間の距離Ｘと同程度、あるい
はそれよりも大きいことが好ましい。また、半導体領域
１ｂと１ｂ’間のＮ導電型の半導体基板１ａが双方のハ
ンダ層２、２’で短絡されてはならないが、プレーナー
形の半導体素子１では半導体領域１ｂと１ｂ’の電極膜
（図示せず）を除き、二酸化膜のような絶縁膜（図示せ
ず）で被覆されており、リードフレーム３、３’間の半
導体素子１の表面には広がらない。最後に鎖線で示すよ
うに、リードフレーム３、３’の一部を除く全体を絶縁
樹脂により封止して、樹脂モールド部６とし、一体化す
ることで双方向の面実装型半導体装置を得る。An ohmic contact is formed in each of the semiconductor regions 1b and 1b ', and the semiconductor element 1 bridges the first and second lead frames 3 and 3' having the same structure. 3, 3 ′ and the first,
It is connected to the second lead frames 3, 3 '. Here, the interval between the semiconductor regions 1b and 1b 'is preferably equal to or larger than the distance X between the tip surfaces of the first and second lead frames 3, 3'. The N-type semiconductor substrate 1a between the semiconductor regions 1b and 1b 'must not be short-circuited by both solder layers 2 and 2', but in the planar type semiconductor element 1, the electrode films of the semiconductor regions 1b and 1b 'are not formed. Except for (not shown), it is covered with an insulating film (not shown) such as a dioxide film and does not spread on the surface of the semiconductor element 1 between the lead frames 3 and 3 '. Finally, as shown by the dashed line, the whole of the lead frame 3, 3 'except for a part thereof is sealed with an insulating resin to form a resin molded portion 6 and integrated to obtain a bidirectional surface-mounted semiconductor device. .
【００１６】ここで、リードフレーム３、３’は半導体
領域１ｂと１ｂ’の面積と同程度で（実際にはフィール
ドプレートがオーミックコンタクトから延びているため
若干大きくなる）、かつ他部分よりも高くなっている載
置部３ａ，３’ａを有する。したがって、ハンダ層２、
２’はリードフレーム３、３’の載置部３ａ，３’ａか
ら外れる半導体素子１面まで延びないので、半導体素子
１面の絶縁膜を破壊せず、よってＰＮ接合を短絡するよ
うなことも無い。この半導体素子１は、ＰＮ接合を有す
る半導体基板を個々のダイオードチップとしてカットせ
ずに、隣合わせのＰＮ接合と併せて２個のＰＮ接合を１
組として並列にカットすることにより容易に製造でき
る。この面実装型半導体装置によれば、従来のようなダ
イオードチップ間を接続するための接続導体板が不要と
なり、これに伴いそのハンダ付け工程も不要となり、ま
た薄形化も可能となる。Here, the area of the lead frames 3, 3 'is substantially equal to the area of the semiconductor regions 1b and 1b' (actually, it is slightly larger because the field plate extends from the ohmic contact), and is higher than the other parts. Mounting portions 3a and 3'a. Therefore, the solder layer 2,
Since 2 'does not extend to the surface of the semiconductor element 1 which deviates from the mounting portions 3a, 3'a of the lead frames 3, 3', the insulating film on the surface of the semiconductor element 1 is not destroyed, and thus the PN junction is short-circuited Not even. In this semiconductor element 1, two PN junctions are combined with adjacent PN junctions without cutting a semiconductor substrate having a PN junction into individual diode chips.
It can be easily manufactured by cutting in parallel as a set. According to the surface-mount type semiconductor device, a connecting conductor plate for connecting the diode chips as in the related art is not required, so that the soldering step is not required and the thickness can be reduced.
【００１７】次に２図により本発明の第２の実施例を説
明する。この実施例では上面が平坦でその一部分に半導
体素子１の一部分が載置されるリードフレーム３、３’
を用いているので、半導体領域１ｂと１ｂ’の面積と同
程度の面積をもつ０．１〜０．２ｍｍの厚みの金属ディ
スク７、７’を介して半導体素子１をリードフレーム
３、３’に接続している。この構造によれば、半導体素
子１の下面とリードフレーム３、３’との間の間隔が大
きくなるので、ハンダ層２、２’は半導体素子１の下面
を不必要に広がることはない。また、ディスク７、７’
として不純物濃度の十分に高いいずれかの導電型の半導
体デイスク、又は半導体の膨張率に近いモリブデンある
いはタングステンの金属デスクを用いることにより、半
導体素子１とリードフレーム３、３’の膨張率の差異に
よる悪影響をほとんど受けない面実装型の半導体装置を
提供することができる。なお、半導体素子１は図１に示
したものと同様な構造を有する。Next, a second embodiment of the present invention will be described with reference to FIG. In this embodiment, the upper surfaces are flat, and the lead frames 3, 3 'on which a part of the semiconductor element 1 is mounted are partially disposed.
Is used, the semiconductor element 1 is connected to the lead frames 3, 3 'via the metal disks 7, 7' having a thickness approximately equal to that of the semiconductor regions 1b and 1b 'and having a thickness of 0.1 to 0.2 mm. Connected to According to this structure, the distance between the lower surface of the semiconductor element 1 and the lead frames 3, 3 'is increased, so that the solder layers 2, 2' do not unnecessarily spread over the lower surface of the semiconductor element 1. Also, disks 7, 7 '
By using a semiconductor disk of any conductivity type having a sufficiently high impurity concentration or a metal disk of molybdenum or tungsten having a coefficient of expansion close to that of the semiconductor, the difference in the expansion coefficient between the semiconductor element 1 and the lead frames 3, 3 'is obtained. It is possible to provide a surface-mount type semiconductor device which is hardly affected. Note that the semiconductor element 1 has a structure similar to that shown in FIG.
【００１８】次に３図により本発明の第３の実施例を説
明する。この実施例ではプレーナー技術を用いて形成さ
れた３層構造の半導体素子１を用いる。半導体素子１は
前述のようにして形成された半導体領域１ｂと１ｂ’と
は反対の面に、プレーナー技術を用いて形成された共通
の第３の半導体領域１ｃを備える。半導体領域１ｃは半
導体領域１ｂと１ｂ’と同じ導電型である。半導体素子
１の半導体基板１ａにおける半導体領域１ｂと１ｂ’の
間の部分に、共通の第３の半導体領域１ｃまで達する溝
を形成し、その部分にガラスなどを充填した絶縁領域１
ｄを備えることにより、半導体領域１ｂと１ｂ’を分離
する。Next, a third embodiment of the present invention will be described with reference to FIG. In this embodiment, a semiconductor element 1 having a three-layer structure formed by using a planar technique is used. The semiconductor element 1 includes a common third semiconductor region 1c formed by using a planar technique on a surface opposite to the semiconductor regions 1b and 1b 'formed as described above. The semiconductor region 1c has the same conductivity type as the semiconductor regions 1b and 1b '. A groove is formed in the semiconductor substrate 1a of the semiconductor element 1 between the semiconductor regions 1b and 1b 'so as to reach the common third semiconductor region 1c, and the insulating region 1 is filled with glass or the like.
By providing d, the semiconductor regions 1b and 1b 'are separated.
【００１９】したがって、この半導体構造によれば、半
導体領域１ｂと１ｂ’との間に極性の異なるＰＮ接合が
２個づつ、合計で４つのＰＮ接合が直列に形成されるの
で、前記実施例よりはブレーク電圧の高い双方向性の面
実装型半導体バリスタを得ることができる。リードフレ
ーム３、３’及びその固着構造については、図１又は図
２に示したものと同じであるので、説明を省略する。Therefore, according to this semiconductor structure, two PN junctions having different polarities are formed between the semiconductor regions 1b and 1b ', that is, a total of four PN junctions are formed in series. Can obtain a bidirectional surface-mounted semiconductor varistor having a high break voltage. The lead frames 3, 3 'and their fixing structure are the same as those shown in FIG. 1 or FIG.
【００２０】次に４図により本発明の第４の実施例を説
明すると、この実施例ではメサ構造によるＰＮ接合を有
する半導体素子１を用いる。半導体素子１は、Ｐ導電型
の半導体領域１ＢからＮ導電型の半導体領域１Ａまで達
するように形成された溝に前述のような絶縁物を充填す
ることにより形成された絶縁領域１ｄを備える。この絶
縁領域１ｄによって、ＰＮ接合は図４において左右に分
断され、それら左右のＰＮ接合はＰ導電型の半導体領域
１Ａにより背中合わせに直列接続される。ＰＮ接合の露
出面は通常の表面保護剤８で覆われている。他の部分に
ついては前述実施例と同様であるので説明を省略する。Next, a fourth embodiment of the present invention will be described with reference to FIG. 4. In this embodiment, a semiconductor element 1 having a PN junction having a mesa structure is used. The semiconductor element 1 includes an insulating region 1d formed by filling a groove formed so as to extend from the P-conductivity type semiconductor region 1B to the N-conductivity type semiconductor region 1A with the above-described insulator. The PN junction is divided into right and left in FIG. 4 by the insulating region 1d, and the left and right PN junctions are connected in series back to back by the P-conductivity type semiconductor region 1A. The exposed surface of the PN junction is covered with a normal surface protective agent 8. The other parts are the same as those in the above-described embodiment, and the description will be omitted.
【００２１】次に５図により本発明の第５の実施例を説
明すると、この実施例は図３に示したプレーナータイプ
の３層構造の半導体素子に対応する、メサ構造による３
層の半導体素子１を用いる。半導体素子１は、Ｐ導電型
の半導体領域１ＢからＮ導電型の半導体領域１Ａを通し
てＰ導電型の半導体領域１Ｂ’まで達するように形成さ
れた溝に前述のような絶縁物を充填することにより形成
された絶縁領域１ｄを備える。この絶縁領域１ｄによっ
て、二つのＰＮ接合は図５において左右に分断され、そ
れら左右の四つＰＮ接合はＮ導電型の半導体領域１Ｂ’
により背中合わせに直列接続される。最外側に位置する
Ｎ導電型の半導体領域１Ｂ’の表面には、半導体素子１
を機械的に補強するための金属板、半導体板又は電気絶
縁性板のような補強部材８が固着されている。Next, a fifth embodiment of the present invention will be described with reference to FIG. 5. This embodiment corresponds to a semiconductor element having a mesa structure corresponding to the planar type three-layer semiconductor device shown in FIG.
The semiconductor element 1 of the layer is used. The semiconductor element 1 is formed by filling a groove formed so as to reach the P-conductivity type semiconductor region 1B ′ from the P-conductivity type semiconductor region 1B through the N-conductivity type semiconductor region 1A with the above-described insulator. Insulating region 1d. By the insulating region 1d, the two PN junctions are divided into right and left in FIG. 5, and the four left and right PN junctions are N-type semiconductor regions 1B '.
Are connected in series back to back. The semiconductor element 1 is provided on the surface of the N-type semiconductor region 1B ′ located on the outermost side.
A reinforcing member 8 such as a metal plate, a semiconductor plate, or an electrically insulating plate for mechanically reinforcing the substrate is fixed.
【００２２】例えば，この補強部材８が０．１〜０．２
ｍｍ程度のガラス板からなる場合には、その大面積のガ
ラス板上に所定のパターンで不純物拡散の施された大面
積半導体板を接着剤で接着し，しかる後に大面積半導体
板の所定の箇所に溝を形成し，それら溝に絶縁物を充填
した後、個々のものに切断すればよい。この場合の接着
剤は絶縁性のもので良い。しかし補強部材８が一方の導
電型の不純物濃度の高い半導体板，あるいは切断が容易
な金属板からなる場合には，これらを電極として利用す
る意味で導電性の接着剤又はハンダを用いるのが好まし
い。For example, when the reinforcing member 8 is 0.1 to 0.2
In the case of a glass plate of about mm, a large-area semiconductor plate, which has been subjected to impurity diffusion in a predetermined pattern on the large-area glass plate, is bonded with an adhesive, and then a predetermined portion of the large-area semiconductor plate is bonded. A groove may be formed in the groove, the groove may be filled with an insulator, and then cut into individual pieces. In this case, the adhesive may be insulating. However, when the reinforcing member 8 is made of a semiconductor plate of one conductivity type having a high impurity concentration or a metal plate which is easy to cut, it is preferable to use a conductive adhesive or solder in the sense that these are used as electrodes. .
【００２３】このような補強部材，特に電気絶縁材料か
らなる補強部材は，図１乃至図４に示した実施例にその
まま適用でき，また導電性材料からなる補強部材を用い
る場合にも，一部分に絶縁膜を形成するなどすることに
より，同様に適用できる。さらにまた，後述するいずれ
の実施例に対しても同様に適用できることは勿論であ
る。Such a reinforcing member, particularly a reinforcing member made of an electrically insulating material, can be applied to the embodiment shown in FIGS. 1 to 4 as it is. Even when a reinforcing member made of a conductive material is used, a part thereof is used. The same can be applied by forming an insulating film or the like. Furthermore, it goes without saying that the present invention can be similarly applied to any of the embodiments described later.
【００２４】次に６図により本発明の第６の実施例を説
明すると、この実施例は図１で説明したようなプレナー
形の各半導体素子のＰ導電型半導体領域１ｂ，１ｂ’間
のＮ導電型半導体領域１ａにＰ導電型の半導体領域によ
る絶縁領域１ｄを形成してなる半導体素子１、１’を直
列接続している。半導体素子１、１’は金属ディスク
７、７’及びハンダ層を介して接続されている。半導体
素子１、１’はそれぞれ絶縁領域１ｄによって，図中，
右側と左側のダイオード素子に分離されており，半導体
素子１’の左右の分けられたＮ導電型半導体領域１ａ
は、メッキ又は蒸着などにより表面に形成された金属膜
１０で接続されている。この金属膜１０を削除したい場
合には，最上側の半導体素子１’として絶縁領域１ｄが
形成されていない半導体素子を用いれば良い。Next, a sixth embodiment of the present invention will be described with reference to FIG. 6. In this embodiment, the N type semiconductor region 1b, 1b 'of each of the planar semiconductor elements as described with reference to FIG. Semiconductor elements 1 and 1 'each formed by forming an insulating region 1d of a P-type semiconductor region in a conductive semiconductor region 1a are connected in series. The semiconductor elements 1, 1 'are connected via metal disks 7, 7' and a solder layer. The semiconductor elements 1 and 1 'are each formed by an insulating region 1d.
The N-type semiconductor region 1a is divided into right and left diode elements, and is divided into left and right sides of the semiconductor element 1 '.
Are connected by a metal film 10 formed on the surface by plating or vapor deposition. If it is desired to remove the metal film 10, a semiconductor element in which the insulating region 1d is not formed may be used as the uppermost semiconductor element 1 '.
【００２５】次に７図により本発明の第７の実施例を説
明すると、この実施例ではＮ導電型半導体領域１ａの両
面に位置をずらして形成されたＰ導電型半導体領域１
ｂ，１ｂ’と、これら領域を絶縁するための絶縁領域１
ｄとを備えた半導体素子１を用いている。そして一方の
面で，一方側のＮ導電型半導体領域１ａと他方側のＰ導
電型半導体領域１ｂ’とが、メッキ又は蒸着などにより
表面に形成された金属膜１０で接続されている。したが
って，リードフレーム３，３’間には二つのＰＮ接合が
同一極性にて直列接続され、一方向性の面実装型半導体
装置を得ることができる。この実施例でも同一レベル
で，半導体素子１の一方の側のＰ導電型半導体領域１ｂ
がリードフレーム３へ，また他方の側のＮ導電型半導体
領域１ａがリードフレーム３’へ結合される。なお、１
１は二シリコン酸化膜のような絶縁膜である。Next, a seventh embodiment of the present invention will be described with reference to FIG. 7. In this embodiment, a P-conductivity type semiconductor region 1 formed on both sides of an N-conductivity type semiconductor region 1a is shifted.
b, 1b 'and an insulating region 1 for insulating these regions.
d) is used. On one surface, the N-type semiconductor region 1a on one side and the P-type semiconductor region 1b 'on the other side are connected by a metal film 10 formed on the surface by plating or vapor deposition. Therefore, two PN junctions are connected in series with the same polarity between the lead frames 3 and 3 ', and a unidirectional surface-mounted semiconductor device can be obtained. In this embodiment, the P-type semiconductor region 1b on one side of the semiconductor element 1 is also at the same level.
Are connected to the lead frame 3 and the N-type semiconductor region 1a on the other side is connected to the lead frame 3 '. In addition, 1
Reference numeral 1 denotes an insulating film such as a disilicon oxide film.
【００２６】次に８図により本発明の第８の実施例を説
明すると、この実施例では図７に示した構造の半導体素
子と同様な半導体素子１、１’を直列接続したものであ
る。この実施例ではリードフレーム３，３’間に四つの
ＰＮ接合が同一極性にて直列接続され、７図の実施例に
比べて２倍の一定電圧を有する一方向性の面実装型半導
体装置を得ることができる。Next, an eighth embodiment of the present invention will be described with reference to FIG. 8. In this embodiment, semiconductor devices 1, 1 'similar to the semiconductor device having the structure shown in FIG. 7 are connected in series. In this embodiment, four PN junctions are connected in series with the same polarity between the lead frames 3 and 3 ', and a unidirectional surface-mount type semiconductor device having a constant voltage twice that of the embodiment of FIG. Obtainable.
【００２７】以上の実施例では、半導体素子１の共通な
層がＮ導電型の半導体領域である場合について述べた
が、共通な層がＰ導電型の半導体領域である場合につい
ても同様に実施することができる。また、必要に応じて
半導体素子を所望個数直列接続したり、並列接続するこ
とも可能である。In the above embodiment, the case where the common layer of the semiconductor element 1 is an N-conductivity type semiconductor region has been described, but the same applies to the case where the common layer is a P-conductivity type semiconductor region. be able to. Further, if necessary, a desired number of semiconductor elements can be connected in series or in parallel.
【００２８】[0028]
【発明の効果】以上説明してきたように、本発明によれ
ば次のような効果が得られる。 （１）接続部材をハンダ付けする工程が不要であるの
で、コスト及び組立工数を削減できる。 （２）組立治具の構造が簡略化される。 （３）接続部材が不必要となるので、組立後の高さが低
くなり、樹脂モールド部との距離が長くなる。したがっ
て、面実装型半導体装置を薄形にすることができる。 （４）半導体素子に補強部材を固着させているので、外
部から力が加わっても半導体素子に機械的ストレスがか
からず、破壊することなどがない。 （５）半導体素子のハンダ付け面積とほぼ等しい面積の
載置部を他部分より高くしたリードフレームを用いてい
るので、信頼性の高い面実装型半導体装置を得ることが
できる。As described above, according to the present invention, the following effects can be obtained. (1) Since the step of soldering the connection member is unnecessary, the cost and the number of assembly steps can be reduced. (2) The structure of the assembly jig is simplified. (3) Since no connecting member is required, the height after assembling is reduced, and the distance to the resin mold portion is increased. Therefore, the surface-mount type semiconductor device can be made thin. (4) Since the reinforcing member is fixed to the semiconductor element, no mechanical stress is applied to the semiconductor element even when an external force is applied, and the semiconductor element is not broken. (5) Since a lead frame is used in which the mounting portion having an area approximately equal to the soldering area of the semiconductor element is higher than other portions, a highly reliable surface mount semiconductor device can be obtained.
【図１】本発明の一実施例を説明するための図である。FIG. 1 is a diagram for explaining an embodiment of the present invention.
【図２】本発明の他の一実施例を説明するための図であ
る。FIG. 2 is a diagram for explaining another embodiment of the present invention.
【図３】本発明の他の一実施例を説明するための図であ
る。FIG. 3 is a diagram for explaining another embodiment of the present invention.
【図４】本発明の他の一実施例を説明するための図であ
る。FIG. 4 is a diagram for explaining another embodiment of the present invention.
【図５】本発明の他の一実施例を説明するための図であ
る。FIG. 5 is a diagram for explaining another embodiment of the present invention.
【図６】本発明の他の一実施例を説明するための図であ
る。FIG. 6 is a diagram for explaining another embodiment of the present invention.
【図７】本発明の他の一実施例を説明するための図であ
る。FIG. 7 is a diagram for explaining another embodiment of the present invention.
【図８】本発明の他の一実施例を説明するための図であ
る。FIG. 8 is a diagram for explaining another embodiment of the present invention.
【図９】従来例を説明するための図である。FIG. 9 is a diagram for explaining a conventional example.
１、１’…半導体素子 ２、２’…ハン
ダ層 ３、３’…リードフレーム ６…樹脂モール
ド部 ７、７’…ディスク ８…表面保護剤 ９…補強部材 １０…金属膜 １１…絶縁層DESCRIPTION OF SYMBOLS 1, 1 '... Semiconductor element 2, 2' ... Solder layer 3, 3 '... Lead frame 6 ... Resin molded part 7, 7' ... Disk 8 ... Surface protective agent 9 ... Reinforcement member 10 ... Metal film 11 ... Insulating layer
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/48 H01C 7/00 H05K 1/18 H01L 25/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/48 H01C 7/00 H05K 1/18 H01L 25/00
Claims (8)
の面側に互いに離れて形成された第１の導電型とは逆の
導電型の第２の導電型の第１、第２の半導体領域を有す
る半導体素子を、第１のリードフレームとこれから離れ
て配置される第２のリードフレームとを橋絡するように
これらリードフレームに載置し、前記第１の半導体領域
を第１のリードフレームに接続すると共に、前記第２の
半導体領域を前記第１のリードフレームから独立した第
２のリードフレームに接続し、これらリードフレームの
一部を除く全体が樹脂で封止され一体化されていること
を特徴とする双方向性の面実装型半導体装置。1. A semiconductor device comprising: a first semiconductor substrate having a first conductivity type and a second conductivity type having a conductivity type opposite to the first conductivity type formed on one surface of the single semiconductor substrate so as to be separated from each other; A semiconductor element having two semiconductor regions is mounted on a first lead frame and a second lead frame disposed apart from the first lead frame so as to bridge the first semiconductor region. And the second semiconductor region is connected to a second lead frame independent of the first lead frame, and the whole except for a part of these lead frames is sealed with a resin and integrally formed. A bidirectional surface-mount type semiconductor device characterized by being made into a semiconductor device.
の面側に互いに離れて形成された第１の導電型とは逆の
導電型の第２の導電型の第１、第２の半導体領域、前記
半導体基板の他方の面側に形成された第２の導電型の第
３の半導体領域、及び前記第１、第２の半導体領域の間
の前記半導体基板の一方の面側から前記第３の半導体領
域まで延びる絶縁領域を有する半導体素子を、第１のリ
ードフレームとこれから離れて配置される第２のリード
フレームとを橋絡するようにこれらリードフレームに載
置し、前記第１の半導体領域を第１のリードフレームに
接続すると共に、前記第２の半導体領域を前記第１のリ
ードフレームから独立した第２のリードフレームに接続
し、これらリードフレームの一部を除く全体が樹脂で封
止され一体化されていることを特徴とする双方向性の面
実装型半導体装置。2. A semiconductor device according to claim 1, wherein the first and second conductive types are opposite to each other and formed on one surface of a single semiconductor substrate of the first conductive type. 2 semiconductor region, a second conductivity type third semiconductor region formed on the other surface side of the semiconductor substrate, and one surface side of the semiconductor substrate between the first and second semiconductor regions. A semiconductor element having an insulating region extending from the first lead frame to the third semiconductor region is placed on the first lead frame so as to bridge the second lead frame disposed apart from the first lead frame; The first semiconductor region is connected to a first lead frame, and the second semiconductor region is connected to a second lead frame independent of the first lead frame. Is sealed with resin and integrated And a bidirectional surface-mount type semiconductor device.
１の導電型とは逆の導電型の第２の導電型の第２の半導
体領域と、該第２の半導体領域の一方の面側から前記第
１の半導体領域まで延びる絶縁領域とを有する半導体素
子を、第１のリードフレームとこれから離れて配置され
る第２のリードフレームとを橋絡するようにこれらリー
ドフレームに載置し、前記絶縁領域より互いに電気的に
絶縁された前記第２の半導体領域の一方を第１のリード
フレームに接続すると共に、前記第２の半導体領域の他
方を前記第１のリードフレームから独立した第２のリー
ドフレームに接続し、これらリードフレームの一部を除
く全体が樹脂で封止され一体化されていることを特徴と
する双方向性の面実装型半導体装置。3. A first semiconductor region of a first conductivity type, a second semiconductor region of a second conductivity type opposite to the first conductivity type, and a second semiconductor region of the second conductivity type. A semiconductor element having an insulating region extending from one surface side to the first semiconductor region is connected to these lead frames so as to bridge the first lead frame and a second lead frame disposed away from the first lead frame. One of the second semiconductor regions mounted and electrically insulated from the insulating region is connected to a first lead frame, and the other of the second semiconductor regions is connected to the first lead frame. A bidirectional surface-mounted semiconductor device which is connected to an independent second lead frame, and the whole except a part of these lead frames is sealed and integrated with resin.
第１の半導体領域の両側に形成された第１の導電型とは
逆の導電型の第２の導電型の第２、第３の半導体領域
と、該第２の導電型の半導体領域の一方の面側から前記
第１の半導体領域を通して前記第３の半導体領域まで延
びる絶縁領域とを有する半導体素子を、第１のリードフ
レームとこれから離れて配置される第２のリードフレー
ムとを橋絡するようにこれらリードフレームに載置し、
前記絶縁領域より互いに電気的に絶縁された第２の半導
体領域の一方を第１のリードフレームに接続すると共
に、第２の半導体領域の他方を前記第１のリードフレー
ムから独立した第２のリードフレームに接続し、これら
リードフレームの一部を除く全体が樹脂で封止され一体
化されていることを特徴とする双方向性の面実装型半導
体装置。4. A first semiconductor region of a first conductivity type, and a second semiconductor region of a second conductivity type opposite to the first conductivity type formed on both sides of the first semiconductor region. A semiconductor element having a third semiconductor region, and an insulating region extending from one surface side of the second conductivity type semiconductor region to the third semiconductor region through the first semiconductor region. Placing the lead frame and a second lead frame disposed apart from the lead frame on the lead frame so as to bridge the lead frame;
One of the second semiconductor regions electrically insulated from the insulating region is connected to a first lead frame, and the other of the second semiconductor regions is connected to a second lead independent of the first lead frame. A bidirectional surface-mount type semiconductor device which is connected to a frame, and the whole except a part of the lead frame is sealed and integrated with a resin.
の面側に互いに離れて形成された第１の導電型とは逆の
導電型の第２の導電型の第１、第２の半導体領域を有す
る半導体素子を複数直列接続してなる半導体ブロック
を、第１のリードフレームとこれから離れて配置される
第２のリードフレームとを橋絡するようにこれらリード
フレームに載置し、最外側に位置する前記第１の半導体
領域を第１のリードフレームに接続すると共に、前記第
２の半導体領域を前記第１のリードフレームから独立し
た第２のリードフレームに接続し、これらリードフレー
ムの一部を除く全体が樹脂で封止され一体化されている
ことを特徴とする双方向性の面実装型半導体装置。5. A first and second conductive type opposite to the first conductive type formed on one surface of a single semiconductor substrate of the first conductive type and separated from each other. A semiconductor block formed by connecting a plurality of semiconductor elements having two semiconductor regions in series is mounted on these lead frames so as to bridge between the first lead frame and the second lead frame disposed apart from the first lead frame. Connecting the outermost first semiconductor region to a first lead frame, connecting the second semiconductor region to a second lead frame independent of the first lead frame, A bidirectional surface-mounted semiconductor device, wherein the whole except a part of the frame is sealed and integrated with a resin.
の面側に形成された第１の導電型とは逆の導電型の第２
の導電型の第１の半導体領域と、前記半導体基板の他方
の面側に形成された第２の導電型の第２の半導体領域
と、これら第１の半導体領域と第２の半導体領域を電気
的に絶縁するために前記半導体基板に形成された絶縁領
域とを有する半導体素子を、第１のリードフレームとこ
れから離れて配置される第２のリードフレームとを橋絡
するようにこれらリードフレームに載置し、前記第１の
半導体領域を第１のリードフレームに接続すると共に、
前記半導体基板の一方の面を前記第１のリードフレーム
から独立した第２のリードフレームに接続し、また前記
半導体基板の他方の面と前記第２の半導体領域とを接続
し、これらリードフレームの一部を除く全体が樹脂で封
止され一体化されていることを特徴とする一方向性の面
実装型半導体装置。6. A second conductive type opposite to the first conductive type formed on one surface of a single semiconductor substrate of the first conductive type.
A first semiconductor region of the first conductivity type, a second semiconductor region of the second conductivity type formed on the other surface side of the semiconductor substrate, and electrically connecting the first semiconductor region and the second semiconductor region. A semiconductor element having an insulating region formed on the semiconductor substrate to electrically insulate the semiconductor device from the first lead frame and a second lead frame disposed apart from the first lead frame. Mounting and connecting the first semiconductor region to a first lead frame;
One surface of the semiconductor substrate is connected to a second lead frame independent of the first lead frame, and the other surface of the semiconductor substrate is connected to the second semiconductor region. A unidirectional surface-mount type semiconductor device, wherein the whole except a part is sealed and integrated with a resin.
の面側に形成された第１の導電型とは逆の導電型の第２
の導電型の第１の半導体領域と、前記半導体基板の他方
の面側に形成された第２の導電型の第２の半導体領域
と、これら第１の半導体領域と第２の半導体領域を電気
的に絶縁するために前記半導体基板に形成された絶縁領
域とを有する半導体素子を複数直列接続してなる半導体
ブロックを、第１のリードフレームとこれから離れて配
置される第２のリードフレームとを橋絡するようにこれ
らリードフレームに載置し、一方の最外側の前記第１の
半導体領域を第１のリードフレームに接続すると共に、
一方の最外側の前記半導体基板の一方の面を前記第１の
リードフレームから独立した第２のリードフレームに接
続し、また他方の最外側の前記半導体基板の他方の面と
その第２の半導体領域とを接続し、これらリードフレー
ムの一部を除く全体が樹脂で封止され一体化されている
ことを特徴とする一方向性の面実装型半導体装置。7. A second semiconductor of a conductivity type opposite to the first conductivity type formed on one surface side of a single semiconductor substrate of the first conductivity type.
A first semiconductor region of the first conductivity type, a second semiconductor region of the second conductivity type formed on the other surface side of the semiconductor substrate, and electrically connecting the first semiconductor region and the second semiconductor region. A semiconductor block formed by serially connecting a plurality of semiconductor elements each having an insulating region formed on the semiconductor substrate to electrically insulate the semiconductor element from a first lead frame and a second lead frame disposed apart from the first lead frame; Placed on these lead frames so as to form a bridge, connecting one outermost first semiconductor region to the first lead frame,
One surface of one outermost semiconductor substrate is connected to a second leadframe independent of the first leadframe, and the other surface of the other outermost semiconductor substrate and the second semiconductor A unidirectional surface-mounted semiconductor device, wherein the entire surface except for a part of the lead frame is sealed and integrated with a resin.
された面とは反対の半導体素子面の最外側の面に補強部
材を固着したことを特徴とする請求項１乃至請求項７の
いずれかに記載の面実装型半導体装置。8. The semiconductor device according to claim 1, wherein a reinforcing member is fixed to an outermost surface of the semiconductor element surface opposite to a surface connected to the first and second lead frames. The surface-mounted semiconductor device according to any one of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07145094A JP3238825B2 (en) | 1994-03-16 | 1994-03-16 | Surface mount type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07145094A JP3238825B2 (en) | 1994-03-16 | 1994-03-16 | Surface mount type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254620A JPH07254620A (en) | 1995-10-03 |
| JP3238825B2 true JP3238825B2 (en) | 2001-12-17 |
Family
ID=13460914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07145094A Expired - Lifetime JP3238825B2 (en) | 1994-03-16 | 1994-03-16 | Surface mount type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3238825B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4948840B2 (en) * | 2006-01-30 | 2012-06-06 | 株式会社デンソー | Electronic component connection structure and method of manufacturing electronic component connection structure |
| JP4749181B2 (en) * | 2006-03-06 | 2011-08-17 | パナソニック株式会社 | Semiconductor device and manufacturing method thereof |
| JP4744491B2 (en) * | 2007-08-09 | 2011-08-10 | 新電元工業株式会社 | Semiconductor device |
| JP2014143258A (en) * | 2013-01-23 | 2014-08-07 | Origin Electric Co Ltd | Surface-mounting type semiconductor device |
-
1994
- 1994-03-16 JP JP07145094A patent/JP3238825B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07254620A (en) | 1995-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1605508A2 (en) | Surface-mount chip-scale package | |
| US3601667A (en) | A semiconductor device with a heat sink having a foot portion | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| EP0266412B1 (en) | Surface mountable diode | |
| KR100380701B1 (en) | Manufacturing Method of Surface Mount Semiconductor Device and Semiconductor Device for Surface Mount | |
| US3742599A (en) | Processes for the fabrication of protected semiconductor devices | |
| JPH07193070A (en) | Compound semiconductor device | |
| JPH09237799A (en) | Dielectric isolation-type semiconductor device | |
| JP3238825B2 (en) | Surface mount type semiconductor device | |
| JP3714954B2 (en) | High voltage breakover diode | |
| JPH01245549A (en) | Semiconductor device and manufacture thereof | |
| KR20050082259A (en) | Ligh emitting device having monolithic protection element and manufacturing thereof | |
| JPH01214055A (en) | Electrostatic breakdown protective device | |
| US6404060B1 (en) | Semiconductor device having a chip-on-chip structure | |
| JPH06139915A (en) | Protective device for overvoltage and overcurrent | |
| JPH0136267B2 (en) | ||
| JP2674073B2 (en) | Integrated circuit device | |
| JP3263554B2 (en) | Chip component and method of manufacturing the same | |
| JPH0629466A (en) | Semiconductor integrated circuit | |
| JPH0338052A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JPS6156458A (en) | Semiconductor device | |
| JPH05235379A (en) | Diode element for protection | |
| JP2004172402A (en) | Semiconductor device | |
| JPS63240054A (en) | Semiconductor device | |
| JPS61105857A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |