JP3238691B2 - 電子線描画方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子線を用いてＬＳＩ
の回路パターン等を高速、高精度に描画するための電子
線描画方法に係り、特に周期的に繰り返されたパターン
を高速、高精度に描画する電子線描画方法に関する。

【０００２】

【従来の技術】電子線描画方法は微細なパターンをマス
クなしで形成できる特徴があるため、最先端の素子の研
究開発には不可欠の技術である。しかし逐次的にパター
ンを描画して行くためスループットが低いという問題が
あった。スループットを大きく向上する方法として、特
開昭６２−２６０３２２に示されるように繰返し図形の
ある単位図形を電子線描画装置のアパーチャーに形成し
ておき、これにより成形された電子線（以下、任意形状
電子線と称する）を繰り返し照射することで、可変成形
用アパーチャーにより成形された電子線（以下、可変成
形電子線と称する）によって描画する場合よりもショッ
ト数を大幅に低減してスループットを大きく向上させる
というものである。

【０００３】

【発明が解決しようとする課題】上記従来技術は、アパ
ーチャーに設ける繰り返し最小単位、すなわち単位パタ
ーンの配列数については考慮していなかった。スループ
ットを最大限に向上させる上でこの配列数は重要な意味
をもつ。

【０００４】また、任意形状電子線１ショット内では電
子線照射量を変化できない。これによる不都合は例えば
図２に示したような半導体メモリーセルアレイの周辺部
で発生する。例えば６４メガビットのセルパターンを描
画するとき、図２（ａ）に示すように任意形状電子線７
ミクロン角の１ショット２０１内には８本の配線パター
ン（３２ビット分のメモリに相当）が含まれている。図
２（ｂ）のメモリセルアレイの最外周ではパターン密度
が大きく変化するために７ミクロン角内においても最外
周のパターン２０２は照射量が不足し寸法精度が悪化す
るという問題があった。

【０００５】本発明の第１の目的は、スループットを最
大限に向上させることができる電子線描画方法を提供す
ることにある。本発明の第２の目的は、任意形状電子線
を用いた場合に発生する繰返しパターンアレイの周辺部
での寸法精度劣化を防止した電子線描画方法を提供する
ことにある。

【０００６】

【課題を解決するための手段】上記の第２の目的を達成
するために、本発明の電子線描画方法は、単位パターン
が規則的に繰り返し配置された領域を含むパターンを電
子線描画装置を用いて描画する方法であって、アパーチ
ャー内に一定数の単位パターン図形を配置し、上記領域
内の一部を上記一定数の単位パターン図形を配置したア
パーチャーを用いて単位パターンを一定数ずつ繰り返し
描画し、上記領域内の描画必要パターン数が上記一定数
の単位パターン図形を配置したアパーチャー内の上記一
定数より少ない部分では、開口部の形状を任意に変形可
能な可変成形アパーチャーを用いて繰り返し配置の周辺
部ほど照射量が大きくなるように単位パターン図形を描
画するようにしたものである。また、上記の第１の目的
を達成するために、本発明の電子線描画方法は、アパー
チャーに設けられた単位パターンに任意形状電子線を適
用して、基板上に配列パターンを形成するための方法で
あって、上記アパーチャー内に最大数の単位パターンを
配置し、上記アパーチャー内の単位パターンの繰り返し
数の整数倍と上記配列パターン内の単位パターンの繰り
返し数が一致しない場合には、上記配列パターン内の残
りの単位パターンを可変成形電子線で描画するようにし
たものである。また、上記の第１の目的を達成するため
に、本発明の電子線描画方法は、アパーチャーに設けら
れた単位パターンに任意形状電子線を適用して、基板上
に配列パターンを形成するための方法であって、上記ア
パーチャー内に造り付ける単位パターンの縦及び横の数
は、それぞれ上記配列パターンの内の単位パターンの縦
及び横の数の整数分の１であって、かつ、上記アパーチ
ャーが設けられた位置で均一な電子線が得られる領域に
配置し得る最大数としたものである。

【０００７】

【０００８】上記の方法の一例を図３を用いて説明す
る。スループットを最大限に向上するために、任意形状
電子線を成形するアパーチャーには配列パターン全体３
０１内の単位パターンの繰り返し数の整数分の１かつ単
位パターンの整数倍の数を配置したショット３０２を行
う。繰り返しをもたないパターン３０３あるいは繰り返
しを有していても繰り返し数の少ないパターンは可変成
形電子線によって描画する。

【０００９】また上記の方法の他の一例を図１を用いて
説明する。図に示すように任意形状電子線を用いて繰り
返しパターンアレイの中央部１０１を描画し、周辺部１
０２を可変成形電子線を用いて描画する。また規則性を
有しないパターン１０３も可変成形電子線を用いて描画
する。

【００１０】なお、上記の方法で、始めの工程と後の工
程を所望の順に行うとはそれぞれ１度ずつ行うとは限ら
ない。例えば後の工程の一部をまず行い、ついで始めの
工程を行い、最後に後の工程の残りを行ってもよい。ま
たそれぞれの工程を複数回行っても良い。

【００１１】

【作用】電子線の照射量を１ショットの内部で変えるこ
とは困難であるが図１で示したように繰返しパターンア
レイの周辺部を可変成形電子線を用いることで、周辺部
のみをより細かい電子線のショットを用いることができ
るようになるため、電子線照射量のきめ細かな制御を行
うことが可能となり、パターンアレイ周辺部で生じる寸
法精度劣化を防止することが可能となる。

【００１２】またパターン密度が小さく近接効果の影響
が大きくない場合には図３に示したように配列パターン
をすべて任意形状電子線で描画することができるためシ
ョット数を最小にしスループットを向上させることがで
きる。

【００１３】

【実施例】図４、図５および図６は本発明の電子線描画
方法をＭＯＳ型ランダムアクセスメモリ（ＤＲＡＭ）用
ＬＳＩに適用した実施例を示すものである。図４は描画
用データの作成フローを示すものである。まずＬＳＩの
設計データはＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ
Ｄｅｓｉｇｎ）データ４０１として与えられる。一般に
ＣＡＤデータは非繰り返しパターン（ランダムパター
ン）と単位図形を指定の座標、ピッチで繰り返しを指定
した繰り返しパターンの両方から成っている。この中か
ら４０２の工程で繰り返しパターンのみの抽出を行う。
いくつかの繰り返しパターンの中で任意形状電子線を得
るためにアパーチャー内に造り付けるべきパターンの選
定は単位図形の大きさ、繰返し数によって決定する。こ
の単位パターンを縦方向、横方向に整数個配列したもの
を任意形状電子線４０５とするが、この配列数は均一な
電子線が得られる範囲で最大のスループットが得られる
数とする必要がある。

【００１４】繰り返しパターンアレイの周辺部より指定
された幅４０３を除いた繰り返し部中心領域４０４、さ
らにその中で任意形状電子線サイズの整数倍として得ら
れる最大の領域を任意形状電子線描画領域として決定す
る（４０６）。描画データは任意形状電子ビーム描画パ
ターン４０８と非繰り返しパターンデータを含むその他
のデータとの２種類に分けられて出力される。任意形状
電子線パターンのデータは描画座標、繰り返しピッチ
（Ｘ方向、Ｙ方向）と繰り返し数（Ｘ方向、Ｙ方向）を
有している。複数の任意形状電子線を用いる場合にはそ
の識別番号（または記号）を付加する。

【００１５】図５は繰り返しの単位図形と任意形状電子
線用アパーチャー内の単位図形の配列、および繰り返し
パターンアレイの電子線照射方法を示すものである。図
５のパターンはＤＲＡＭ用ＬＳＩのメモリセル内の配線
パターン５０１（４ビット分）を示すもので、Ｘ方向ピ
ッチ０．８ミクロン、Ｙ方向ピッチ１．６ミクロンで規
則的に配列される。これを均一な電子線の得られる最大
の大きさ７ミクロン角内に配列すると４×２個配列し５
０２のアパーチャーが得られる。すなわち任意形状電子
線の１ショットは３２ビット分のメモリに対応する。本
実施例のＬＳＩでは３２キロビットが同一パターンの繰
り返しを持つメモリマットとして構成されているため、
メモリマットの内部５０３を任意形状電子線描画領域と
決定し３１×３１ショットの描画を行う。周辺部のパタ
ーン５０４は可変成形電子線を用いて描画を行う。

【００１６】つぎに、繰り返しパターン周辺部での電子
線照射方法と各ショットに与える照射量を図６に示す。
図６（ａ）は６．４ミクロン角の任意形状電子線での描
画領域６０１と周辺部で可変成形電子線による描画領域
６０２を示している。可変成形部ではパターン内に示し
たように１６ショット必要であるが、任意形状電子線描
画部ではその２倍の面積を１ショットで描画することが
できる。この時の各ショットに与える照射量の相対値を
図６（ｂ）に示す。任意形状電子線の１ショット内では
照射量を変えることができないため６０３のように均一
な照射量を与える。しかしメモリマットの周辺部ではパ
ターン密度が低下するためにいわゆる近接効果によって
最適な照射量から不足が生じる。本実施例では周辺部を
可変成形線で描画することによって６０４のようにパタ
ーン密度の低下に応じて周辺ほど照射量を大きくするこ
とができる。タングステンのように近接効果の影響が大
きい材料が被着された基板においては本実施例のような
きめ細かい照射量制御が必要となる。

【００１７】図７は異なる実施例を示すもので、コンタ
クトホールパターンに任意形状電子線を適用したもので
ある。本実施例では配列パターン内でのパターン密度が
小さく近接効果の影響はあまり大きくないためスループ
ットを最大限に向上させる場合についての例を示す。

【００１８】図７のように単位パターン７０１はＸ方向
ピッチ１ミクロン、Ｙ方向ピッチ１ミクロン、配列パタ
ーンの繰り返し数はＸ方向６４個、Ｙ方向６４個であ
る。本実施例での最大の電子線サイズは５ミクロン角で
あるので最大に配置すると５×５個の単位パターンをア
パーチャー内に造り付けることができる（７０３）。こ
の場合の電子線のショット数は任意形状電子線のショッ
ト数が１４４個、周辺で可変成形電子線によるショット
数が９９２個、合計１１３６ショットとなる。これに対
してアパーチャー内に造り付ける単位図形の個数を配列
パターンの繰り返し数の整数分の１である４×４個とす
れば（７０２）全体で２５６ショットとなり最大の電子
線サイズを用いるよりも１／４のショット数で描画が完
了する。

【００１９】一般にＬＳＩのメモリパターンは２のｎ乗
（ｎは整数）個の配列でメモリマットを構成することが
多いため、アパーチャー内に造り付ける単位図形の数も
２のｎ乗（ｎは整数）でアパーチャー内に入る最大のｎ
を選んで配置することが望ましい。しかし単位図形の繰
り返し数が非常に大きい場合には前述したショット数の
関係が逆転することもある。この場合にはアパーチャー
内に最大数の単位図形を配置し、アパーチャー内の単位
図形の繰り返し数の整数倍と配列パターン内の単位図形
の繰り返し数が一致しない場合には残りのパターンを可
変成形電子線で描画する。

【００２０】

【発明の効果】本発明によれば近接効果の少ない基板上
での描画においてはショット数を最小にしスループット
を向上させることが可能となる。さらにタングステン等
を被着した基板のように近接効果の大きい基板上で描画
する場合においても配列パターンアレイの周辺できめ細
かな電子線照射量の制御が可能であるため、寸法精度の
高い描画を行うことができる。

【図面の簡単な説明】

【図１】可変成形電子線と任意形状電子線の組合せによ
り配列パターンを描画する方法を示す描画パターン図で
ある。

【図２】任意形状電子線よる配列パターン描画を説明す
るための図である。

【図３】任意形状電子線のみにより配列パターンを描画
する方法を示す描画パターン図である。

【図４】描画パターンの作成フローを示す図である。

【図５】単位図形と任意形状電子線用アパーチャー及び
繰り返しパターンアレイの照射方法を示すパターン図及
び配列図である。

【図６】繰り返しパターン周辺部での電子線照射方法を
説明するための図及び照射量を示す図である。

【図７】任意形状電子線の大きさとスループットを説明
するための図である。

【符号の説明】

１０１ 繰り返しパターンアレイの中央部 １０２ 繰り返しパターンアレイの周辺部 ２０１ 任意形状電子線の１ショット ２０２ 配列パターンの最外周のパターン ３０１ 配列パターンの全体 ３０２ 配列パターン内の単位パターンの繰り返し数の
整数分の１を配置した任意形状電子線の１ショット ３０３ 非繰り返しパターン ４０１ ＬＳＩのＣＡＤデータ ４０２ ＬＳＩデータの中から繰り返しパターンを抽出
する工程 ４０３ 繰り返しパターンから周辺領域として除外する
幅を指定する工程 ４０４ 繰り返しパターンの中から周辺領域を除外し中
心領域を抽出する工程 ４０５ 繰り返しパターンの中心部を最小のショット数
で描画するための任意形状電子線のサイズを決定する工
程 ４０６ 繰り返しパターンの中から任意形状電子線描画
領域を決定する工程 ４０７ 可変成形電子線で描画すべきパターンを出力す
る工程 ４０８ 任意形状電子線で描画すべきパターンを出力す
る工程 ５０１ ＬＳＩのメモリセル内の配線の単位パターン ５０２ 任意形状電子線の１ショット ５０３ メモリマットの中央部 ５０４ メモリマットの周辺部 ６０１ 任意形状電子線による描画領域 ６０２ 可変成形電子線による描画領域 ６０３ 任意形状電子線による電子線照射量 ６０４ 可変成形電子線による照射量 ７０１ 繰り返しパターンの単位パターン ７０２ 単位パターンをアパーチャー内に最大限に配置
した場合 ７０３ 単位パターンを配列パターン内の繰り返し数の
整数分の１として配置した場合

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 幸延 茨城県勝田市市毛882番地 株式会社日 立製作所 那珂工場内 (72)発明者 築添 明 東京都青梅市今井2326番地 株式会社日 立製作所 デバイス開発センタ内 (56)参考文献 特開 昭62−260322（ＪＰ，Ａ) 特開 平２−111012（ＪＰ，Ａ) 特開 平２−122518（ＪＰ，Ａ) 特開 平２−125609（ＪＰ，Ａ) 特開 平２−114513（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/027 G03F 7/20

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】単位パターンが規則的に繰り返し配置され
   た領域を含むパターンを電子線描画装置を用いて描画す
   る電子線描画方法であって、アパーチャー内に一定数の
   単位パターン図形を配置し、上記領域内の一部を上記一
   定数の単位パターン図形を配置したアパーチャーを用い
   て単位パターンを一定数ずつ繰り返し描画し、上記領域
   内の描画必要パターン数が上記一定数の単位パターン図
   形を配置したアパーチャー内の上記一定数より少ない部
   分では、開口部の形状を任意に変形可能な可変成形アパ
   ーチャーを用いて繰り返し配置の周辺部ほど照射量が大
   きくなるように単位パターン図形を描画することを特徴
   とする電子線描画方法。
2. 【請求項２】アパーチャーに設けられた単位パターンに
   任意形状電子線を適用して、基板上に配列パターンを形
   成するための電子線描画方法であって、上記アパーチャ
   ー内に最大数の単位パターンを配置し、上記アパーチャ
   ー内の単位パターンの繰り返し数の整数倍と上記配列パ
   ターン内の単位パターンの繰り返し数が一致しない場合
   には、上記配列パターン内の残りの単位パターンを可変
   成形電子線で描画することを特徴とする電子線描画方
   法。
3. 【請求項３】アパーチャーに設けられた単位パターンに
   任意形状電子線を適用して、基板上に配列パターンを形
   成するための電子線描画方法であって、上記アパーチャ
   ー内に造り付ける単位パターンの縦及び横の数は、それ
   ぞれ上記配列パターンの内の単位パターンの縦及び横の
   数の整数分の１であって、かつ、上記アパーチャーが設
   けられた位置で均一な電子線が得られる領域に配置し得
   る最大数であることを特徴とする電子線描画方法。