JP3225942B2 - 半導体光素子、その製造方法及び半導体光学装置 - Google Patents

半導体光素子、その製造方法及び半導体光学装置

Info

Publication number
JP3225942B2
JP3225942B2 JP01363899A JP1363899A JP3225942B2 JP 3225942 B2 JP3225942 B2 JP 3225942B2 JP 01363899 A JP01363899 A JP 01363899A JP 1363899 A JP1363899 A JP 1363899A JP 3225942 B2 JP3225942 B2 JP 3225942B2
Authority
JP
Japan
Prior art keywords
layer
film
optical device
semiconductor optical
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01363899A
Other languages
English (en)
Other versions
JP2000216492A (ja
Inventor
吉隆 横山
耕治 工藤
正芳 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP01363899A priority Critical patent/JP3225942B2/ja
Priority to US09/488,508 priority patent/US6323507B1/en
Priority to CA002296594A priority patent/CA2296594A1/en
Priority to EP00400159A priority patent/EP1022827A3/en
Publication of JP2000216492A publication Critical patent/JP2000216492A/ja
Application granted granted Critical
Publication of JP3225942B2 publication Critical patent/JP3225942B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H01S5/2215—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides using native oxidation of semiconductor layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は光通信等に使用する
ことができる半導体光素子、その製造方法及び半導体光
学装置に関し、特に、少なくとも２重の電流ブロック効
果がある電流ブロック層を有する半導体光素子、その製
造方法及び半導体光学装置に関する。
【０００２】
【従来の技術】近時、低閾値電流、高効率及び高出力等
の良好な特性を有する半導体レーザ等半導体光素子を実
現するためには、電流の高効率注入を可能とする高性能
な電流狭窄構造を作製する必要がある。図１２は従来の
第１の半導体光素子を示す断面図である。図１２に示す
ように、半導体光素子１００においては、ｎ−ＩｎＰ基
板１０１の上にｎ−ＩｎＰ層１０２、活性層１０３及び
ｐ−ＩｎＰ層１０４が順次形成されている。また、前記
活性層１０３の両側におけるｎ−ＩｎＰ基板１０１の上
には、ｐ−ＩｎＰブロック層１０５が形成されている。
このｐ−ＩｎＰブロック層１０５の上には、ｎ−ＩｎＰ
ブロック層１０６が形成されている。更に、これらのｐ
−ＩｎＰ層１０４及びｎ−ＩｎＰブロック層１０６を覆
うようにｐ−ＩｎＰ層１０７が形成されている。このｐ
−ＩｎＰ層１０７の上には、ｐ−ＩｎＧａＡｓコンタク
ト層１０８及びｐ−電極１１１が形成されている。ｎ−
ＩｎＰ基板１０１の裏面にはｎ−電極１１０が形成され
ている。
【０００３】このように、半導体光素子１００の電流狭
窄層は導電型がｐ型であるｐ−ＩｎＰブロック層１０５
とｎ型であるｎ−ＩｎＰブロック層１０６とがｎ−Ｉｎ
Ｐ基板１０１とｐ−ＩｎＰ層１０７とで挟み込まれたｐ
ｎｐｎサイリスタ構造が広く使用されている。
【０００４】しかし、従来の第１の半導体光素子１００
の構造では、ｐ−ＩｎＰ層１０７からｐ−ＩｎＰブロッ
ク層１０５に図１２に示すように、Ａ−Ｂの経路でリー
ク電流が侵入すると、このリーク電流がサイリスタ構造
のゲート電流となり、図１２に示すように、Ｃ−Ｄの経
路でアノード電流に相当するリーク電流が生じる。この
ため、特にリーク電流が増大する高温及び高出力時に
は、しばしばターンオン現象が起こり、電流狭窄層とし
て機能しなくなるという欠点を有している。
【０００５】このように、従来のｐｎｐｎサイリスタ構
造の電流ブロック層は低閾値電流化を図る上では有効で
あるが、ターンオンの問題があり、高温及び高出力特性
を実現する上で問題がある。そこで、これまでに、高温
及び高出力時のターンオンの問題を解決する電流狭窄構
造として種々の構成の半導体光素子１００が提案されて
いる（「エレクトロニクス・レターズ、ボリューム34、
1427頁、1998年」、「第１６回半導体レーザ国際会議カ
ンファレンス・ダイジェスト、157頁、1998年」等）。
【０００６】図１３は従来の第２の半導体光素子を示す
断面図である。なお、図１２に示す従来の第１の半導体
光素子１００と同一構成物には同一符号を付しその詳細
な説明は省略する。従来の第２の半導体光素子１００
は、図１３に示すように、従来の第１の半導体光素子１
００と比較して、ｐ−ＩｎＰ層１０７の中にＩｎＧａＡ
ｓＰからなる再結合層１１２を導入した点で異なり、そ
れ以外は従来の第１の半導体光素子１００と同様の構成
である。このＩｎＧａＡｓＰからなる再結合層１１２
は、サイリスタのアノード電流に相当するリーク電流を
キャリア再結合の形で消費するため、ｐｎｐｎサイリス
タの電流増幅率を低減する効果があり、再結合層１１２
を導入した素子では、高温及び高出力時のターンオンを
抑えることに成功している。
【０００７】一方、新たに、ターンオンを抑制した電流
狭窄構造として、エレクトロニクス・レターズ、ボリュ
ーム34、1427頁、1998年には、絶縁膜を用いる手法が提
案されている。図１４（ａ）及び（ｂ）はこの文献に報
告された構造である従来の第３の半導体光素子を示す断
面図である。従来の第３の半導体光素子１００におい
て、図１４（ａ）に示すように、ｐ−ＩｎＰ基板１１６
上に有機金属気相成長（以下、ＭＯＶＰＥという。）に
より、例えば、膜厚が５０ｎｍのｐ−ＩｎＰ層１１７及
び膜厚が５０ｎｍのｐ−ＩｎＡｌＡｓ層１１４を形成す
る。その上に、膜厚が１００ｎｍのｐ−ＩｎＰ層１２１
を形成する。更に、この上にＩｎＧａＡｓＰ（バリア
層）とＩｎＧａＡｓＰ（ウェル層）とが交互に積層され
てなる多重量子井戸（以下、ＭＱＷという。）活性層１
０３ａを成長させる。次に、この上にｎ−ＩｎＰ層１１
５を形成する。次に、この上にｎ−ＩｎＧａＡｓコンタ
クト層１１８を形成する。次に、ＭＱＷ活性層１０３ａ
を中心として、溝１２０を形成し、例えば、幅が１０μ
ｍ程度のダブルメサを形成する。
【０００８】次に、酸化炉に導入して図１４（ｂ）に示
すように、ｐ−ＩｎＡｌＡｓ層１１４だけを選択的に酸
化させることにより、ｐ−ＩｎＡｌＡｓ層１１４を酸化
させた絶縁酸化膜１１９を形成する。次に、ＳｉＯ2絶
縁膜１１３を形成する。次に、このＳｉＯ2絶縁膜１１
３のｐ−ＩｎＡｌＡｓ層１１４に対応した部分を開口す
る。この上にｎ−電極１１０を形成する。そして、ｐ−
ＩｎＰ基板１１６の裏面にｐ−電極１１１を形成する。
【０００９】このように、例えば、酸化時間を１５０分
とし、電流注入領域幅を約４．６μｍに制御した結果、
電流狭窄層としてＩｎＡｌＡｓ層を酸化させた絶縁酸化
膜１１９を導入した半導体光素子１００を得ることがで
きる。従来の第２の半導体光素子１００において、共振
器長を３００μｍとし、後端面に９６%の高反射コーテ
ィングを施した結果、温度が２５℃で連続発振条件の閾
値電流が１８ｍＡ、スロープ効率が０．５５Ｗ／Ａの特
性を実現している。
【００１０】また、第１６回半導体レーザ国際会議カン
ファレンス・ダイジェスト、157頁、1998年において
は、従来の第３の半導体光素子１００と同様に、ＩｎＡ
ｌＡｓからなる絶縁酸化膜１１９を導入した別構造の半
導体光素子が報告されている。図１５（ａ）及び（ｂ）
はこの文献に報告された構造である従来の第４の半導体
光素子を示す断面図である。図１５（ａ）及び（ｂ）に
基づいて従来の第４の半導体光素子の製造方法を説明す
る。先ず、図１５（ａ）に示すように、一度目のＭＯＶ
ＰＥ成長により、ｎ−ＩｎＰ基板１０１の全面にｎ−Ｉ
ｎＰ層１０２を形成する。この上にＩｎＧａＡｓＰ（バ
リア層）とＩｎＧａＡｓＰ（ウェル層）とが交互に積層
されてなるＭＱＷ活性層１０３ａ及びｐ−ＩｎＰ層１１
５を成長させる。この後に、エッチングにより例えば、
幅が２μｍ及び高さが０．６μｍのメサ形状に形成す
る。この上に２回目のＭＯＶＰＥ成長で、例えば、膜厚
が０．６５μｍのｐ−ＩｎＰ層１１５を形成する。この
上に、例えば、膜厚が１００ｎｍのｐ−ＩｎＡｌＡｓ層
１１４、ｐ−ＩｎＰ層１０７及びｐ−ＩｎＧａＡｓコン
タクト層１０８を成長する。次に、ＭＱＷ活性層１０３
ａを中心として、溝１２０を形成し、例えば、幅が１０
μｍ程度のダブルメサを形成する。
【００１１】次に、図１５（ｂ）に示すように、従来の
第２の半導体光素子１００と同様にメサの側面からｐ−
ＩｎＡｌＡｓ層１１４を酸化させて絶縁酸化膜１１９を
形成する。例えば、酸化時間を１時間としたときに幅が
５μｍ程度の電流注入領域幅となっている。次に、ｐ−
ＩｎＧａＡｓコンタクト層１０８の上にＳｉＯ2絶縁膜
１１３を形成する。次に、このＳｉＯ2絶縁膜１１３を
メサ形状に対応した部分を開口する。更に、この上にｐ
−電極１１１を形成する。そして、ｎ−ＩｎＰ基板１０
１の裏面側にｎ−電極１１０を形成する。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
第２の半導体光素子１００の構造では、低電流注入状態
でも再結合層１１２に比較的大きな電流がＡ−Ｂの経路
を通って流れてしまうため、低閾値化を図る場合に問題
となっている。
【００１３】また、従来の第３の半導体光素子１００の
構造では、基本的に埋込み導波路構造ではなくリッジ導
波路構造であるため、効果的に電流狭窄を行うことがで
きず、半導体光素子１００の低閾値化において限界があ
るという問題点がある。
【００１４】更に、結晶性の問題からＭＱＷ活性層１０
３ａとＩｎＡｌＡｓを酸化させた絶縁酸化膜１１９との
距離を０．１μｍ以下に狭くすることが困難である。こ
のため、この部分を比較的大きなリーク電流が流れてし
まう。これにより、ターンオンは生じないが、高出力時
の効率を十分高くすることができないという問題も有し
ている。
【００１５】更にまた、電流注入領域幅を決定するｐ−
ＩｎＡｌＡｓ層１１４の酸化距離の制御を酸化時間の制
御のみでしか行えないため、再現性及び面内均一性に問
題があるばかりか、電流注入領域幅にも軸方向ストライ
プの中でムラが生じてしまい、半導体光素子１００の素
子特性が劣化するという問題点がある。
【００１６】また、従来の第４の半導体光素子１００の
構造では、ＭＱＷ活性層１０３ａが埋込み導波路構造に
なっているため、従来の第２の半導体光素子１００のリ
ッジ導波路構造よりも、リーク電流パスを狭くすること
はできるが、ＩｎＡｌＡｓを酸化して電流注入領域幅を
制御する工程を、従来の第２の半導体光素子１００と同
様に酸化時間の制御で行っているため、十分に電流注入
領域幅を狭くすることができない。その結果、比較的大
きなリーク電流が生じ、半導体光素子１００の低閾値化
を図る上で障害になるという問題点がある。
【００１７】更に、従来の第２の半導体光素子１００と
同様に、この電流注入領域幅制御の再現性及び面内均一
性に問題がある。
【００１８】更にまた、従来の第２及び第３の半導体光
素子１００のように、絶縁酸化膜１１９からなる電流狭
窄構造を有する半導体光素子１００では、ＭＱＷ活性層
１０３ａの上部に酸化されていないＩｎＡｌＡｓ等の半
導体層が存在し、この層の抵抗を低くすることは難し
い。このため、半導体層の抵抗を十分に低くできない場
合には、電流注入効率が著しく悪化するという問題を有
している。
【００１９】このように、従来のｐｎｐｎサイリスタ構
造の電流ブロック層は低閾値電流化を図る上では有効で
あるが、ターンオンの問題があり、高温及び高出力特性
を実現する上で問題がある。一方、ターンオンを抑制す
るために提案されてきた従来の第２乃至４の半導体光素
子１００の構造では、ターンオンは抑制されるが、低閾
値電流化において問題がある。即ち、低閾値電流、か
つ、良好な高温及び高出力特性の両者を実現できる電流
狭窄構造は実現できていない。
【００２０】本発明はかかる問題点に鑑みてなされたも
のであって、低閾値電流、かつ、良好な高温及び高出力
特性を同時に実現することができると共に、再現性よ
く、均一に製造することができる半導体光素子、その製
造方法及び半導体光学装置を提供することを目的とす
る。
【００２１】本願第１発明に係る半導体光素子において
は、半導体基板と、前記半導体基板の上に形成された活
性層を有するメサ型のダブルへテロ構造膜と、前記メサ
型のダブルへテロ構造膜の両側部に形成された多層構造
電流ブロック層とを有し、前記多層構造電流ブロック層
は少なくとも１層の絶縁膜を備える第１の電流ブロック
層と半導体膜を備える第２の電流ブロック層とを有し、
前記第２の電流ブロック層がサイリスタ構造であること
をすることを特徴とする。
【００２２】本発明においては、前記サイリスタ構造
は、導電型がｐ型、ｎ型及びｐ型の半導体膜がこの順番
で順次形成されていることが好ましい。
【００２３】本願第２発明に係る半導体光素子は、半導
体基板と、前記半導体基板の上に形成された活性層を有
するメサ型のダブルへテロ構造膜と、前記メサ型のダブ
ルへテロ構造膜の両側部に形成された多層構造電流ブロ
ック層とを有し、前記多層構造電流ブロック層は少なく
とも１層の絶縁膜を備える第１の電流ブロック層と半導
体膜を備える第２の電流ブロック層とを有し、前記第２
の電流ブロック層は、高抵抗の半導体膜からなることを
特徴とする。本願第３発明に係る半導体光素子は、半導
体基板と、前記半導体基板の上に形成された活性層を有
するメサ型のダブルへテロ構造膜と、前記メサ型のダブ
ルへテロ構造膜の両側部に形成された多層構造電流ブロ
ック層とを有し、前記多層構造電流ブロック層は少なく
とも１層の絶縁膜を備える第１の電流ブロック層と半導
体膜を備える第２の電流ブロック層とを有し、前記絶縁
膜は、ＡｌＡｓとＩｎＡｌＡｓとの超格子構造層が酸化
された層及びＡｌＡｓとＡｌＡｓＳｂとの超格子構造層
が酸化された層からなる群から選択された１種であるこ
とを特徴とする。
【００２４】本願第４発明に係る半導体光素子は、半導
体基板と、前記半導体基板の上に形成された活性層を有
するメサ型のダブルへテロ構造膜と、前記メサ型のダブ
ルへテロ構造膜の両側部に形成された多層構造電流ブロ
ック層とを有し、前記多層構造電流ブロック層は少なく
とも１層の絶縁膜を備える第１の電流ブロック層と半導
体膜を備える第２の電流ブロック層とを有し、前記絶縁
膜の上層及び下層は、夫々ＩｎＧａＡｓＰ層及びＩｎＧ
ａＡｓ層であることを特徴とする。本願第５発明に係る
半導体光素子は、半導体基板と、前記半導体基板の上に
形成された活性層を有するメサ型のダブルへテロ構造膜
と、前記メサ型のダブルへテロ構造膜の両側部に形成さ
れた多層構造電流ブロック層とを有し、前記多層構造電
流ブロック層は少なくとも１層の絶縁膜を備える第１の
電流ブロック層と半導体膜を備える第２の電流ブロック
層とを有し、前記絶縁膜の膜厚が、１０乃至１００ｎｍ
であることを特徴とする。
【００２５】また、本発明においては、前記多層構造電
流ブロック層は、前記半導体基板側から前記第１の電流
ブロック層及び第２の電流ブロック層の順に形成されて
いることが好ましい。前記半導体基板は、ＩｎＰからな
ると共に、前記半導体基板と前記絶縁膜との間に、Ｉｎ
Ｐ層が形成されている構成とすることができる。
【００２６】更にまた、前記メサ型のダブルへテロ構造
膜は、幅が１０μｍ以下のストライプ状の成長領域に選
択的に形成され、両側面が平滑な（１１１）Ｂ面である
ことが好ましい。ここで、平滑とは、単一の結晶面から
なり、その結晶面の表面が鏡面状態であることをいう。
【００２７】また、本発明においては、例えば、前記絶
縁膜は、ＩｎＡｌＡｓ膜又はＡｌＡｓＳｂ膜が酸化され
た膜である。
【００２８】本願第６発明に係る半導体光素子の製造方
法においては、半導体基板の上に活性層を含むメサ型の
ダブルヘテロ構造膜を形成する工程と、前記メサ型のダ
ブルヘテロ構造膜の両側部に、多層構造電流ブロック層
を形成し、前記メサ型のダブルへテロ構造膜により前記
多層構造電流ブロック層が分断されるようにする工程
と、前記メサ型のダブルヘテロ構造膜と多層構造電流ブ
ロック層とを埋め込む工程と、前記メサ型のダブルヘテ
ロ構造膜を中心として両側を少なくとも前記多層構造電
流ブロック層の下までエッチングする工程と、前記多層
構造電流ブロック層のうち少なくとも１層を酸化させメ
サ型のダブルへテロ構造膜で自動的に酸化を停止させる
工程と、を有し、前記酸化した多層構造電流ブロック層
の膜厚が１０乃至１００ｎｍであることを特徴とする。
この場合、前記多層構造電流ブロック層は、メサ型のダ
ブルヘテロ構造膜上にマスクを設け、選択成長により形
成することが好ましい。本発明においては、前記多層構
造電流ブロック層が前記メサ型のダブルヘテロ構造膜に
より分断されており、このメサ型のダブルヘテロ構造膜
で、自動的に酸化を停止することができる。
【００２９】本願第７発明に係る半導体光学装置におい
ては、例えば、前記半導体基板上に、前記請求項１乃至
１０に記載の半導体光素子と、半導体光変調器、半導体
光導波路、半導体光スイッチ又は半導体光増幅器とを有
する半導体光学装置である。
【００３０】本発明においては、半導体基板上に活性層
を有するメサ型のダブルへテロ構造膜を形成し、このメ
サ型のダブルへテロ構造膜の両側部に形成された少なく
とも１層の絶縁膜を備える第１の電流ブロック層と半導
体膜を備える第２の電流ブロック層を有する多層構造電
流ブロック層を形成し、前記第２の電流ブロック層をサ
イリスタ構造とすることにより、リーク電流を軽減する
ことができると共に、高温及び高出力時においても絶縁
膜により電流を遮断することができる。このため、低閾
値電流、かつ、良好な高温及び高出力特性を同時に実現
することができる。
【００３１】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して説明する。図１は本発明の第１実施
例に係る半導体光素子を示す断面図である。図２（ａ）
乃至（ｃ）並びに図３（ａ）及び（ｂ）は、本発明の第
１実施例に係る半導体光素子の製造方法を工程順に示す
断面図である。
【００３２】本実施例の半導体光素子１において、例え
ば、ｎ−ＩｎＰ基板２からなる半導体基板の上にｐ−Ｉ
ｎＰ層３、ｎ−ＩｎＧａＡｓＰガイド層（図示せず）、
ｎ−ＩｎＧａＡｓＰガイド層（図示せず）、ノンドープ
のＩｎＧａＡｓＰ（バリア層）及びＩｎＧａＡｓＰ（ウ
ェル層）が交互に積層されてなる１又は複数の量子井戸
層を有するＭＱＷ活性層４、ｐ−ＩｎＧａＡｓＰガイド
層（図示せず）、ｐ−ＩｎＧａＡｓＰガイド層（図示せ
ず）及びｐ−ＩｎＰ層５がメサ形状に形成されている。
これらにより、メサ型のダブルへテロ構造膜が形成され
る。
【００３３】また、多層構造電流ブロック層として、こ
のメサの両側面のｎ−ＩｎＰ基板２の上には、ｐ−Ｉｎ
Ｐ層６、ＩｎＧａＡｓ層（図示せず）、第１の電流ブロ
ック層としてＩｎＡｌＡｓ層７を酸化させた絶縁膜２０
及びＩｎＧａＡｓ層（図示せず）並びに、第２の電流ブ
ロック層としてｐ−ＩｎＰブロック層８、ｎ−ＩｎＰブ
ロック層９及びｐ−ＩｎＰ層１０が順に形成されてい
る。なお、このように、絶縁膜２０以外の電流ブロック
層とはｐｎｐｎ電流ブロック構造になっている。
【００３４】このｐ−ＩｎＰ層５及びｐ−ＩｎＰ層１０
を覆うように、ｐ−ＩｎＰ層１１が形成されている。こ
のｐ−ＩｎＰ層１１の上には、ｐ+−ＩｎＧａＡｓコン
タクト層１２が形成され、このｐ+−ＩｎＧａＡｓコン
タクト層１２の上には、ＭＱＷ活性層４の部分にだけ電
流が流れるようにストライプ状の窓１４ａが形成された
ＳｉＯ2絶縁膜１４が形成されている。このＳｉＯ2絶縁
膜１４の上にはｐ−電極１５が形成されている。ｎ−Ｉ
ｎＰ基板２の裏面側にはｎ−電極１６が形成されてい
る。
【００３５】本実施例において、上述のように、メサ型
のダブルへテロ構造膜の両側部に、絶縁膜２０からなる
第１の電流ブロック層と、第２の電流ブロック層である
複数の半導体膜からなるｐｎｐｎ電流ブロック層とが直
列に配置されているため、ターンオンの抑制と、低閾値
電流化を同時に実現することができる。このため、極め
て有効な電流ブロック特性が得られる。即ち、低電流注
入時には、第２の電流ブロック層であるｐｎｐｎ電流ブ
ロック層の存在によって、殆ど全ての電流がＭＱＷ活性
層４部分を効率よく流れる。一方、高温及び大電流注入
時においても、例えば、図１に示すＡ−Ｂの経路のよう
なリーク電流が存在しても、１つ目の電流ブロック層を
構成するｐｎｐｎサイリスタ構造は、ＩｎＡｌＡｓ層２
を酸化してなる絶縁膜２０で分断されているため、図１
のＡ−Ｂ経路のリーク電流はゲート電流として作用しな
い。従って、大きなリーク電流は流れ得ない。この結
果、ターンオンすることがなく有効な電流ブロック層と
して機能する。
【００３６】本実施例の半導体光素子１の製造方法につ
いて図１乃至図３に基づいて説明する。先ず、図２
（ａ）に示すように、例えば、ｎ−ＩｎＰ基板２の（０
０１）面上に、熱ＣＶＤ法を使用して、例えば、膜厚が
１００ｎｍのＳｉＯ2絶縁膜１７を成膜する。フォトリ
ソグラフィ法とウエットケミカルエッチングにより、例
えば、幅が２μｍのストライプ状に窓１８を開ける。こ
のようにして、選択ＭＯＶＰＥに用いるＳｉＯ2絶縁膜
１７からなるマスクパターンを形成する。なお、このマ
スクパターンは例えば、幅が５０μｍで［００１］方向
と平行な一対のストライプからなり、ストライプ間隔は
１．５μｍである。
【００３７】次に、図２（ｂ）に示すように、このＳｉ
Ｏ2絶縁膜１７からなるマスクパターンのストライプ状
に形成された窓１８領域に、即ち、開口部分に、例え
ば、キャリア濃度が１×１０18ｃｍ-3で膜厚が１００ｎ
ｍのｐ−ＩｎＰ層３を選択成長する。次に、同じく、例
えば、キャリア濃度が１×１０18ｃｍ-3でバンドギャッ
プ波長が１．０５μｍで膜厚が２０ｎｍのｎ−ＩｎＧａ
ＡｓＰガイド層（図示せず）を形成する。そして、例え
ば、バンドギャップ波長が１．１３μｍで膜厚が５０ｎ
ｍのｎ−ＩｎＧａＡｓＰガイド層（図示せず）を形成す
る。次に、例えば、発光波長が１．３μｍの全層膜厚が
９０ｎｍの不純物の添加されていないノンドープのＩｎ
ＧａＡｓＰ（バリア層）及びＩｎＧａＡｓＰ（ウェル
層）を交互に積層してなるＭＱＷ活性層４を形成する。
次に、例えば、バンドギャップ波長が１．０５μｍで膜
厚が５０ｎｍのＩｎＧａＡｓＰガイド層（図示せず）を
形成する。そして、例えば、バンドギャップ波長が１．
１３μｍで膜厚が２０ｎｍのＩｎＧａＡｓＰガイド層
（図示せず）を形成する。次に、例えば、キャリア濃度
が５×１０17ｃｍ-3で膜厚が７０ｎｍのｐ−ＩｎＰ層５
を形成する。
【００３８】このとき選択成長されたメサ形状の両側面
は成長速度の面方位依存性により、均一で平滑な（１１
１）Ｂ面に形成されている。この結果、散乱損失の極め
て小さい光導波路を形成することができる。即ち、ＭＱ
Ｗ活性層４を含むダブルヘテロ構造膜をＭＯＶＰＥ法に
より選択的に成長することができる。選択成長されたダ
ブルヘテロ構造膜はメサ形状を示し、両側面は均一で平
滑な（１１１）Ｂ面が形成される。この（１１１）Ｂ面
は、従来のように、マスクを使用したウエットエッチン
グ又はドライエッチングで形成された面ではなく、純粋
に成長により形成された面であるため、ストライプの軸
方向での凹凸を一切無くすことができる。
【００３９】次に、図２（ｃ）に示すように、ＳｉＯ2
を全面に成膜し、メサ最上部のｐ−ＩｎＰ層５の上部だ
けにＳｉＯ2絶縁膜１９が残るようにパターニングを行
い、これを次の選択成長の成長阻止マスクとする。次
に、多層構造電流ブロック層として、メサの両側面のｎ
−ＩｎＰ基板２の上に例えば、膜厚が５０ｎｍのＩｎＰ
層６、例えば、膜厚が５ｎｍのＩｎＧａＡｓ層（図示せ
ず）、例えば、膜厚が８０ｎｍのＩｎＡｌＡｓ層７、例
えば、膜厚が５ｎｍのＩｎＧａＡｓ層（図示せず）、例
えば、膜厚が５００ｎｍのｐ−ＩｎＰブロック層８、例
えば、膜厚が５００ｎｍのｎ−ＩｎＰブロック層９及び
５００ｎｍ厚のｐ−ＩｎＰ層１０を順に形成する。Ｓｉ
Ｏ2絶縁膜１９の両側の側面は下地の平滑なメサ形状を
反映して、均一で平滑な（１１１）Ｂ面を形成すること
ができる。
【００４０】その後、図３（ａ）に示すように、ＳｉＯ
2絶縁膜１９を除去し、全面を例えば、キャリア濃度が
５×１０17ｃｍ-3で膜厚が１．５μｍのｐ−ＩｎＰ層１
１を形成する。次に、例えば、膜厚が３００ｎｍのｐ+
−ＩｎＧａＡｓコンタクト層１２の埋込み成長をする。
次に、この上部にＳｉＯ2絶縁膜１３を形成し、ＭＱＷ
活性層４を中心として、例えば、幅が８μｍのメサを形
成するためのパターニングを行う。
【００４１】その後、図３（ｂ）に示すように、ＭＱＷ
活性層４の両脇の埋込み部分をパターニングしたＳｉＯ
2絶縁膜１３をマスクとして、ＩｎＡｌＡｓ層７の下ま
で、即ち、多層構造電流ブロック層の下まで、エッチン
グし、ＭＱＷ活性層４を中心として、例えば、幅が８μ
ｍのダブルメサを形成する。
【００４２】そして、半導体光素子１となるこのダブル
メサが形成された半導体基板を熱酸化炉に４時間投入
し、ＩｎＡｌＡｓ層７が露出したメサの側面から、Ｉｎ
ＡｌＡｓ層７だけを選択的に横方向に酸化を進行させ
る。例えば、酸化温度が４７０℃の条件では膜厚が８０
ｎｍのＩｎＡｌＡｓ層７の横方向の酸化速度は約１μｍ
／ｈであり、ＭＱＷ活性層４の脇まで十分酸化が進行し
ＩｎＡｌＡｓ層７の途切れたところで、即ち、ダブルへ
テロ構造膜との接点で自動的に停止する。この結果、再
現性よく、面内で均一な絶縁膜２０からなる電流ブロッ
ク層を形成することができる。
【００４３】その後、図１に示すように、上部のＳｉＯ
2絶縁膜１３を一旦除去した後、再び、全面にＳｉＯ2絶
縁膜１４を成膜し、このＳｉＯ2絶縁膜１４にＭＱＷ活
性層４部分にだけ電流が流れるようにストライプ状の窓
１４ａを形成する。そして、通常の電極工程により電極
１５、１６を形成する。これらにより、素子化を完了し
た半導体光素子１を製造することができる。
【００４４】図４は膜厚が８０ｎｍのＩｎＡｌＡｓ層の
酸化速度の酸化温度依存性を示すグラフ図である。図４
より、本実施例においては、適切な条件で酸化炉に４時
間導入することでＩｎＡｌＡｓ層７はＭＱＷ活性層４の
すぐ脇まで完全に酸化し、面内及びレーザーストライプ
方向で均一な幅の絶縁膜２０の電流ブロック層が形成さ
れることが分かる。
【００４５】上述のように、本実施例の半導体光素子１
の製造方法では、一度の選択埋込み成長により、ＭＱＷ
活性層４の両脇にターンオンを抑制することのできるＩ
ｎＡｌＡｓ酸化膜からなる絶縁膜２０を低閾値化に有効
なｐｎｐｎ電流ブロック層と直列に配設することができ
る。
【００４６】本実施例において、上述のように製作した
半導体光素子１を１５０μｍの共振長に切り出し、前端
面に７０％、後端面に９５％の高反射コーティングを施
し特性を測定したところ、レーザ発振波長が１．３μ
ｍ、閾値電流が５００μＡ、スロープ効率が０．６５Ｗ
／Ａであい、良好な特性を有する半導体光素子１が高歩
留まりで実現することができる。
【００４７】また、本実施例において、共振器長を６０
０μｍとし、前端面に５％、後端面に９５％の反射コー
ティングを施し特性を測定したところ、例えば、２５℃
の温度で連続電流注入で最高光出力が４００ｍＷという
極めて良好な素子特性を実現することができる。
【００４８】更に、本実施例においては、ｐ−ＩｎＰ層
５の上（メサ上部）にＳｉＯ2絶縁膜１９を形成し、多
層構造電流ブロック層を選択的に埋込み成長しても異常
成長（メサ上のＳｉＯ2絶縁膜１９部分に張り出す形状
の成長）がまったく生じず、ＳｉＯ2絶縁膜１９両側で
均一で平滑な（１１１）Ｂ面が再度形成される。このこ
とにより、厚膜の多層構造電流ブロック層を選択成長に
よって形成する上で非常に有効である。また、従来、Ｉ
ｎＡｌＡｓ層７を選択的に成長することは、非常に困難
であったが、成長温度、成長速度等の成長条件を最適化
することにより、ＩｎＡｌＡｓ層７の良好な選択成長を
実現することができる。その結果、本実施例において
は、多層構造電流ブロック層を一度の選択埋込み成長に
よって形成することができる。
【００４９】また、図１において、絶縁膜２０がＭＱＷ
活性層４に接触することは、ＭＱＷ活性層４の結晶性劣
化につながる可能性があるが、本実施例における半導体
光素子１の製造方法においては、ＭＱＷ活性層４を含む
メサ型のダブルヘテロ構造膜と絶縁膜２０の間には、Ｍ
ＯＶＰＥにより制御性よくＩｎＰ層６を導入することが
できるため、ＭＱＷ活性層４の結晶性劣化の問題はな
い。
【００５０】更に、本実施例による半導体光素子１の製
造方法によれば、ＩｎＡｌＡｓ等の酸化時間を十分長く
することにより、酸化はＭＱＷ活性層４のすぐ脇まで到
達して自動的に停止するため、絶縁膜２０を半導体光素
子１の軸方向で非常に均一に形成することができるた
め、電流ブロック層の良好な再現性及び高均一な素子特
性を実現することができる。また、ＭＱＷ活性層４を含
むメサ形状の均一性を反映して、電流注入領域はレーザ
ーストライプ方向で均一に形成されていることを確認す
ることができた。
【００５１】更にまた、本実施例の半導体光素子１及び
その製造方法においては、ＭＱＷ活性層４を含むメサ型
のダブルヘテロ構造膜の上部に、第２及び第３の従来の
半導体光素子１００にみられるＩｎＡｌＡｓ層７等の酸
化される層のオーバーラップが本質的に存在しないた
め、ＩｎＡｌＡｓ層７等の酸化される層自体の抵抗によ
る電流注入効率の悪化を防止することができる。
【００５２】更に、上述のように第２及び第３の従来の
半導体光素子１００に記載されている構造の絶縁酸化膜
１１９の電流狭窄構造を有する半導体光素子１００で
は、絶縁酸化膜１１９以外の異なる性質を有する電流ブ
ロック層を複数層直列に形成することは不可能である。
本実施例のように、複数の異種機能をもつ電流ブロック
層である多層構造電流ブロック層を有する半導体光素子
１は本実施例の構造及び製造方法を使用することによ
り、初めて実現することができる。
【００５３】次に、本発明の第２実施例に係る半導体光
素子１について図５に基づいて説明する。なお、図１乃
至図３に示す第１実施例と同一構成物には同一符号を付
しその詳細な説明は省略する。図５は本発明の第２実施
例に係る半導体光素子１を示す断面である。
【００５４】本実施例は、第１実施例と比較して、本実
施例の半導体光素子の構造は、第１実施例における絶縁
膜２０以外の電流ブロック層を、電子を捕獲する準位を
有した高抵抗半導体層として、Ｆｅ−ＩｎＰ層２１及び
Ｆｅ−ＩｎＰブロック層２２で置き換えた構成である点
で異なり、それ以外は第１実施例と同様の構成である。
【００５５】本実施例に係る半導体光素子１の製造方法
について図５に基づいて説明する。本実施例において
は、第１実施例と比較して、ｎ−ＩｎＰ基板２上にＭＱ
Ｗ活性層４を含むメサ形状を選択成長し、このメサ最上
部だけにＳｉＯ2絶縁膜１９をパターニングする工程ま
では同じである。その後の製造方法について説明する。
ＳｉＯ2絶縁膜１９をパターニングした後に、図２に示
すように、メサの両側面に、例えば、膜厚が５０ｎｍの
Ｆｅ−ＩｎＰ層２１、例えば、膜厚が５ｎｍのＩｎＧａ
Ａｓ層（図示せず）、例えば、膜厚が８０ｎｍ厚のＩｎ
ＡｌＡｓ層７、例えば、膜厚が５ｎｍのＩｎＧａＡｓ層
（図示せず）及び膜厚が１．２μｍのＦｅ−ＩｎＰブロ
ック層２２を順に、例えば、ＭＯＶＰＥ法を使用して選
択的に成長させる。このとき、ＳｉＯ2絶縁膜１９の両
側の側面は下地の平滑なメサ形状を反映して、均一で平
滑な（１１１）Ｂ面を形成する。その後の半導体光素子
１の製造工程は、図１及び図３を使用して第１実施例を
説明した製造方法と同様である。
【００５６】本実施例において、上述のように製造した
半導体光素子１を共振長を１５０μｍに切り出し、夫々
前端面に８０％、後端面に９５％の高反射コーティング
を施し測定したところ、レーザ発振波長が１．３μｍ、
閾値電流が０．３ｍＡ、スロープ効率が０．５５Ｗ／Ａ
の良好な特性の素子が高歩留まりで実現することができ
る。また変調帯域として３０ＧＨｚの高帯域を得ること
ができる。
【００５７】次に、本発明の第３実施例について図６及
び７に基づいて説明する。なお、図５に示す第２実施例
と同一構成物には同一符号を付しその詳細な説明は省略
する。図６は本発明の第３実施例に係る半導体光学装置
の構造斜視図である。図７（ａ）及び（ｂ）は本発明の
第３実施例に係る半導体光学装置の製造方法を工程順に
示す断面図である。
【００５８】本実施例においては、第２実施例と比較し
て、半導体光学装置２３の構造は半導体光素子１に回折
格子２５が形成されたＤＦＢ半導体レーザ２４ａに電界
吸収型光変調器からなる光変調器２４ｂ部が同一のｎ−
ＩｎＰ基板２の上に集積されている点で異なり、それ以
外は第２実施例と同様の構成である。
【００５９】本実施例の半導体光学装置２３である分布
帰還型半導体レーザ（以下、ＤＦＢ半導体レーザとい
う。）２４ａは、電流狭窄構造に第２実施例に示すＦｅ
−ＩｎＰブロック層２２と絶縁膜２０からなる多層構造
電流ブロック層を電流狭窄層として使用している。
【００６０】本実施例の製造方法について説明する。本
実施例の製造方法は、第２実施例と比較して、ＭＱＷ活
性層４を選択成長で形成する際、ＳｉＯ2からなるマス
クパターン２６の幅をＤＦＢ半導体レーザ２４ａ領域と
光変調器２４ｂ領域とで変化させ、ＭＱＷ活性層４のバ
ンドギャップ波長を、ＤＦＢ半導体レーザ２４ａ領域と
光変調器２４ｂ領域で変化させた点で異なり、それ以外
は第２実施例と同様の製造方法である。本実施例におい
て、第２実施例の製造方法と異なる点を具体的に説明す
る。
【００６１】先ず、図７（ａ）に示すように、ＳｉＯ2
絶縁膜形成してパターニングする前に、ｎ−ＩｎＰ基板
２上のＤＦＢ半導体レーザ２４ａ領域に、例えば、干渉
露光法又は電子ビーム露光法等の手法を使用して回折格
子２５を形成する。
【００６２】次に、図７（ｂ）に示すように、選択成長
に用いるＳｉＯ2絶縁膜からなるパターン２６を形成す
る。このパターン２６は、例えば、幅がＤＦＢ半導体レ
ーザ２４ａ領域で５０μｍ、光変調器２４ｂ領域で３０
μｍである。また、例えば、長さがＤＦＢ半導体レーザ
２４ａ領域で４００μｍ、光変調器２４ｂ領域で２００
μｍであり、例えば、ストライプ状成長領域幅が１．５
μｍである。次に、例えば、成長圧力が１５０Ｔｏｒ
ｒ、温度が６５０℃で、例えば、キャリア濃度が１×１
０18ｃｍ-3でバンドギャップ波長が１．１３μｍで膜厚
が２０ｎｍのｎ−ＩｎＧａＡｓＰガイド層（図示せず）
を選択成長する。次に、同じく、例えば、キャリア濃度
が１×１０18ｃｍ-3でバンドギャップ波長が１．１３μ
ｍで膜厚が５０ｎｍのｎ−ＩｎＰ層３、そして、例え
ば、バンドギャップ波長が１．２μｍで膜厚が５０ｎｍ
のｎ−ＩｎＧａＡｓＰガイド層（図示せず）を形成す
る。次に、例えば、発光波長が１．５５μｍの全層膜厚
が９０ｎｍの不純物の添加されていないノンドープのＩ
ｎＧａＡｓＰ（バリア層）及びＩｎＧａＡｓＰ（ウェル
層）を交互に積層してなるＭＱＷ活性層４を形成する。
次に、例えば、バンドギャップ波長が１．２μｍで膜厚
が５０ｎｍのＩｎＧａＡｓＰガイド層（図示せず）を形
成する。そして、例えば、バンドギャップ波長が１．１
３μｍで膜厚が２０ｎｍのＩｎＧａＡｓＰガイド層（図
示せず）を形成する。次に、例えば、キャリア濃度が５
×１０17ｃｍ-3で膜厚が７０ｎｍのｐ−ＩｎＰ層５を形
成する。
【００６３】その後の製造工程は、第２実施例と同一の
製造工程により半導体光学装置が完成する。
【００６４】この結果、例えば、ＭＱＷ活性層４のＭＱ
Ｗバンドギャップ波長がＤＦＢ半導体レーザ２４ａ領域
で１５５０ｎｍ、光変調器２４ｂ領域で１４９０ｎｍと
設定することができる。
【００６５】本実施例においては、このように製造され
た光変調器集積化ＤＦＢ半導体レーザは閾値電流が３ｍ
Ａという非常に低い閾値電流で発振し、Ｆｅをドープし
たＦｅ−ＩｎＰ層２１及びＦｅ−ＩｎＰブロック層２２
の高抵抗埋込み構造による素子容量低減の効果により１
５ＧＨｚ以上の３ｄＢ周波数帯域を得ることができる。
【００６６】次に、本発明の第４実施例について図８及
び９に基づいて説明する。なお、図１乃至図３に示す第
１実施例と同一構成物には同一符号を付しその詳細な説
明は省略する。図８（ａ）は本発明の第４実施例に係る
半導体光学装置を示す断面図であり、（ｂ）は図８
（ａ）の要部拡大図である。図９（ａ）及び（ｂ）は本
発明の第４実施例に係る半導体光学装置の製造方法を工
程順に示す断面図である。
【００６７】本実施例の半導体光学装置はマイクロアレ
イ半導体レーザである。これは第１実施例と比較して、
半導体光素子１ａ乃至１ｈが同一基板上形成されたチャ
ンネル２９乃至３６に夫々１個づつ合計８個形成されて
いる。また、夫々の半導体光素子１ａ乃至１ｈの発光波
長が異なる点で異なり、それ以外は第１実施例と同様の
構成である。本実施例においては、即ち、電流狭窄構造
に、第１実施例で説明した多層電流ブロック構造を適用
している。
【００６８】本実施例の半導体光学装置の製造方法につ
いて図８及び図１０に基づいて説明する。本実施例にお
いては、第１実施例の製造方法と比較して、先ず、図９
（ａ）に示すように、例えば、両側のマスクパターン２
８の幅が２０μｍと７０μｍで、この両側のマスクパタ
ーン２８の間隔は７１．５μｍである。そして、例え
ば、この両側のマスクパターン２８に挟まれるチャンネ
ル幅が１．５μｍでチャンネル間隔が１０μｍである８
つのチャンネルが形成されたＳｉＯ2膜からなるマスク
パターン２８を通常のフォトリソグラフィ法とウエット
ケミカルエッチングを使用してｎ−ＩｎＰ基板２の上に
形成する。
【００６９】次に、このマスクパターン２８を使用し
て、例えば、成長圧力が１５０Ｔｏｒｒで温度が６５０
℃の条件でＭＯＶＰＥにより、図９（ｂ）に示すよう
に、ＩｎＧａＡｓＰ（バリア層）とＩｎＧａＡｓＰ（ウ
ェル層）との積層構造からなるＭＱＷ活性層４を含むメ
サ型ダブルヘテロ構造膜４０を選択成長する点で異な
り、それ以外は第１実施例と同様の製造方法である。こ
のように形成したＭＱＷ活性層４に対し、第１実施例と
同様の埋込み成長工程、酸化工程を施した後、夫々のチ
ャンネル２９乃至３６の半導体光素子１ａ乃至１ｈを独
立に駆動できるような電極形成工程を経て半導体光学装
置２７が完成する。
【００７０】図９（ａ）に示すように、左右非対称（マ
スク幅が２０μｍとマスク幅が７０μｍとである。）な
ＳｉＯ2からなるマスクパターン２８を使用することに
より、マスク幅の狭い側のチャンネル２９から、マスク
幅の広い側のチャンネル３６に向かってＭＱＷ活性層４
の発光波長が長波長側にシフトさせることができる。こ
のため、例えば、幅８０μｍ程度の極小領域に、例え
ば、チャンネル２９に形成された半導体光素子１ａのＭ
ＱＷ活性層４の発光波長が１５２０ｎｍから、例えば、
チャンネル３６に形成された半導体光素子１ｈのＭＱＷ
活性層４の発光波長が１６００ｎｍまで、約８０ｎｍの
異なる発光波長を有する半導体光学装置２７のＭＱＷ活
性層４を形成することができる。
【００７１】本実施例においては、上述のように製造さ
れた半導体光学装置２７を共振器長を４００μｍに切り
出し、両端面劈開状態で特性を評価したところ、多層構
造電流ブロック層の均一性及び高性能性を反映して、全
てのチャンネル２９乃至３６で閾値電流が４ｍＡ以下と
極めて低閾値での発振を実現することができる。従っ
て、本実施例の電流狭窄構造は、非常に均一な特性を再
現性よく実現することができる。従って、アレイ構造を
有する半導体光学装置２７に適用することは非常に有効
である。
【００７２】また、本実施例においては、図９（ａ）に
示すようなマスクパターン２８を使用して、半導体光学
装置を形成したが、本発明は、特にこれに限定されるも
のではなく、一番外側のマスクパターン２８の幅を左右
で等しくすることにより、チャンネル２９とチャンネル
３６、チャンネル３０とチャンネル３５、チャンネル３
１とチャンネル３４及びチャンネル３２とチャンネル３
３に形成された夫々のＭＱＷ活性層４の発光波長を等し
くすることができる。このことから、全チャンネル２９
乃至３６に亘ってほぼ均一、中央の波長が長い又は両側
の波長が長い波長分布を有する半導体光学装置２７を形
成することもできる。
【００７３】更に、本実施例においては、半導体光素子
１ａ乃至１ｈを８つ設ける構成としたが、本発明は、特
にこれに限定されるものではなく、適宜変更可能であ
る。
【００７４】次に、本発明の第５実施例について図１０
及び図１１に基づいて説明する。なお、図１乃至図３に
示す第１実施例と同一構成物には同一符号を付しその詳
細な説明は省略する。図１０は本発明の第５実施例に係
る半導体光学装置を示す部分断面斜視図である。図１１
（ａ）及び（ｂ）は本発明の第５実施例に係る半導体光
学装置の製造工程を工程順に示す断面図である。
【００７５】本実施例の半導体光学装置はスポットサイ
ズ変換器集積型半導体レーザである。これは第１実施例
と比較して、半導体光素子１及びテーパ導波路３８が同
一ｎ−ＩｎＰ基板２に集積されている点で異なり、それ
以外は第１実施例と同様の構成である。
【００７６】本実施例においては、テーパ導波路３８は
半導体光素子１の光出射端に向かって、このテーパ導波
路３８の厚さが薄くなるように形成され、かつ活性層４
のバンドギャップ波長が短波長側にシフトするようなＭ
ＱＷ導波路である。また、電極１６が半導体光素子１の
部分とテーパ導波路３８の部分にも、例えば、約５０μ
ｍ程度被さるように形成し、テーパ導波路３８の１部に
も電流注入を行う構造である。
【００７７】即ち、この半導体光素子１は第１実施例と
同様のものであり、電流狭窄構造に、実施例１で説明し
た多層構造電流ブロック層を使用している。
【００７８】本実施例においては、テーパ導波路３８の
１部にも電流注入を行う構造であるため、半導体光素子
１部からテーパ導波路３８部へＭＱＷ活性層４の組成が
短波長化する遷移領域で吸収損失の増加を防ぐことがで
きる。
【００７９】本実施例の半導体光学装置３７の製造方法
について図１０及び図１１に基づいて説明する。本実施
例においては、第１実施例の製造方法と比較して、先
ず、図１０（ａ）に示すように、ｎ−ＩｎＰ基板２の上
に、例えば、マスクパターン３９の幅が半導体光素子１
部で５０μｍ、テーパ導波路３８部ではマスクパターン
３９の幅が５０μｍから５μｍに変化するパターンであ
る。また、半導体光素子１部の長さは、例えば、３００
μｍであり、テーパ導波路３８部の長さは、例えば、２
００μｍである形状の１対のマスクパターン３９を通常
のフォトリソグラフィ法とウエットケミカルエッチング
を使用して形成する。なお、このマスクパターン３９の
開口幅が、例えば、１．５μｍである。更に、開口幅が
１．５μｍのストライプ状の成長領域に選択成長を行
い、ＭＱＷ活性層４とテーパ導波路３８を一括形成す
る。これらの点で異なり、それ以外は第１実施例と同様
の製造方法である。
【００８０】本実施例においては、上述のような製造方
法で製造することにより、選択成長の特徴から、ＭＱＷ
活性層４部分だけでなくテーパ導波路３８部も側面が平
滑な（１１１）Ｂ面により形成されるので、導波路の高
さが低くなるために、ＭＱＷ活性層４の発光波長が短波
長側にシフトしてレーザ光の吸収が小さくなる。このた
め、散乱損失の低い導波路を得ることができる。
【００８１】更に、本実施例においては、半導体光素子
１の前面を劈開とし、後端面には９５％の高反射コーテ
ィングを施した半導体素子１において、２５℃及び８５
℃の温度での閾値電流は夫々４ｍＡ及び１２ｍＡという
極めて良好な特性を実現することができる。
【００８２】また、光の放射角は水平及び垂直方向とも
通常の半導体レーザでは３０°以上である。これに対し
て、本実施例においては、テーパ導波路３８の集積によ
り、導波路の高さが光出射端に向かって導波路の高さが
低くなるために、光の閉じ込めは弱くなり光のフィール
ドが広がり、その放射角は１０°と狭くなる。このた
め、光ファイバとのフィールドの差が小さくなり光の結
合をよくすることができる。この結果、コア径が１０μ
ｍのシングルモードファイバとの最小結合損失は１．５
ｄＢという良好な値を得ることができる。
【００８３】上述の第１及び第２実施例においては、多
層構造電流ブロック層を有する半導体光素子１とした
が、本発明は特にこれに限定されるものではなく、分布
ブラック反射型レーザ、ＤＦＢ半導体レーザ及び半導体
光増幅器とすることもできる。
【００８４】上述のいずれの実施例においては、絶縁膜
２０からなる電流ブロック層として、ＩｎＡｌＡｓの酸
化膜を採用したが、本発明は、特にこれに限定されるも
のではなく、ＡｌＡｓＳｂの酸化膜、ＡｌＡｓとＩｎＡ
ｌＡｓとの超格子層の酸化膜又はＡｌＡｓとＡｌＡｓＳ
ｂとの超格子層の酸化膜等とすることもできる。
【００８５】また、本発明の半導体光素子１は、光変調
器及び光導波路と集積する構成としたが、本発明は、特
にこれに限定されるものではなく、半導体光スイッチ又
は半導体光増幅器と同一ｎ−ＩｎＰ基板２の上に集積す
ることができる。
【００８６】更に、上述のいずれの実施例においても、
絶縁膜２０を１層設ける構成としたが本発明は、特にこ
れに限定されるものではなく、絶縁膜２０を複数形成す
る多層構造電流ブロック層とすることもできる。また、
本発明は上述のいずれの実施例にも限定されず、本発明
の技術思想の範囲内において、第１乃至第５実施例は適
宜変更することができることは明らかである。
【００８７】
【発明の効果】以上詳述したように本発明においては、
半導体基板上に活性層を有するメサ型のダブルへテロ構
造膜を形成し、このメサ型のダブルへテロ構造膜の両側
部に形成された少なくとも１層の絶縁膜を備える第１の
電流ブロック層と半導体膜を備える第２の電流ブロック
層を有する多層構造電流ブロック層を形成し、前記第２
の電流ブロック層をサイリスタ構造とすることにより、
リーク電流を軽減することができると共に、高温及び高
出力時においても絶縁膜により電流を遮断することがで
きる。このため、低閾値電流、かつ、良好な高温及び高
出力特性を同時に実現することができる。
【００８８】また、本発明においては、絶縁膜電流ブロ
ック層となる半導体層の酸化は活性層の両側で自動的に
停止するため、再現性及び均一性共に良好な素子特性を
実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る半導体光素子を示す
断面図である。
【図２】（ａ）乃至（ｃ）は本発明の第１実施例に係る
半導体光素子の製造方法を工程順に示す断面図である。
【図３】（ａ）及び（ｂ）は本発明の第１実施例に係る
半導体光素子の製造方法を工程順に示す断面図である。
【図４】膜厚が８０ｎｍのＩｎＡｌＡｓ層の酸化速度の
酸化温度依存性を示すグラフ図である。
【図５】本発明の第２実施例に係る半導体光素子を示す
断面である。
【図６】本発明の第３実施例に係る半導体光学装置の構
造斜視図である。
【図７】（ａ）及び（ｂ）は本発明の第３実施例に係る
半導体光学装置の製造方法を工程順に示す断面図であ
る。
【図８】（ａ）は本発明の第４実施例に係る半導体光学
装置を示す断面図であり、（ｂ）は図８（ａ）の要部拡
大図である。
【図９】（ａ）及び（ｂ）は本発明の第４実施例に係る
半導体光学装置の製造方法を工程順に示す断面図であ
る。
【図１０】本発明の第５実施例に係る半導体光学装置を
示す部分断面斜視図である。
【図１１】（ａ）及び（ｂ）は本発明の第５実施例に係
る半導体光学装置の製造方法を工程順に示す断面図であ
る。
【図１２】従来の第１の半導体光素子を示す断面図であ
る。
【図１３】従来の第２の半導体光素子を示す断面図であ
る。
【図１４】（ａ）及び（ｂ）は従来の第３の半導体光素
子を示す断面図である。
【図１５】（ａ）及び（ｂ）は従来の第４の半導体光素
子を示す断面図である。
【符号の説明】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１
ｈ、１００；半導体光素子 ２、１０１、１１６；ｎ−ＩｎＰ基板 ３、１０２、１１８；ｎ−ＩｎＰ層 ４、１０３ａ；ＭＱＷ活性層 ５、１０４、１１５；ｐ−ＩｎＰ層 ６；ｐ−ＩｎＰ層 ７；ＩｎＡｓＡｓ層 ８、１０５；ｐ−ＩｎＰブロック層 ９、１０６；ｎ−ＩｎＰブロック層 １０、１０７；ｐ−ＩｎＰ層 １１、１１７、１１８、１２１；ｐ−ＩｎＰ層 １２；ｐ+−ＩｎＧａＡｓコンタクト層 １３、１４、１０９、１１３；ＳｉＯ2絶縁膜 １４ａ、１８；窓 １５、１１１；ｐ−電極 １６、１１０；ｎ−電極 １７、１９；ＳｉＯ2絶縁膜 ２０；絶縁膜 ２１；Ｆｅ−ＩｎＰ層 ２２；Ｆｅ−ＩｎＰブロック層 ２３、２７、３７；半導体光学装置 ２４ａ；ＤＦＢ半導体レーザ ２４ｂ；光変調器 ２５；回折格子 ２６、２８、３９；マスクパターン ２９、３０、３１、３２、３３、３４、３５、３６；チ
ャンネル ３８；テーパ導波路 ４０；メサ型ダブルヘテロ構造膜 １０３；活性層 １０８；ｐ−ＩｎＧａＡｓコンタクト層 １１２；再結合層 １１４；ｐ−ＩｎＡｌＡｓ層 １１９；絶縁酸化膜 １２０；溝
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−261156（ＪＰ，Ａ) 特開 平11−4038（ＪＰ，Ａ) 特開 平11−317563（ＪＰ，Ａ) ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥ ＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲＳ，Ｖ ＯＬ．11，ＮＯ．１，ｐ．３−５ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏ ｌ．65，Ｎｏ．25，ｐ．3221−3223 (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と、前記半導体基板の上に形
    成された活性層を有するメサ型のダブルへテロ構造膜
    と、前記メサ型のダブルへテロ構造膜の両側部に形成さ
    れた多層構造電流ブロック層とを有し、前記多層構造電
    流ブロック層は少なくとも１層の絶縁膜を備える第１の
    電流ブロック層と半導体膜を備える第２の電流ブロック
    層とを有し、前記第２の電流ブロック層がサイリスタ構
    造であることをすることを特徴とする半導体光素子。
  2. 【請求項２】 前記サイリスタ構造は、導電型がｐ型、
    ｎ型及びｐ型の半導体膜がこの順番で順次形成されてい
    ることを特徴とする請求項１に記載の半導体光素子。
  3. 【請求項３】 半導体基板と、前記半導体基板の上に形
    成された活性層を有するメサ型のダブルへテロ構造膜
    と、前記メサ型のダブルへテロ構造膜の両側部に形成さ
    れた多層構造電流ブロック層とを有し、前記多層構造電
    流ブロック層は少なくとも１層の絶縁膜を備える第１の
    電流ブロック層と半導体膜を備える第２の電流ブロック
    層とを有し、前記第２の電流ブロック層は、高抵抗の半
    導体膜からなることを特徴とする半導体光素子。
  4. 【請求項４】 半導体基板と、前記半導体基板の上に形
    成された活性層を有するメサ型のダブルへテロ構造膜
    と、前記メサ型のダブルへテロ構造膜の両側部に形成さ
    れた多層構造電流ブロック層とを有し、前記多層構造電
    流ブロック層は少なくとも１層の絶縁膜を備える第１の
    電流ブロック層と半導体膜を備える第２の電流ブロック
    層とを有し、前記絶縁膜は、ＡｌＡｓとＩｎＡｌＡｓと
    の超格子構造層が酸化された層及びＡｌＡｓとＡｌＡｓ
    Ｓｂとの超格子構造層が酸化された層からなる群から選
    択された１種であることを特徴とする半導体光素子。
  5. 【請求項５】 半導体基板と、前記半導体基板の上に形
    成された活性層を有するメサ型のダブルへテロ構造膜
    と、前記メサ型のダブルへテロ構造膜の両側部に形成さ
    れた多層構造電流ブロック層とを有し、前記多層構造電
    流ブロック層は少なくとも１層の絶縁膜を備える第１の
    電流ブロック層と半導体膜を備える第２の電流ブロック
    層とを有し、前記絶縁膜の上層及び下層は、夫々ＩｎＧ
    ａＡｓＰ層及びＩｎＧａＡｓ層であることを特徴とする
    半導体光素子。
  6. 【請求項６】 半導体基板と、前記半導体基板の上に形
    成された活性層を有するメサ型のダブルへテロ構造膜
    と、前記メサ型のダブルへテロ構造膜の両側部に形成さ
    れた多層構造電流ブロック層とを有し、前記多層構造電
    流ブロック層は少なくとも１層の絶縁膜を備える第１の
    電流ブロック層と半導体膜を備える第２の電流ブロック
    層とを有し、前記絶縁膜の膜厚が、１０乃至１００ｎｍ
    であることを特徴とする半導体光素子。
  7. 【請求項７】 前記多層構造電流ブロック層は、前記半
    導体基板側から前記第１の電流ブロック層及び第２の電
    流ブロック層の順に形成されていることを特徴とする請
    求項１乃至６のいずれか１項に記載の半導体光素子。
  8. 【請求項８】 前記半導体基板はＩｎＰからなると共
    に、前記半導体基板と前記絶縁膜との間には、ＩｎＰ層
    が形成されていることを特徴とする請求項１乃至７のい
    ずれか１項に記載の半導体光素子。
  9. 【請求項９】 前記メサ型のダブルへテロ構造膜は、幅
    が１０μｍ以下のストライプ状の成長領域に選択的に形
    成され、両側面が平滑な（１１１）Ｂ面であることを特
    徴とする請求項１乃至８のいずれか１項に記載の半導体
    光素子。
  10. 【請求項１０】 前記絶縁膜は、ＩｎＡｌＡｓ膜又はＡ
    ｌＡｓＳｂ膜が酸化された膜であることを特徴とする請
    求項１乃至３、５乃至９のいずれか１項に記載の半導体
    光素子。
  11. 【請求項１１】 半導体基板の上に活性層を含むメサ型
    のダブルヘテロ構造膜を形成する工程と、前記メサ型の
    ダブルヘテロ構造膜の両側部に、多層構造電流ブロック
    層を形成し、前記メサ型のダブルへテロ構造膜により前
    記多層構造電流ブロック層が分断されるようにする工程
    と、前記メサ型のダブルヘテロ構造膜と多層構造電流ブ
    ロック層とを埋め込む工程と、前記メサ型のダブルヘテ
    ロ構造膜を中心として両側を少なくとも前記多層構造電
    流ブロック層の下までエッチングする工程と、前記多層
    構造電流ブロック層のうち少なくとも１層を酸化させメ
    サ型のダブルへテロ構造膜で自動的に酸化を停止させる
    工程と、を有し、前記酸化した多層構造電流ブロック層
    の膜厚が１０乃至１００ｎｍであることを特徴とする半
    導体光素子の製造方法。
  12. 【請求項１２】 前記多層構造電流ブロック層は、メサ
    型のダブルヘテロ構造膜上にマスクを設け、選択成長に
    より形成することを特徴とする請求項１１記載の半導体
    光素子の製造方法。
  13. 【請求項１３】 前記半導体基板上に、前記請求項１乃
    至１０に記載の半導体光素子と、半導体光変調器と、を
    有することを特徴とする半導体光学装置。
  14. 【請求項１４】 前記半導体基板上に、前記請求項１乃
    至１０に記載の半導体光素子と、半導体光導波路と、を
    有することを特徴とする半導体光学装置。
  15. 【請求項１５】 前記半導体基板上に、前記請求項１乃
    至１０に記載の半導体光素子と、半導体光スイッチと、
    を有することを特徴とする半導体光学装置。
  16. 【請求項１６】 前記半導体基板上に、前記請求項１乃
    至１０に記載の半導体光素子と、半導体光増幅器と、を
    有することを特徴とする半導体光学装置。
JP01363899A 1999-01-21 1999-01-21 半導体光素子、その製造方法及び半導体光学装置 Expired - Fee Related JP3225942B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP01363899A JP3225942B2 (ja) 1999-01-21 1999-01-21 半導体光素子、その製造方法及び半導体光学装置
US09/488,508 US6323507B1 (en) 1999-01-21 2000-01-20 Semiconductor photonic element, method of fabricating the same, and semiconductor photonic device equipped therewith
CA002296594A CA2296594A1 (en) 1999-01-21 2000-01-20 Semiconductor photonic element, method of fabricating the same, and semiconductor photonic device equipped therewith
EP00400159A EP1022827A3 (en) 1999-01-21 2000-01-21 Semiconductor laser device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01363899A JP3225942B2 (ja) 1999-01-21 1999-01-21 半導体光素子、その製造方法及び半導体光学装置

Publications (2)

Publication Number Publication Date
JP2000216492A JP2000216492A (ja) 2000-08-04
JP3225942B2 true JP3225942B2 (ja) 2001-11-05

Family

ID=11838791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01363899A Expired - Fee Related JP3225942B2 (ja) 1999-01-21 1999-01-21 半導体光素子、その製造方法及び半導体光学装置

Country Status (4)

Country Link
US (1) US6323507B1 (ja)
EP (1) EP1022827A3 (ja)
JP (1) JP3225942B2 (ja)
CA (1) CA2296594A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244059A (ja) * 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd 半導体レーザ装置
JP3775724B2 (ja) * 2000-09-13 2006-05-17 シャープ株式会社 半導体レーザ素子及びその製造方法
JP2002359437A (ja) * 2001-03-29 2002-12-13 Toshiba Electronic Engineering Corp 光半導体素子および光半導体素子の製造方法
US6865205B2 (en) * 2001-05-17 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor laser
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6891202B2 (en) * 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices
US6829275B2 (en) * 2001-12-20 2004-12-07 Bookham Technology, Plc Hybrid confinement layers of buried heterostructure semiconductor laser
EP1339108A1 (en) * 2002-02-20 2003-08-27 Agilent Technologies, Inc. - a Delaware corporation - Semiconductor device with current confinement structure
US7251381B2 (en) * 2002-04-03 2007-07-31 The Australian National University Single-mode optical device
US7106774B2 (en) * 2002-08-28 2006-09-12 T-Networks, Inc. Placing a semiconductor laser electrically in series with a semiconductor optical amplifier
JP2004335530A (ja) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp リッジ導波路型半導体レーザ
US7376294B2 (en) * 2003-12-19 2008-05-20 Finisar Corporation Optoelectronic component with an adjustable optical property and method for producing the layer structure
US20060013276A1 (en) * 2004-07-15 2006-01-19 Mchugo Scott A VCSEL having an air gap and protective coating
JP4620401B2 (ja) * 2004-07-21 2011-01-26 三菱電機株式会社 半導体レーザ素子
JP4422597B2 (ja) * 2004-12-02 2010-02-24 富士通株式会社 半導体レーザ及びその製造方法
US7317506B2 (en) * 2005-03-29 2008-01-08 Asml Netherlands B.V. Variable illumination source
US7548302B2 (en) * 2005-03-29 2009-06-16 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7298769B2 (en) * 2005-05-30 2007-11-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
JP2007088285A (ja) * 2005-09-22 2007-04-05 Nec Electronics Corp 半導体レーザ素子の製造方法および半導体レーザ素子
JP4762729B2 (ja) * 2006-01-13 2011-08-31 シャープ株式会社 半導体レーザ素子の実装構造
JP5553075B2 (ja) * 2006-08-10 2014-07-16 三菱電機株式会社 半導体光集積素子
JP2008053649A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 埋め込み型半導体レーザ
US7678593B1 (en) * 2006-09-06 2010-03-16 The United States of America, as represented by the Director, National Security Agency Method of fabricating optical device using multiple sacrificial spacer layers
JP2012244099A (ja) * 2011-05-24 2012-12-10 Renesas Electronics Corp 半導体発光素子
JP2015050202A (ja) * 2013-08-29 2015-03-16 住友電工デバイス・イノベーション株式会社 光半導体装置およびその製造方法
JP6375207B2 (ja) * 2014-10-31 2018-08-15 ルネサスエレクトロニクス株式会社 半導体レーザおよび半導体レーザの製造方法
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip
CN110098562B (zh) * 2019-06-04 2024-02-06 厦门市炬意科技有限公司 一种高速掩埋dfb半导体激光器及其制备方法
US11189991B2 (en) * 2019-08-08 2021-11-30 Lumentum Japan, Inc. Semiconductor optical element and semiconductor optical device comprising the same
JP2021163925A (ja) * 2020-04-02 2021-10-11 浜松ホトニクス株式会社 量子カスケードレーザ素子及び量子カスケードレーザ装置
JP2021163924A (ja) * 2020-04-02 2021-10-11 浜松ホトニクス株式会社 量子カスケードレーザ素子及び量子カスケードレーザ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225699B2 (ja) * 1992-12-15 2001-11-05 ソニー株式会社 半導体レーザ及びこれを用いた光学装置
JP2699888B2 (ja) * 1994-09-20 1998-01-19 日本電気株式会社 埋め込み型ｐ型基板半導体レーザ
JPH08148760A (ja) * 1994-11-21 1996-06-07 Oki Electric Ind Co Ltd 半導体レーザの製造方法および半導体レーザ
FR2744293B1 (fr) 1996-01-30 1998-04-30 Nabet Bernard Composant d'emission laser a zone d'injection de largeur limitee
JP3817806B2 (ja) * 1997-01-30 2006-09-06 ソニー株式会社 半導体発光装置とその製造方法
US5956360A (en) * 1997-03-28 1999-09-21 Lucent Technologies Inc. Uncooled lasers with reduced low bias capacitance effect
JPH11261156A (ja) 1998-03-13 1999-09-24 Fujitsu Ltd 半導体レーザ及びその製造方法
JP3255111B2 (ja) 1998-05-06 2002-02-12 日本電気株式会社 半導体レーザ及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．６５，Ｎｏ．２５，ｐ．３２２１−３２２３
ＩＥＥＥ ＰＨＯＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＬＥＴＴＥＲＳ，ＶＯＬ．１１，ＮＯ．１，ｐ．３−５

Also Published As

Publication number Publication date
EP1022827A2 (en) 2000-07-26
CA2296594A1 (en) 2000-07-21
EP1022827A3 (en) 2000-11-22
JP2000216492A (ja) 2000-08-04
US6323507B1 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
JP3225942B2 (ja) 半導体光素子、その製造方法及び半導体光学装置
US7638792B2 (en) Tunnel junction light emitting device
US8716044B2 (en) Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method
US20090086785A1 (en) Semiconductor light emitting device and method for manufacturing the same
US20080042122A1 (en) Semiconductor light emitting element, method of manufacturing the same and semiconductor light emitting device
JPH07221395A (ja) 多重量子井戸半導体レーザ
JP4690515B2 (ja) 光変調器、半導体光素子、及びそれらの作製方法
JP2000269587A (ja) 光半導体装置及びその製造方法
JP4599700B2 (ja) 分布帰還型半導体レーザ
US6337870B1 (en) Semiconductor laser having recombination layer stripes in current blocking structure
JP3658048B2 (ja) 半導体レーザ素子
JP3488137B2 (ja) 光半導体装置およびその製造方法
JPH10242577A (ja) 半導体レーザおよびその製造方法
JP3241002B2 (ja) 半導体レーザの製造方法
JP5310271B2 (ja) 半導体レーザ素子
KR100693632B1 (ko) 광대역 이득을 갖는 양자우물 레이저 다이오드
JP3186645B2 (ja) 半導体レーザ及びその製造方法
JP2004311556A (ja) 半導体レーザ並びにそれを用いた光モジュール及び機能集積型レーザ
JPWO2019193679A1 (ja) 半導体レーザおよびその製造方法
JP3255111B2 (ja) 半導体レーザ及びその製造方法
JP2003060285A (ja) 光集積デバイス
JP3752306B2 (ja) 半導体レ−ザ
JP3295932B2 (ja) 半導体レーザ素子
JPH03214683A (ja) 波長可変半導体レーザ
JPH0936479A (ja) 半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070831

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees