JP3222489B2 - ３相３線式の中性点クランプ式インバータの制御方法 - Google Patents
３相３線式の中性点クランプ式インバータの制御方法Info
- Publication number
- JP3222489B2 JP3222489B2 JP15846591A JP15846591A JP3222489B2 JP 3222489 B2 JP3222489 B2 JP 3222489B2 JP 15846591 A JP15846591 A JP 15846591A JP 15846591 A JP15846591 A JP 15846591A JP 3222489 B2 JP3222489 B2 JP 3222489B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- neutral point
- self
- input signal
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、３相３線式の交流負荷
に可変電圧可変周波数の電力供給するパルス幅変調制御
（ＰＷＭ制御）の中性点クランプ式インバータの制御方
法に関する。
に可変電圧可変周波数の電力供給するパルス幅変調制御
（ＰＷＭ制御）の中性点クランプ式インバータの制御方
法に関する。
【０００２】
【従来の技術】図１０（ａ）は、従来の３相３線式の中
性点クランプ式インバータの主回路構成図を示すもので
あるが、ここでは、１相分（Ｕ相分）のみを示し、３相
出力インバータの場合、Ｖ，Ｗ相も同様に構成される。
性点クランプ式インバータの主回路構成図を示すもので
あるが、ここでは、１相分（Ｕ相分）のみを示し、３相
出力インバータの場合、Ｖ，Ｗ相も同様に構成される。
【０００３】直列接続された４つの自己消弧素子Ｓ1 〜
Ｓ4 と、この各自己消弧素子Ｓ1 〜Ｓ4 にそれぞれ逆並
列に接続されたフリーホイリングダイオードＤ1 〜Ｄ4
と、自己消弧素子Ｓ2 ，Ｓ3 に並列であって、これらの
極性とは逆で直列に接続された２つのクランプ用ダイオ
ードＤ5 ，Ｄ6 とで構成され、その入力側には直流電圧
源Ｖd1，Ｖd2が接続され、その出力側に負荷ＬＯＡＤが
接続される。
Ｓ4 と、この各自己消弧素子Ｓ1 〜Ｓ4 にそれぞれ逆並
列に接続されたフリーホイリングダイオードＤ1 〜Ｄ4
と、自己消弧素子Ｓ2 ，Ｓ3 に並列であって、これらの
極性とは逆で直列に接続された２つのクランプ用ダイオ
ードＤ5 ，Ｄ6 とで構成され、その入力側には直流電圧
源Ｖd1，Ｖd2が接続され、その出力側に負荷ＬＯＡＤが
接続される。
【０００４】また、制御回路として、図１０（ｂ）に示
すように、比較器ＣU ，Ｃ1 ，Ｃ2 、電流制御補償回路
Ｇu （Ｓ）、三角波発生器ＴＲＧ、シュミット回路ＳＨ
1 ，ＳＨ2 が用意されている。
すように、比較器ＣU ，Ｃ1 ，Ｃ2 、電流制御補償回路
Ｇu （Ｓ）、三角波発生器ＴＲＧ、シュミット回路ＳＨ
1 ，ＳＨ2 が用意されている。
【０００５】このインバータの出力電圧ＶU は、４つの
素子Ｓ1〜Ｓ4 をオン，オフさせることによって、次の
ように変化する。ただし、全体の直流電圧をＶd とし、
Ｖd1＝Ｖd2＝Ｖd ／２とする。すなわち、 Ｓ1 とＳ2 がオンのとき、ＶU ＝＋Ｖd ／２ Ｓ2 とＳ3 がオンのとき、ＶU ＝０ Ｓ3 とＳ4 がオンのとき、ＶU ＝−Ｖd ／２ となる。この時、素子は２個ずつオンさせなければなら
ない。３個同時に素子がオンになると、直流電源を短絡
し、過電流によって素子を破壊してしまう。例えば、Ｓ
1 〜Ｓ3 に同時にオン信号が入ると、直流電圧Ｖd1を素
子Ｓ1 →Ｓ2 →Ｓ3 →ダイオードＤ6 で短絡し、過大な
短絡電流が素子に流れ、素子を壊してしまう。
素子Ｓ1〜Ｓ4 をオン，オフさせることによって、次の
ように変化する。ただし、全体の直流電圧をＶd とし、
Ｖd1＝Ｖd2＝Ｖd ／２とする。すなわち、 Ｓ1 とＳ2 がオンのとき、ＶU ＝＋Ｖd ／２ Ｓ2 とＳ3 がオンのとき、ＶU ＝０ Ｓ3 とＳ4 がオンのとき、ＶU ＝−Ｖd ／２ となる。この時、素子は２個ずつオンさせなければなら
ない。３個同時に素子がオンになると、直流電源を短絡
し、過電流によって素子を破壊してしまう。例えば、Ｓ
1 〜Ｓ3 に同時にオン信号が入ると、直流電圧Ｖd1を素
子Ｓ1 →Ｓ2 →Ｓ3 →ダイオードＤ6 で短絡し、過大な
短絡電流が素子に流れ、素子を壊してしまう。
【０００６】このような直流短絡を防止するため、素子
Ｓ1 とＳ3 を逆動作させ、素子Ｓ2 とＳ4 を逆動作させ
ている。すなわち、Ｓ1 がオンのときはＳ3 をオフさ
せ、Ｓ3 がオンのときはＳ1 をオフさせている。同様
に、Ｓ2がオンのときはＳ4 をオフさせ、Ｓ4 がオンの
ときはＳ2 をオフさせている。
Ｓ1 とＳ3 を逆動作させ、素子Ｓ2 とＳ4 を逆動作させ
ている。すなわち、Ｓ1 がオンのときはＳ3 をオフさ
せ、Ｓ3 がオンのときはＳ1 をオフさせている。同様
に、Ｓ2がオンのときはＳ4 をオフさせ、Ｓ4 がオンの
ときはＳ2 をオフさせている。
【０００７】負荷電流ＩU は次のように制御される。
【０００８】すなわち、図１０（ａ）に示すように電流
検出器ＣＴU により検出した負荷電流ＩU を、図１０
（ｂ）に示す比較器ＣUに入力し、指令値ＩU * と比較
する。その偏差εU を電流制御補償回路ＧU （Ｓ）で増
幅し、パルス幅変調制御（ＰＷＭ制御）の入力信号ｅi
を作る。ＴＲＧはＰＷＭ制御の搬送波Ｘ，Ｙを出力し、
比較器Ｃ1 ，Ｃ2 により、前記入力信号ｅi と比較し、
シュミット回路ＳＨ1 ，ＳＨ2 を介して、素子Ｓ1 〜Ｓ
4 のゲート信号ｇ1 ，ｇ2 を作る。
検出器ＣＴU により検出した負荷電流ＩU を、図１０
（ｂ）に示す比較器ＣUに入力し、指令値ＩU * と比較
する。その偏差εU を電流制御補償回路ＧU （Ｓ）で増
幅し、パルス幅変調制御（ＰＷＭ制御）の入力信号ｅi
を作る。ＴＲＧはＰＷＭ制御の搬送波Ｘ，Ｙを出力し、
比較器Ｃ1 ，Ｃ2 により、前記入力信号ｅi と比較し、
シュミット回路ＳＨ1 ，ＳＨ2 を介して、素子Ｓ1 〜Ｓ
4 のゲート信号ｇ1 ，ｇ2 を作る。
【０００９】ＩU * ＞ＩU となった場合、偏差εU は正
の値となり、 ＰＷＭ制御入力信号ｅi の値を大きくす
る。中性点クランプ式インバータはこの入力信号に比例
した電圧ＶU を発生し、負荷電流ＩU を増加させ、ＩU
＝ＩU * となるように制御される。逆に、ＩU * ＜ＩU
となった場合、偏差εU は負の値となり、ＰＷＭ制御入
力信号ｅi の値を小さくする。故に、インバータの出力
電圧ＶUが増加し、負荷電流ＩU を増加させ、やはり、
ＩU ＝ＩU * となるように制御される。
の値となり、 ＰＷＭ制御入力信号ｅi の値を大きくす
る。中性点クランプ式インバータはこの入力信号に比例
した電圧ＶU を発生し、負荷電流ＩU を増加させ、ＩU
＝ＩU * となるように制御される。逆に、ＩU * ＜ＩU
となった場合、偏差εU は負の値となり、ＰＷＭ制御入
力信号ｅi の値を小さくする。故に、インバータの出力
電圧ＶUが増加し、負荷電流ＩU を増加させ、やはり、
ＩU ＝ＩU * となるように制御される。
【００１０】図１１は、従来の中性点クランプ式インバ
ータのパルス幅変調制御動作を説明するためのタイムチ
ャートである。
ータのパルス幅変調制御動作を説明するためのタイムチ
ャートである。
【００１１】図中、Ｘ，ＹはＰＷＭ制御の搬送波信号
で、Ｘ（実線）は０〜＋Ｅmax の間で変化する三角波、
Ｙ（破線）は０〜−Ｅmax の間で変化する三角波であ
る。また、ｅi はＰＷＭ制御入力信号である。
で、Ｘ（実線）は０〜＋Ｅmax の間で変化する三角波、
Ｙ（破線）は０〜−Ｅmax の間で変化する三角波であ
る。また、ｅi はＰＷＭ制御入力信号である。
【００１２】入力信号ｅi と三角波Ｘ，Ｙとを比較し、
素子Ｓ1〜Ｓ4 のゲート信号ｇ1 ，ｇ2 を作る。すなわ
ち、 ｅi ＞Ｘのとき、ｇ1 ＝１で、Ｓ1 ：オン（Ｓ3 ：オ
フ） ｅi ≦Ｘのとき、ｇ1 ＝０で、Ｓ1 ：オフ（Ｓ3 ：オ
ン） ｅi ＜Ｙのとき、ｇ2 ＝１で、Ｓ4 ：オン（Ｓ2 ：オ
フ） ｅi ≧Ｙのとき、ｇ2 ＝０で、Ｓ4 ：オフ（Ｓ2 ：オ
ン） となる。
素子Ｓ1〜Ｓ4 のゲート信号ｇ1 ，ｇ2 を作る。すなわ
ち、 ｅi ＞Ｘのとき、ｇ1 ＝１で、Ｓ1 ：オン（Ｓ3 ：オ
フ） ｅi ≦Ｘのとき、ｇ1 ＝０で、Ｓ1 ：オフ（Ｓ3 ：オ
ン） ｅi ＜Ｙのとき、ｇ2 ＝１で、Ｓ4 ：オン（Ｓ2 ：オ
フ） ｅi ≧Ｙのとき、ｇ2 ＝０で、Ｓ4 ：オフ（Ｓ2 ：オ
ン） となる。
【００１３】この結果、出力電圧ＶU は、図の最下段の
ようになる。このように、中性点クランプ式インバータ
では、出力電圧ＶU として、３レベル（＋Ｖd ／２，
０，−Ｖd ／２）の電圧が得られ、高調波成分の少ない
電圧波形となる。電動機負荷の場合、電流の脈動は小さ
くなり、トルクリプルも低減できる利点がある。
ようになる。このように、中性点クランプ式インバータ
では、出力電圧ＶU として、３レベル（＋Ｖd ／２，
０，−Ｖd ／２）の電圧が得られ、高調波成分の少ない
電圧波形となる。電動機負荷の場合、電流の脈動は小さ
くなり、トルクリプルも低減できる利点がある。
【００１４】
【発明が解決しようとする課題】しかし、従来の中性点
クランプ式インバータの制御方法は、次のような問題点
がある。
クランプ式インバータの制御方法は、次のような問題点
がある。
【００１５】図１２は、図１１と同様に従来のＰＷＭ制
御方法を説明するためのタイムチャートを示すもので、
入力信号ｅi が非常に小さいときの動作を表す。
御方法を説明するためのタイムチャートを示すもので、
入力信号ｅi が非常に小さいときの動作を表す。
【００１６】入力信号ｅi が小さいときゲート信号
ｇ1 ，ｇ2 のパルス幅が狭くなる。この幅がインバータ
を構成する自己消弧素子Ｓ1 〜Ｓ4 の最小オン時間Δｔ
よりも狭くなった場合に問題が発生する。
ｇ1 ，ｇ2 のパルス幅が狭くなる。この幅がインバータ
を構成する自己消弧素子Ｓ1 〜Ｓ4 の最小オン時間Δｔ
よりも狭くなった場合に問題が発生する。
【００１７】すなわち、大容量のインバータでは、自己
消弧素子としてＧＴＯ（ゲートターンオフサイリスタ）
などが使われ、ターンオフ時の過電圧を抑制するためス
ナバ回路が設置される。このスナバ回路のコンデンサの
電圧を初期化する（放電させる）ため、ＧＴＯをオンさ
せた時、一定時間（最小オン時間Δｔ：例えば１００マ
イクロ秒程度）オン状態を維持しなければならない。
消弧素子としてＧＴＯ（ゲートターンオフサイリスタ）
などが使われ、ターンオフ時の過電圧を抑制するためス
ナバ回路が設置される。このスナバ回路のコンデンサの
電圧を初期化する（放電させる）ため、ＧＴＯをオンさ
せた時、一定時間（最小オン時間Δｔ：例えば１００マ
イクロ秒程度）オン状態を維持しなければならない。
【００１８】図１２の場合、入力信号ｅi が小さくな
り、ゲート信号ｇ1 ＝１の期間、すなわち素子Ｓ1 がオ
ン（Ｓ3 がオフ）する期間が上記最小オン時間Δｔより
も短くなっている。従って、素子の最小オン時間を確保
するため、 ゲート信号ｇ1 はｇ1 ′ように補正され
る。同様に、ゲート信号ｇ2 もｇ2 ′のように補正さ
れ、出力電圧ＶU は最下段の波形になる。出力電圧の平
均値ＶU は破線で示すように、入力信号ｅi の値に関係
なく正または負の一定値になってしまう。
り、ゲート信号ｇ1 ＝１の期間、すなわち素子Ｓ1 がオ
ン（Ｓ3 がオフ）する期間が上記最小オン時間Δｔより
も短くなっている。従って、素子の最小オン時間を確保
するため、 ゲート信号ｇ1 はｇ1 ′ように補正され
る。同様に、ゲート信号ｇ2 もｇ2 ′のように補正さ
れ、出力電圧ＶU は最下段の波形になる。出力電圧の平
均値ＶU は破線で示すように、入力信号ｅi の値に関係
なく正または負の一定値になってしまう。
【００１９】すなわち、従来の中性点クランプ式インバ
ータでは、入力信号ｅi のレベルが低くなった場合、当
該入力信号ｅi の値に関係なく出力電圧ＶU が一定値に
なってしまい、負荷電流ＩU を制御することができなく
なる。特に、出力周波数が低い時にはこの電圧誤差が積
算されて負荷電流ＩU を増大させ、最悪の場合素子を破
壊することにもなる。
ータでは、入力信号ｅi のレベルが低くなった場合、当
該入力信号ｅi の値に関係なく出力電圧ＶU が一定値に
なってしまい、負荷電流ＩU を制御することができなく
なる。特に、出力周波数が低い時にはこの電圧誤差が積
算されて負荷電流ＩU を増大させ、最悪の場合素子を破
壊することにもなる。
【００２０】本発明は以上の問題点に鑑みてなされたも
ので、素子の最小オン時間を確保しつつ、ＰＷＭ制御の
入力信号の大きさに関係なく全ての領域でＰＷＭ制御を
可能にし、３相３線式の交流負荷にリプルの少ない正弦
波電流を供給できる中性点クランプ式インバータの制御
方法を提供することを目的とする。
ので、素子の最小オン時間を確保しつつ、ＰＷＭ制御の
入力信号の大きさに関係なく全ての領域でＰＷＭ制御を
可能にし、３相３線式の交流負荷にリプルの少ない正弦
波電流を供給できる中性点クランプ式インバータの制御
方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】以上の目的を達成するた
めに本発明方法は以下のようにしている。すなわち、請
求項１に対応する発明は、パルス幅変調制御の３相入力
信号ｅU ，ｅV ，ｅW の振幅値Ｅm が小さいとき、各入
力信号ｅU ，ｅV ，ｅW に 直流バイアス電圧
ｅb(DC) 、あるいは直流バイアス電圧ｅb(DC) および交
流バイアス電圧ｅb(AC) のいずれかを加え、振幅値Ｅm
が大きくなったとき、当該バイアス電圧を零にしたこと
を特徴とする方法である。
めに本発明方法は以下のようにしている。すなわち、請
求項１に対応する発明は、パルス幅変調制御の３相入力
信号ｅU ，ｅV ，ｅW の振幅値Ｅm が小さいとき、各入
力信号ｅU ，ｅV ，ｅW に 直流バイアス電圧
ｅb(DC) 、あるいは直流バイアス電圧ｅb(DC) および交
流バイアス電圧ｅb(AC) のいずれかを加え、振幅値Ｅm
が大きくなったとき、当該バイアス電圧を零にしたこと
を特徴とする方法である。
【００２２】請求項２に対応する発明は、 パルス幅変
調制御の３相入力信号ｅU ，ｅV ，ｅW のうち、１相の
入力信号の絶対値がある基準レベルＥG より小さくなっ
たとき、当該相の入力信号を零あるいは正または負の一
定値ＥG のいずれかに固定し、その間、中性点クランプ
式インバータの３相出力電流を他の２相でパルス幅変調
制御したことを特徴とする方法である。
調制御の３相入力信号ｅU ，ｅV ，ｅW のうち、１相の
入力信号の絶対値がある基準レベルＥG より小さくなっ
たとき、当該相の入力信号を零あるいは正または負の一
定値ＥG のいずれかに固定し、その間、中性点クランプ
式インバータの３相出力電流を他の２相でパルス幅変調
制御したことを特徴とする方法である。
【００２３】請求項３に対応する発明は、 パルス幅変
調制御の３相入力信号ｅU ，ｅV ，ｅW の振幅値Ｅm が
小さいとき、各入力信号ｅU ，ｅV ，ｅW に直流バイア
ス電圧ｅb(DC) あるいは直流および交流の和のバイアス
電圧ｅb(DC) ＋ｅb(AC) を加えてパルス幅変調制御し、
振幅値Ｅm が大きくなったとき、当該バイアス電圧を零
にし、かつ３相入力信号ｅU ，ｅV ，ｅW のうち、１相
の入力信号の絶対値がある基準レベルＥG より小さいと
き、当該相の入力信号を零あるいは正または負の一定値
ＥG のいずれかに固定し、その間、中性点クランプ式イ
ンバータの３相出力電流を他の２相でパルス幅変調制御
したことを特徴とする方法である。
調制御の３相入力信号ｅU ，ｅV ，ｅW の振幅値Ｅm が
小さいとき、各入力信号ｅU ，ｅV ，ｅW に直流バイア
ス電圧ｅb(DC) あるいは直流および交流の和のバイアス
電圧ｅb(DC) ＋ｅb(AC) を加えてパルス幅変調制御し、
振幅値Ｅm が大きくなったとき、当該バイアス電圧を零
にし、かつ３相入力信号ｅU ，ｅV ，ｅW のうち、１相
の入力信号の絶対値がある基準レベルＥG より小さいと
き、当該相の入力信号を零あるいは正または負の一定値
ＥG のいずれかに固定し、その間、中性点クランプ式イ
ンバータの３相出力電流を他の２相でパルス幅変調制御
したことを特徴とする方法である。
【００２４】
【作用】本発明は、３相３線式の負荷に可変電圧可変周
波数の電力を供給する中性点クランプ式インバータの制
御方法に関するもので、ＰＷＭ制御入力信号の振幅は値
が小さいとき、当該入力信号にバイアス電圧を加え、素
子の最小オン時間よりゲートパルス幅が常に長くなるよ
うにして、制御不能に陥らないようにしている。このバ
イアス電圧は直流バイアスが基本になるが、わずかな交
流バイアス電圧を重畳させて、インバータの利用率を向
上させることも行われる。
波数の電力を供給する中性点クランプ式インバータの制
御方法に関するもので、ＰＷＭ制御入力信号の振幅は値
が小さいとき、当該入力信号にバイアス電圧を加え、素
子の最小オン時間よりゲートパルス幅が常に長くなるよ
うにして、制御不能に陥らないようにしている。このバ
イアス電圧は直流バイアスが基本になるが、わずかな交
流バイアス電圧を重畳させて、インバータの利用率を向
上させることも行われる。
【００２５】３相の入力信号に同じバイアス電圧を加え
ることにより、負荷の中性点の電位がバイアスされるこ
とになるが、３相線間電圧としては、当該バイアス電圧
は打ち消し合い、出力電流を連続して制御することが可
能となる。
ることにより、負荷の中性点の電位がバイアスされるこ
とになるが、３相線間電圧としては、当該バイアス電圧
は打ち消し合い、出力電流を連続して制御することが可
能となる。
【００２６】前記３相ＰＷＭ制御入力信号の振幅値が大
きくなった場合、前記バイアス電圧を零にし、通常のＰ
ＷＭ制御を行う。この場合、当該各相入力信号の瞬時値
は零点をよこぎり、制御不能領域を通過する。しかし、
３相入力信号の全てが同時に零点をよこぎるのではな
く、どれか１相分が零点をよこぎっているときは他の２
相の入力信号は十分に大きく、ＰＷＭ制御可能となって
いる。３相３線式の負荷電流は３相のうち２相分を制御
すれば、あとの１相分は自動的に決定される。故に、ど
れか１相分の入力信号が零点近くにあるとき、他の２相
によって負荷電流を制御し、結果的に３相電流を指令値
に一致するように制御している。
きくなった場合、前記バイアス電圧を零にし、通常のＰ
ＷＭ制御を行う。この場合、当該各相入力信号の瞬時値
は零点をよこぎり、制御不能領域を通過する。しかし、
３相入力信号の全てが同時に零点をよこぎるのではな
く、どれか１相分が零点をよこぎっているときは他の２
相の入力信号は十分に大きく、ＰＷＭ制御可能となって
いる。３相３線式の負荷電流は３相のうち２相分を制御
すれば、あとの１相分は自動的に決定される。故に、ど
れか１相分の入力信号が零点近くにあるとき、他の２相
によって負荷電流を制御し、結果的に３相電流を指令値
に一致するように制御している。
【００２７】１相分の入力信号が零点近くにあるとき、
当該相の出力電圧は正または負の一定値になり、他の相
の電流制御に対して外乱を与えることになる。そこで、
この外乱を打ち消すような補償電圧を他の２相のＰＷＭ
制御入力信号に加えている。
当該相の出力電圧は正または負の一定値になり、他の相
の電流制御に対して外乱を与えることになる。そこで、
この外乱を打ち消すような補償電圧を他の２相のＰＷＭ
制御入力信号に加えている。
【００２８】このようにして、ＰＷＭ制御入力信号が小
さいときでも大きいときでも３相負荷電流を連続して制
御することができるようになり、従来の問題点をなくす
ことができる。
さいときでも大きいときでも３相負荷電流を連続して制
御することができるようになり、従来の問題点をなくす
ことができる。
【００２９】
【実施例】図１は、本発明の制御方法の第１の実施例を
説明するための３相３線式の中性点クランプ式インバー
タ装置の構成図である。これは、概略３相３線式の交流
負荷例えば３相交流電動機Ｍと、３相出力を得る中性点
クランプ式インバータＩＮＶと、当該インバータＩＮＶ
の出力電流を電流検出器ＣＴU ，ＣＴV ，ＣＴW により
検出し、指令値に一致するように制御する手段例えば比
較器Ｃd ，Ｃq 、電流制御補償回路Ｇd （Ｓ），Ｇ
q （Ｓ）、座標変換器ＶＥＣ−１、ＶＥＣ−２、と、
当該電流制御手段からの信号を入力信号とするパルス幅
変調制御回路ＰＷＭU ，ＰＷＭV ，ＰＷＭW と、当該パ
ルス幅変調制御回路の入力信号にバイアス電圧を加える
手段例えばバイアス回路ＢＩＡＳ、加算器ＡU ，ＡV ，
ＡW と、当該バイアス電圧を入り切りする手段（図示せ
ず）とを具備している。
説明するための３相３線式の中性点クランプ式インバー
タ装置の構成図である。これは、概略３相３線式の交流
負荷例えば３相交流電動機Ｍと、３相出力を得る中性点
クランプ式インバータＩＮＶと、当該インバータＩＮＶ
の出力電流を電流検出器ＣＴU ，ＣＴV ，ＣＴW により
検出し、指令値に一致するように制御する手段例えば比
較器Ｃd ，Ｃq 、電流制御補償回路Ｇd （Ｓ），Ｇ
q （Ｓ）、座標変換器ＶＥＣ−１、ＶＥＣ−２、と、
当該電流制御手段からの信号を入力信号とするパルス幅
変調制御回路ＰＷＭU ，ＰＷＭV ，ＰＷＭW と、当該パ
ルス幅変調制御回路の入力信号にバイアス電圧を加える
手段例えばバイアス回路ＢＩＡＳ、加算器ＡU ，ＡV ，
ＡW と、当該バイアス電圧を入り切りする手段（図示せ
ず）とを具備している。
【００３０】図１（ａ）は主回路図であり、これは前述
した従来の単相中性点クランプ式インバータが３組設け
られ、３相３線式の負荷に接続された構成となってい
る。すなわち、その内の一つは、直列接続された４つの
自己消弧素子Ｓ11〜Ｓ14と、この各自己消弧素子Ｓ11〜
Ｓ14にそれぞれ逆並列に接続されたフリーホイリングダ
イオードＤ11〜Ｄ14と、前記自己消弧素子Ｓ12，Ｓ13の
２つに並列であって、これらの極性とは逆で直列に接続
された２つのクランプ用ダイオードＤ15，Ｄ16とで構成
された３レベルの出力電圧を発生するようになってい
る。
した従来の単相中性点クランプ式インバータが３組設け
られ、３相３線式の負荷に接続された構成となってい
る。すなわち、その内の一つは、直列接続された４つの
自己消弧素子Ｓ11〜Ｓ14と、この各自己消弧素子Ｓ11〜
Ｓ14にそれぞれ逆並列に接続されたフリーホイリングダ
イオードＤ11〜Ｄ14と、前記自己消弧素子Ｓ12，Ｓ13の
２つに並列であって、これらの極性とは逆で直列に接続
された２つのクランプ用ダイオードＤ15，Ｄ16とで構成
された３レベルの出力電圧を発生するようになってい
る。
【００３１】同様に、他の２組の単相中性点クランプ式
インバータも、自己消弧素子Ｓ21〜Ｓ24、Ｓ31〜Ｓ34、
フリーホイリングダイオードＤ21〜Ｄ24、Ｄ31〜Ｄ34お
よびクランプ用ダイオードＤ25，Ｄ26、Ｄ35，Ｄ36で構
成されている。このような構成の中性点クランプ式イン
バータ本体ＩＮＶの入力側には直流電圧源Ｖd ，Ｖd1，
Ｖd2が接続され、その出力側に３相交流電動機Ｍ（負荷
ＬＯＡＤ）が接続される。そして、各自己消弧素子Ｓ11
〜Ｓ14、Ｓ21〜Ｓ24、Ｓ31〜Ｓ34がＰＷＭ制御されるよ
うになっている。
インバータも、自己消弧素子Ｓ21〜Ｓ24、Ｓ31〜Ｓ34、
フリーホイリングダイオードＤ21〜Ｄ24、Ｄ31〜Ｄ34お
よびクランプ用ダイオードＤ25，Ｄ26、Ｄ35，Ｄ36で構
成されている。このような構成の中性点クランプ式イン
バータ本体ＩＮＶの入力側には直流電圧源Ｖd ，Ｖd1，
Ｖd2が接続され、その出力側に３相交流電動機Ｍ（負荷
ＬＯＡＤ）が接続される。そして、各自己消弧素子Ｓ11
〜Ｓ14、Ｓ21〜Ｓ24、Ｓ31〜Ｓ34がＰＷＭ制御されるよ
うになっている。
【００３２】また、制御回路として、図１（ｂ）に示す
ように比較器Ｃd ，Ｃq 、電流制御補償回路Ｇ
d （Ｓ），Ｇq （Ｓ）、座標変換器ＶＥＣ−１，ＶＥＣ
−２、加算器ＡU ，ＡV ，ＡW 、バイアス回路ＢＩＡ
Ｓ、ＰＷＭ制御回路ＰＷＭU ，ＰＷＭV ，ＰＷＭW が用
意されている。
ように比較器Ｃd ，Ｃq 、電流制御補償回路Ｇ
d （Ｓ），Ｇq （Ｓ）、座標変換器ＶＥＣ−１，ＶＥＣ
−２、加算器ＡU ，ＡV ，ＡW 、バイアス回路ＢＩＡ
Ｓ、ＰＷＭ制御回路ＰＷＭU ，ＰＷＭV ，ＰＷＭW が用
意されている。
【００３３】３相負荷電流ＩU ，ＩV ，ＩW を図１
（ａ）の電流検出器ＣＴU ，ＣＴV ，ＣＴW により検出
し、座標変換器ＶＥＣ−１により、ｄ−ｑ座標の電流Ｉ
d ，Ｉq に変換する。ｄ−ｑ座標は電動機の回転子の回
転に同期した座標系で、ｄ軸は界磁極の座標となる。こ
のようにして変換された電流Ｉd，Ｉq は直流量とな
り、一般に、Ｉd は励磁電流（界磁電流）成分、Ｉq は
トルク電流成分を表す。
（ａ）の電流検出器ＣＴU ，ＣＴV ，ＣＴW により検出
し、座標変換器ＶＥＣ−１により、ｄ−ｑ座標の電流Ｉ
d ，Ｉq に変換する。ｄ−ｑ座標は電動機の回転子の回
転に同期した座標系で、ｄ軸は界磁極の座標となる。こ
のようにして変換された電流Ｉd，Ｉq は直流量とな
り、一般に、Ｉd は励磁電流（界磁電流）成分、Ｉq は
トルク電流成分を表す。
【００３４】比較器Ｃd には、電動機の励磁電流指令値
Ｉd * と上記励磁電流検出値Ｉd が入力され、偏差εd
＝Ｉd * −Ｉd が求められる。また、比較器Ｃq には、
電動機のトルク電流指令値Ｉq * と上記トルク電流検出
値Ｉq が入力され、偏差εq ＝Ｉq * −Ｉq が求められ
る。これらの偏差εd ，εq はそれぞれ電流制御補償回
路Ｇd （Ｓ），Ｇq （Ｓ）により増幅され、信号ｅd ，
ｅq となる。この信号ｅd ，ｅq は座標変換器ＶＥＣ−
２により、再び３相交流量ｅU ，ｅV ，ｅW に逆変換さ
れる。
Ｉd * と上記励磁電流検出値Ｉd が入力され、偏差εd
＝Ｉd * −Ｉd が求められる。また、比較器Ｃq には、
電動機のトルク電流指令値Ｉq * と上記トルク電流検出
値Ｉq が入力され、偏差εq ＝Ｉq * −Ｉq が求められ
る。これらの偏差εd ，εq はそれぞれ電流制御補償回
路Ｇd （Ｓ），Ｇq （Ｓ）により増幅され、信号ｅd ，
ｅq となる。この信号ｅd ，ｅq は座標変換器ＶＥＣ−
２により、再び３相交流量ｅU ，ｅV ，ｅW に逆変換さ
れる。
【００３５】一方、バイアス回路ＢＩＡＳは一定のある
いは可変の直流バイアス電圧ｅb を発生し、加算器
ＡU ，ＡV ，ＡW に入力する。加算器ＡU は３相交流量
ｅU とバイアス電圧ｅb を加算し、ｅU1＝ｅU ＋ｅbを
Ｕ相のＰＷＭ制御回路ＰＷＭU に入力する。Ｖ相，Ｗ相
も同様である。このバイアス電圧ｅb は３相交流量
ｅU ，ｅV ，ｅW の振幅が小さいときにだけ加えられ、
振幅が大きくなったときに、バイアス電圧ｅb は零にさ
れる。
いは可変の直流バイアス電圧ｅb を発生し、加算器
ＡU ，ＡV ，ＡW に入力する。加算器ＡU は３相交流量
ｅU とバイアス電圧ｅb を加算し、ｅU1＝ｅU ＋ｅbを
Ｕ相のＰＷＭ制御回路ＰＷＭU に入力する。Ｖ相，Ｗ相
も同様である。このバイアス電圧ｅb は３相交流量
ｅU ，ｅV ，ｅW の振幅が小さいときにだけ加えられ、
振幅が大きくなったときに、バイアス電圧ｅb は零にさ
れる。
【００３６】図２は、バイアス電圧ｅb を加えたときの
ＰＷＭ制御入力信号ｅU1，ｅV1，ｅW1と三角波Ｘの関
係を示す。−ＥG 〜ＥG は素子の最小オン時間から決ま
る制御不能範囲を示している。正のバイアス電圧ｅb を
加えることにより、入力信号ｅU1，ｅV1，ｅW1は三角波
Ｘの最大値Ｅmax より小さく、レベルＥG より大きい範
囲に入るようになる。インバータの出力電圧ＶU ，
ＶV ，ＶW は、当該入力信号ｅU1，ｅV1，ｅW1に比例し
た値となる。
ＰＷＭ制御入力信号ｅU1，ｅV1，ｅW1と三角波Ｘの関
係を示す。−ＥG 〜ＥG は素子の最小オン時間から決ま
る制御不能範囲を示している。正のバイアス電圧ｅb を
加えることにより、入力信号ｅU1，ｅV1，ｅW1は三角波
Ｘの最大値Ｅmax より小さく、レベルＥG より大きい範
囲に入るようになる。インバータの出力電圧ＶU ，
ＶV ，ＶW は、当該入力信号ｅU1，ｅV1，ｅW1に比例し
た値となる。
【００３７】３相３線式の負荷Ｍでは、線間電圧によっ
て負荷電流が決まり、各相のバイアス電圧はキャンセル
される。すなわち、線間電圧ＶUV，ＶVW，ＶWUは、ｋを
比例定数として、それぞれ、次のようになる。
て負荷電流が決まり、各相のバイアス電圧はキャンセル
される。すなわち、線間電圧ＶUV，ＶVW，ＶWUは、ｋを
比例定数として、それぞれ、次のようになる。
【００３８】 ＶUV＝ＶU −ＶV ＝ｋ・（ｅU1−ｅV1） ＝ｋ・（ｅU ＋ｅb −ｅV −ｅb ） ＝ｋ・（ｅU −ｅV ） ＶVW＝ＶV −ＶW ＝ｋ・（ｅV1−ｅW1） ＝ｋ・（ｅV ＋ｅb −ｅW −ｅb ） ＝ｋ・（ｅV −ｅW ） ＶWU＝ＶW −ＶU ＝ｋ・（ｅW1−ｅU1） ＝ｋ・（ｅW ＋ｅb −ｅU −ｅb ） ＝ｋ・（ｅW −ｅU ） このように、３相３線式の負荷に印加される線間電圧Ｖ
UV，ＶUW，ＶWUは当初の制御入力ｅU ，ｅV ，ｅW にだ
け関係し、バイアス電圧ｅb とは無関係になる。しか
も、制御不能領域には引っかからず、連続して負荷電流
を制御できるようになる。
UV，ＶUW，ＶWUは当初の制御入力ｅU ，ｅV ，ｅW にだ
け関係し、バイアス電圧ｅb とは無関係になる。しか
も、制御不能領域には引っかからず、連続して負荷電流
を制御できるようになる。
【００３９】前記３相交流量ｅU ，ｅV ，ｅW の振幅が
大きくなった場合、前記バイアス電圧ｅb を零にする。
大きくなった場合、前記バイアス電圧ｅb を零にする。
【００４０】図３は、バイアス電圧ｅb を零にしたとき
の、図１の装置のＰＷＭ動作を示すタイムチャートであ
る。図中、Ｘ，Ｙはそれぞれ正側および負側の三角波
（搬送波）、ｅU1，ｅV1，ｅW1はｅb ＝０としたときの
ＰＷＭ制御入力信号、 ＶU ，ＶV ，ＶW はインバータ
の出力相電圧を示す。 入力信号ｅU1が制御不能領域−
ＥG 〜ＥG の中に入ると、ゲート信号のパルス幅は一定
になり、出力電圧ＶU はＶG または−ＶG の一定値にな
る。他の相の出力電圧も同様になる。すなわち、出力電
圧ＶU ，ＶV ，ＶW の斜線で示した部分は負荷電流制御
から見たとき、外乱として作用する。
の、図１の装置のＰＷＭ動作を示すタイムチャートであ
る。図中、Ｘ，Ｙはそれぞれ正側および負側の三角波
（搬送波）、ｅU1，ｅV1，ｅW1はｅb ＝０としたときの
ＰＷＭ制御入力信号、 ＶU ，ＶV ，ＶW はインバータ
の出力相電圧を示す。 入力信号ｅU1が制御不能領域−
ＥG 〜ＥG の中に入ると、ゲート信号のパルス幅は一定
になり、出力電圧ＶU はＶG または−ＶG の一定値にな
る。他の相の出力電圧も同様になる。すなわち、出力電
圧ＶU ，ＶV ，ＶW の斜線で示した部分は負荷電流制御
から見たとき、外乱として作用する。
【００４１】しかし、例えば、電圧ＶU のａ点からｂ点
の間、Ｕ相電圧ＶU は制御不能になるが、このとき、Ｖ
相およびＷ相の電圧ＶV ，ＶW は制御可能な領域にあ
り、電流制御を行うと、当該電圧ＶV ，ＶW が補正され
て、負荷電流は正弦波に近い波形に制御される。
の間、Ｕ相電圧ＶU は制御不能になるが、このとき、Ｖ
相およびＷ相の電圧ＶV ，ＶW は制御可能な領域にあ
り、電流制御を行うと、当該電圧ＶV ，ＶW が補正され
て、負荷電流は正弦波に近い波形に制御される。
【００４２】この制御不能期間（ａ−ｂ）は、入力信号
ｅU1の振幅Ｅm が大きいほど、短くなり、外乱の影響も
小さくなる。従って、できるだけ振幅Ｅm が大きくなっ
たところで、バイアス電圧ｅb を零にするのが望まし
い。
ｅU1の振幅Ｅm が大きいほど、短くなり、外乱の影響も
小さくなる。従って、できるだけ振幅Ｅm が大きくなっ
たところで、バイアス電圧ｅb を零にするのが望まし
い。
【００４３】図４は、バイアス電圧ｅb として、直流分
ｅb(DC) の他に、出力周波数に同期した第３高調波電圧
ｅb(AC) を重畳させたもので、その結果、ＰＷＭ制御入
力信号ｅU1′，ｅV1′，ｅW1′の振幅値は図２の入力信
号ｅU1，ｅV1，ｅW1の振幅値より小さくなっている。従
って、その分だけ当初の信号ｅU ，ｅV ，ｅW の振幅を
増やすことができ、当該信号ｅU ，ｅV ，ｅW の振幅が
大きいところで、前記バイアス電圧ｅb を零に切り換え
ることができる。すなわち、バイアス電圧として、直流
分の他に交流成分を加えることにより、当該バイアス電
圧を零にしたときの外乱を小さくすることができる。
ｅb(DC) の他に、出力周波数に同期した第３高調波電圧
ｅb(AC) を重畳させたもので、その結果、ＰＷＭ制御入
力信号ｅU1′，ｅV1′，ｅW1′の振幅値は図２の入力信
号ｅU1，ｅV1，ｅW1の振幅値より小さくなっている。従
って、その分だけ当初の信号ｅU ，ｅV ，ｅW の振幅を
増やすことができ、当該信号ｅU ，ｅV ，ｅW の振幅が
大きいところで、前記バイアス電圧ｅb を零に切り換え
ることができる。すなわち、バイアス電圧として、直流
分の他に交流成分を加えることにより、当該バイアス電
圧を零にしたときの外乱を小さくすることができる。
【００４４】図５は本発明の制御方法の第２の実施例を
説明するための制御回路ブロック図である。図中、ＢＩ
ＡＳはバイアス電圧発生器、Ａ1 〜Ａ12は加減算器、Ｈ
1 〜Ｈ3 は信号補正回路、ＰＷＭU ，ＰＷＭV ，ＰＷＭ
W はＰＷＭ制御回路である。
説明するための制御回路ブロック図である。図中、ＢＩ
ＡＳはバイアス電圧発生器、Ａ1 〜Ａ12は加減算器、Ｈ
1 〜Ｈ3 は信号補正回路、ＰＷＭU ，ＰＷＭV ，ＰＷＭ
W はＰＷＭ制御回路である。
【００４５】バイアス電圧発生器ＢＩＡＳは３相入力信
号ｅU ，ｅV ，ｅW の振幅値Ｅm が小さいとき、バイア
ス電圧ｅb を発生し、当該振幅値が大きくなった場合、
ｅb ＝０とする。
号ｅU ，ｅV ，ｅW の振幅値Ｅm が小さいとき、バイア
ス電圧ｅb を発生し、当該振幅値が大きくなった場合、
ｅb ＝０とする。
【００４６】加算器Ａ1 〜Ａ3 によって、各入力信号ｅ
U ，ｅV ，ｅW にバイアス電圧ｅb が加えられ、それぞ
れｅU1＝ｅU ＋ｅb ，ｅV1＝ｅV ＋ｅb ，ｅW1＝ｅW ＋
ｅb の信号が出力される。
U ，ｅV ，ｅW にバイアス電圧ｅb が加えられ、それぞ
れｅU1＝ｅU ＋ｅb ，ｅV1＝ｅV ＋ｅb ，ｅW1＝ｅW ＋
ｅb の信号が出力される。
【００４７】図６は図５の信号補正回路Ｈ1 〜Ｈ3 の入
出力特性を表すもので、 入力信号ｅ1 が０〜ＥG のな
かにある時は、出力信号ｅ2 ＝ＥG とし、入力信号ｅ1
が０〜−ＥG のなかにある時は、出力信号ｅ2 ＝−ＥG
とし、その他の領域にある時は、ｅ2 ＝ｅ1 としてい
る。ここで、ＥG は前述の制御不能領域を考慮した一定
値である。
出力特性を表すもので、 入力信号ｅ1 が０〜ＥG のな
かにある時は、出力信号ｅ2 ＝ＥG とし、入力信号ｅ1
が０〜−ＥG のなかにある時は、出力信号ｅ2 ＝−ＥG
とし、その他の領域にある時は、ｅ2 ＝ｅ1 としてい
る。ここで、ＥG は前述の制御不能領域を考慮した一定
値である。
【００４８】図５において、減算器Ａ4 は信号補正回路
Ｈ1 の出力信号ｅU2と入力信号ｅU1の差を計算し、Δｅ
U ＝ｅU2−ｅU1を求めている。同様に、減算器Ａ5 ，Ａ
6 はそれぞれΔｅV ＝ｅV2−ｅV1，ΔｅW ＝ｅW2−ｅW1
を計算する。これらの差電圧ΔｅU ，ΔｅV ，Δｅ
W は、前述の制御不能領域に伴う外乱電圧に比例する量
となっている。
Ｈ1 の出力信号ｅU2と入力信号ｅU1の差を計算し、Δｅ
U ＝ｅU2−ｅU1を求めている。同様に、減算器Ａ5 ，Ａ
6 はそれぞれΔｅV ＝ｅV2−ｅV1，ΔｅW ＝ｅW2−ｅW1
を計算する。これらの差電圧ΔｅU ，ΔｅV ，Δｅ
W は、前述の制御不能領域に伴う外乱電圧に比例する量
となっている。
【００４９】Ｕ相の信号補正回路Ｈ1 の出力信号ｅ
U2は、加算器Ａ7 ，Ａ8 を介して前記差電圧ΔｅV およ
びΔｅW が加算され、ｅU3＝ｅU2＋ΔｅV ＋ΔｅW とし
て、ＰＷＭ制御回路ＰＷＭU に入力される。
U2は、加算器Ａ7 ，Ａ8 を介して前記差電圧ΔｅV およ
びΔｅW が加算され、ｅU3＝ｅU2＋ΔｅV ＋ΔｅW とし
て、ＰＷＭ制御回路ＰＷＭU に入力される。
【００５０】Ｖ相およびＷ相の入力信号も同様に、それ
ぞれ、加算器Ａ9 ，Ａ10およびＡ11，Ａ12を介して、 ｅV3＝ｅV2＋ΔｅU ＋ΔｅW ｅW3＝ｅW2＋ΔｅU ＋ΔｅV となる。
ぞれ、加算器Ａ9 ，Ａ10およびＡ11，Ａ12を介して、 ｅV3＝ｅV2＋ΔｅU ＋ΔｅW ｅW3＝ｅW2＋ΔｅU ＋ΔｅV となる。
【００５１】図７に、上記のようにして求められたＰＷ
Ｍ制御入力信号ｅU3，ｅV3，ｅW3の波形を示す。ただ
し、当初の入力信号ｅU ，ｅV ，ｅW の振幅値が大きく
なった状態で、バイアス電圧ｅb が零の場合を示す。
Ｍ制御入力信号ｅU3，ｅV3，ｅW3の波形を示す。ただ
し、当初の入力信号ｅU ，ｅV ，ｅW の振幅値が大きく
なった状態で、バイアス電圧ｅb が零の場合を示す。
【００５２】入力信号ｅU1，ｅV1，ｅW1が制御不能領域
−ＥG 〜ＥG の間にある時は、信号補正回路Ｈ1 〜Ｈ3
によって−ＥG またはＥG のどちらかに一定値に固定さ
れる。例えば、Ｕ相の信号ｅU2が一定値に固定されてい
る期間は前記差電圧ΔｅU の分だけ外乱となり、インバ
ータの出力電流を乱すので、当該外乱電圧分ΔｅU を打
ち消すように他のＶ相およびＷ相の入力信号ｅV2，ｅW2
に加えている。すなわち、最終的にＰＷＭ制御入力信号
ｅU3，ｅV3，ｅW3は図７に示すようになり、１相がＰＷ
Ｍ制御不能になっているとき、他の２相がそれを補うよ
うにＰＷＭ制御することができ、しかも、前記外乱によ
る影響をなくすことができる。
−ＥG 〜ＥG の間にある時は、信号補正回路Ｈ1 〜Ｈ3
によって−ＥG またはＥG のどちらかに一定値に固定さ
れる。例えば、Ｕ相の信号ｅU2が一定値に固定されてい
る期間は前記差電圧ΔｅU の分だけ外乱となり、インバ
ータの出力電流を乱すので、当該外乱電圧分ΔｅU を打
ち消すように他のＶ相およびＷ相の入力信号ｅV2，ｅW2
に加えている。すなわち、最終的にＰＷＭ制御入力信号
ｅU3，ｅV3，ｅW3は図７に示すようになり、１相がＰＷ
Ｍ制御不能になっているとき、他の２相がそれを補うよ
うにＰＷＭ制御することができ、しかも、前記外乱によ
る影響をなくすことができる。
【００５３】図５において、当初の入力信号ｅU ，
ｅV ，ｅW の振幅値が小さい場合、バイアス電圧ｅb が
加算され、信号補正回路Ｈ1 〜Ｈ3 の入力ｅU1，ｅV1，
ｅW1は常に制御不能領域の外にあり、 信号補正回路Ｈ
1 〜Ｈ3 の出力信号ｅU2，ｅV2，ｅW2は入力信号ｅU1，
ｅV1，ｅW1に等しくなる。故に、差電圧ΔｅU ，Δ
ｅV ，ΔｅW はこのとき零になり、ＰＷＭ制御入力信号
ｅU3，ｅV3，ｅW3は、 ｅU3＝ｅU1＝ｅU ＋ｅb ｅV3＝ｅV1＝ｅV ＋ｅb ｅW3＝ｅW1＝ｅW ＋ｅb となる。このときの動作は図１および図２で説明した動
作となり、３相負荷電流を連続して制御することができ
る。
ｅV ，ｅW の振幅値が小さい場合、バイアス電圧ｅb が
加算され、信号補正回路Ｈ1 〜Ｈ3 の入力ｅU1，ｅV1，
ｅW1は常に制御不能領域の外にあり、 信号補正回路Ｈ
1 〜Ｈ3 の出力信号ｅU2，ｅV2，ｅW2は入力信号ｅU1，
ｅV1，ｅW1に等しくなる。故に、差電圧ΔｅU ，Δ
ｅV ，ΔｅW はこのとき零になり、ＰＷＭ制御入力信号
ｅU3，ｅV3，ｅW3は、 ｅU3＝ｅU1＝ｅU ＋ｅb ｅV3＝ｅV1＝ｅV ＋ｅb ｅW3＝ｅW1＝ｅW ＋ｅb となる。このときの動作は図１および図２で説明した動
作となり、３相負荷電流を連続して制御することができ
る。
【００５４】図８は、図５の信号補正回路Ｈ1 〜Ｈ3 の
入出力特性の別の例を示すもので、入力ｅ1 が制御不能
領域−ＥG〜ＥG の間にある時、出力ｅ2 を零にしてい
る。その間、ＰＷＭ制御入力は零となり、ゲートパルス
を発生せず、出力電圧も零になる。
入出力特性の別の例を示すもので、入力ｅ1 が制御不能
領域−ＥG〜ＥG の間にある時、出力ｅ2 を零にしてい
る。その間、ＰＷＭ制御入力は零となり、ゲートパルス
を発生せず、出力電圧も零になる。
【００５５】図９は、図８の特性を持つ信号補正回路Ｈ
1 〜Ｈ3を用いたときの 差電圧ΔｅU ，ΔｅV ，Δｅ
W とＰＷＭ制御入力信号ｅU3，ｅV3，ｅW3の各波形を示
す。ただし、当初の入力信号ｅU ，ｅV ，ｅW の振幅値
が大きくなった状態で、バイアス電圧ｅb が零の場合を
示す。
1 〜Ｈ3を用いたときの 差電圧ΔｅU ，ΔｅV ，Δｅ
W とＰＷＭ制御入力信号ｅU3，ｅV3，ｅW3の各波形を示
す。ただし、当初の入力信号ｅU ，ｅV ，ｅW の振幅値
が大きくなった状態で、バイアス電圧ｅb が零の場合を
示す。
【００５６】入力信号ｅU1，ｅV1，ｅW1が制御不能領域
−ＥG 〜ＥG の間にある時は、信号補正回路Ｈ1 〜Ｈ3
によって零に固定される。例えば、Ｕ相の信号ｅU2が零
に固定されている期間は前記差電圧ΔｅU の分だけ外乱
となり、インバータの出力電流を乱すので、当該外乱電
圧分ΔｅU を打ち消すように他のＶ相およびＷ相の入力
信号ｅV2，ｅW2に加えている。すなわち、最終的にＰＷ
Ｍ制御入力信号ｅU3，ｅV3，ｅW3は図９に示すようにな
り、この場合も、１相がＰＷＭ制御不能になっていると
き、他の２相がそれを補うようにＰＷＭ制御することが
でき、しかも、前記外乱による影響をなくすことができ
る。
−ＥG 〜ＥG の間にある時は、信号補正回路Ｈ1 〜Ｈ3
によって零に固定される。例えば、Ｕ相の信号ｅU2が零
に固定されている期間は前記差電圧ΔｅU の分だけ外乱
となり、インバータの出力電流を乱すので、当該外乱電
圧分ΔｅU を打ち消すように他のＶ相およびＷ相の入力
信号ｅV2，ｅW2に加えている。すなわち、最終的にＰＷ
Ｍ制御入力信号ｅU3，ｅV3，ｅW3は図９に示すようにな
り、この場合も、１相がＰＷＭ制御不能になっていると
き、他の２相がそれを補うようにＰＷＭ制御することが
でき、しかも、前記外乱による影響をなくすことができ
る。
【００５７】このようにして、ＰＷＭ制御入力信号が小
さいときでも大きいときでも３相負荷電流を連続して制
御することができるようになり、従来の問題点をなくす
ことができる。
さいときでも大きいときでも３相負荷電流を連続して制
御することができるようになり、従来の問題点をなくす
ことができる。
【００５８】
【発明の効果】以上のように、本発明の３相３線式の中
性点クランプ式インバータの制御方法によれば、ＰＷＭ
制御入力信号の振幅の大きさに関係なく、全ての範囲で
制御可能となり、電動機負荷等に対して、リプルの少な
い正弦波電流を供給することができるようになる。
性点クランプ式インバータの制御方法によれば、ＰＷＭ
制御入力信号の振幅の大きさに関係なく、全ての範囲で
制御可能となり、電動機負荷等に対して、リプルの少な
い正弦波電流を供給することができるようになる。
【図１】本発明の制御方法の第１の実施例を説明するた
めの中性点クランプ式インバータ装置の構成図。
めの中性点クランプ式インバータ装置の構成図。
【図２】図１の装置の制御方法を説明するためのチイム
チャート。
チャート。
【図３】図１の装置の制御方法を説明するためのチイム
チャート。
チャート。
【図４】図１の装置の制御方法を説明するためのチイム
チャート。
チャート。
【図５】本発明の第２の実施例を説明するための制御回
路構成図。
路構成図。
【図６】図５の回路の動作を説明するための特性図。
【図７】図５の動作を説明するためのタイムチャート。
【図８】図５の回路の動作を説明するための特性図。
【図９】図５の動作を説明するためのタイムチャート。
【図１０】従来の中性点クランプ式電力変換器の制御方
法を説明するための主回路構成図。
法を説明するための主回路構成図。
【図１１】図１０の制御方法を説明するためのタイムチ
ャート。
ャート。
【図１２】図１０の制御方法を説明するためのタイムチ
ャート。
ャート。
Ｖd ，Ｖd1，Ｖd2…直流電圧源、ＩＮＶ…中性点クラン
プ式インバータ、Ｍ…３相交流電動機、Ｓ11〜Ｓ14，Ｓ
21〜Ｓ24，Ｓ31〜Ｓ34…自己消弧素子、Ｄ11〜Ｄ14，Ｄ
21〜Ｄ24，Ｄ31〜Ｄ34…フリーホイリングダイオード、
Ｄ15，Ｄ16，Ｄ25，Ｄ26，Ｄ35，Ｄ36…クランプ用ダイ
オード、ＣＴU ，ＣＴV ，ＣＴW …電流検出器、Ｃd ，
Ｃq …比較器、Ｇd （Ｓ），Ｇq （Ｓ）…電流制御補償
回路、ＶＥＣ−１，ＶＥＣ−２…座標変換器、ＡU ，Ａ
V ，ＡW …加算器、ＢＩＡＳ…バイアス回路、ＰＷ
ＭU ，ＰＷＭV ，ＰＷＭW …ＰＷＭ制御回路、Ａ1 〜Ａ
12…加減算器、Ｈ1 〜Ｈ3 …信号補正回路。
プ式インバータ、Ｍ…３相交流電動機、Ｓ11〜Ｓ14，Ｓ
21〜Ｓ24，Ｓ31〜Ｓ34…自己消弧素子、Ｄ11〜Ｄ14，Ｄ
21〜Ｄ24，Ｄ31〜Ｄ34…フリーホイリングダイオード、
Ｄ15，Ｄ16，Ｄ25，Ｄ26，Ｄ35，Ｄ36…クランプ用ダイ
オード、ＣＴU ，ＣＴV ，ＣＴW …電流検出器、Ｃd ，
Ｃq …比較器、Ｇd （Ｓ），Ｇq （Ｓ）…電流制御補償
回路、ＶＥＣ−１，ＶＥＣ−２…座標変換器、ＡU ，Ａ
V ，ＡW …加算器、ＢＩＡＳ…バイアス回路、ＰＷ
ＭU ，ＰＷＭV ，ＰＷＭW …ＰＷＭ制御回路、Ａ1 〜Ａ
12…加減算器、Ｈ1 〜Ｈ3 …信号補正回路。
フロントページの続き (56)参考文献 特開 平２−285967（ＪＰ，Ａ) 特開 平４−275059（ＪＰ，Ａ) 特開 平５−268773（ＪＰ，Ａ) 特開 平６−90564（ＪＰ，Ａ) 特開 平３−52564（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48
Claims (3)
- 【請求項１】 直列接続された４つの自己消弧素子と、
この各自己消弧素子にそれぞれ逆並列に接続されたフリ
ーホイリングダイオードと、前記４つの自己消弧素子の
真中の２つの自己消弧素子に並列であって、これらの極
性とは逆で直列に接続された２つのクランプ用ダイオー
ドとで構成された３レベルの出力電圧を発生する単相中
性点クランプ式インバータが３組設けられ、且つ前記各
自己消弧素子がパルス幅変調制御される３相３線式の中
性点クランプ式インバータにおいて、 前記パルス幅変調制御の３相入力信号ｅU ，ｅV ，ｅW
の振幅値Ｅm が小さいとき、前記各入力信号ｅU ，
ｅV ，ｅW に直流バイアス電圧ｅb(DC) 、あるいは直流
バイアス電圧ｅb(DC) および交流バイアス電圧ｅb(AC)
のいずれかを加え、前記振幅値Ｅm が大きくなったと
き、当該バイアス電圧を零にしたことを特徴とする３相
３線式の中性点クランプ式インバータの制御方法。 - 【請求項２】 直列接続された４つの自己消弧素子と、
この各自己消弧素子にそれぞれ逆並列に接続されたフリ
ーホイリングダイオードと、前記４つの自己消弧素子の
真中の２つの自己消弧素子に並列であって、これらの極
性とは逆で直列に接続された２つのクランプ用ダイオー
ドとで構成された３レベルの出力電圧を発生する単相中
性点クランプ式インバータが３組設けられ、且つ前記各
自己消弧素子がパルス幅変調制御される３相３線式の中
性点クランプ式インバータにおいて、 前記パルス幅変調制御の３相入力信号ｅU ，ｅV ，ｅW
のうち、１相の入力信号の絶対値がある基準レベルＥG
より小さくなったとき、当該相の入力信号を零あるいは
正または負の一定値ＥG のいずれかに固定し、その間、
前記中性点クランプ式インバータの３相出力電流を他の
２相でパルス幅変調制御したことを特徴とする３相３線
式の中性点クランプ式インバータの制御方法。 - 【請求項３】 直列接続された４つの自己消弧素子と、
この各自己消弧素子にそれぞれ逆並列に接続されたフリ
ーホイリングダイオードと、前記４つの自己消弧素子の
真中の２つの自己消弧素子に並列であって、これらの極
性とは逆で直列に接続された２つのクランプ用ダイオー
ドとで構成された３レベルの出力電圧を発生する単相中
性点クランプ式インバータが３組設けられ、且つ前記各
自己消弧素子がパルス幅変調制御される３相３線式の中
性点クランプ式インバータにおいて、 前記パルス幅変調制御の３相入力信号ｅU ，ｅV ，ｅW
の振幅値Ｅm が小さいとき、前記各入力信号ｅU ，
ｅV ，ｅW に直流バイアス電圧ｅb(DC) あるいは直流お
よび交流の和のバイアス電圧ｅb(DC) ＋ｅb(AC) を加え
てパルス幅変調制御し、前記振幅値Ｅm が大きくなった
とき、当該バイアス電圧を零にし、かつ前記３相入力信
号ｅU ，ｅV ，ｅW のうち、１相の入力信号の絶対値が
ある基準レベルＥG より小さいとき、当該相の入力信号
を零あるいは正または負の一定値ＥGのいずれかに固定
し、その間、前記中性点クランプ式インバータの３相出
力電流を他の２相でパルス幅変調制御したことを特徴と
する３相３線式の中性点クランプ式インバータの制御方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15846591A JP3222489B2 (ja) | 1991-06-28 | 1991-06-28 | ３相３線式の中性点クランプ式インバータの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15846591A JP3222489B2 (ja) | 1991-06-28 | 1991-06-28 | ３相３線式の中性点クランプ式インバータの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0515165A JPH0515165A (ja) | 1993-01-22 |
| JP3222489B2 true JP3222489B2 (ja) | 2001-10-29 |
Family
ID=15672336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15846591A Expired - Fee Related JP3222489B2 (ja) | 1991-06-28 | 1991-06-28 | ３相３線式の中性点クランプ式インバータの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3222489B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100468938C (zh) * | 2005-03-01 | 2009-03-11 | 广东明阳龙源电力电子有限公司 | 一种三电平逆变器的控制***及方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3708292B2 (ja) * | 1997-06-17 | 2005-10-19 | 三菱電機株式会社 | Ｐｗｍインバータ装置の制御方法および制御装置 |
| JP5277671B2 (ja) * | 2008-03-11 | 2013-08-28 | 株式会社リコー | モータ駆動装置 |
| JP5974646B2 (ja) * | 2012-06-07 | 2016-08-23 | 富士電機株式会社 | ３レベル電力変換回路の制御装置 |
| US9673713B2 (en) | 2012-12-04 | 2017-06-06 | Otis Elevator Company | Gate drive power supply for multilevel converter |
| WO2020255338A1 (ja) * | 2019-06-20 | 2020-12-24 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
-
1991
- 1991-06-28 JP JP15846591A patent/JP3222489B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100468938C (zh) * | 2005-03-01 | 2009-03-11 | 广东明阳龙源电力电子有限公司 | 一种三电平逆变器的控制***及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0515165A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0488201B1 (en) | Large capacity variable speed driving system for AC electric motor | |
| US4663702A (en) | Power converter apparatus and control method thereof | |
| JP3265398B2 (ja) | 直流送電装置の制御装置 | |
| JP2685586B2 (ja) | 多重インバータ装置 | |
| JP3102499B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JPS6137864B2 (ja) | ||
| EP3796538B1 (en) | Capacitor size reduction and lifetime extension for cascaded h-bridge drives | |
| JP3406512B2 (ja) | インバータ装置の制御方法及び制御装置 | |
| JP3222489B2 (ja) | ３相３線式の中性点クランプ式インバータの制御方法 | |
| JP2821168B2 (ja) | インバータ装置と交流電動機駆動システム | |
| JP3028268B2 (ja) | 電力変換装置 | |
| JPH0779574A (ja) | ３レベルインバータの制御回路 | |
| JP2708648B2 (ja) | 並列運転制御装置 | |
| JP3276135B2 (ja) | 電力変換装置 | |
| JPH0315273A (ja) | インバータ装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JP2926931B2 (ja) | 高調波抑制装置 | |
| JP2577514B2 (ja) | 中性点クランプ式電力変換器の制御方法 | |
| JPH0375893B2 (ja) | ||
| JPH03159570A (ja) | インバータ装置 | |
| JP3309761B2 (ja) | ３レベルインバータ装置 | |
| JP3222490B2 (ja) | 電力変換装置およびその制御方法 | |
| JP2006014532A (ja) | ３レベル電力変換装置 | |
| JP4279520B2 (ja) | 自励式電力変換装置用制御装置 | |
| JPH09215336A (ja) | Ｎｐｃインバータの制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |