JP3219081B2 - インバータの故障診断方法 - Google Patents
インバータの故障診断方法Info
- Publication number
- JP3219081B2 JP3219081B2 JP34703899A JP34703899A JP3219081B2 JP 3219081 B2 JP3219081 B2 JP 3219081B2 JP 34703899 A JP34703899 A JP 34703899A JP 34703899 A JP34703899 A JP 34703899A JP 3219081 B2 JP3219081 B2 JP 3219081B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- gate drive
- fault
- state
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、単一のインバータ
或いは複数の単位インバータの並列接続によってその大
容量化を図った多重構成インバータを対象とし、該各イ
ンバータの主回路を構成するＭＯＳＦＥＴ，ＳＩＴ，Ｉ
ＧＢＴ等の電力用半導体素子とそのゲート駆動電力供給
系要素における異常の有無確認と異常部位の特定を行う
インバータの故障診断方法に関する。
或いは複数の単位インバータの並列接続によってその大
容量化を図った多重構成インバータを対象とし、該各イ
ンバータの主回路を構成するＭＯＳＦＥＴ，ＳＩＴ，Ｉ
ＧＢＴ等の電力用半導体素子とそのゲート駆動電力供給
系要素における異常の有無確認と異常部位の特定を行う
インバータの故障診断方法に関する。
【０００２】
【従来の技術】従来のこの種のインバータの故障診断装
置としては、その基本回路構成を図３と図４の回路図に
例示するものが知られている。なお前記両図は、３台の
単位インバータの並列多重構成によりその大容量化を図
った場合を例示するものであり、該両図に関する以下の
説明は一般的にｎ台の単位インバータの並列接続による
多重化の場合にも同様に拡大適用できる。
置としては、その基本回路構成を図３と図４の回路図に
例示するものが知られている。なお前記両図は、３台の
単位インバータの並列多重構成によりその大容量化を図
った場合を例示するものであり、該両図に関する以下の
説明は一般的にｎ台の単位インバータの並列接続による
多重化の場合にも同様に拡大適用できる。
【０００３】先ず従来技術の第一の実施例を示す図３は
３台の単位インバータをそれぞれの主回路の入出力両側
にて互に並列接続し多重化した場合の例示である。なお
前記の単位インバータを以下の説明においてはインバー
タ・ユニットと称する。図３において１１1〜１１3はそ
れぞれ同一の回路構成をなし、例えば誘導性コイルとコ
ンデンサとの直列接続をなす負荷回路５を共通の負荷と
し所要の制御された交流を出力するインバータ・ユニッ
トである。
３台の単位インバータをそれぞれの主回路の入出力両側
にて互に並列接続し多重化した場合の例示である。なお
前記の単位インバータを以下の説明においてはインバー
タ・ユニットと称する。図３において１１1〜１１3はそ
れぞれ同一の回路構成をなし、例えば誘導性コイルとコ
ンデンサとの直列接続をなす負荷回路５を共通の負荷と
し所要の制御された交流を出力するインバータ・ユニッ
トである。
【０００４】以下前記ユニット１１1を例に説明すれ
ば、１４は三相交流をその入力とする整流器、Ｃfは該
整流器の出力電圧平滑用コンデンサ、Ｑ1〜Ｑ4は半導体
素子の例としてのＭＯＳＦＥＴ、２２1は該各ＦＥＴに
対するゲート駆動電力を供給するゲート駆動電源であ
る。また３1〜３4は前記各素子Ｑ1〜Ｑ4にそれぞれ対応
して設けられたゲート駆動回路であり、前記の駆動電源
２２1からのゲート駆動電力の供給と制御回路１６によ
るインバータ動作に必要なスイッチング順序指令信号と
を受け、指定された時点において所定のゲート信号を対
応する前記各素子Ｑ 1〜Ｑ4に与えるものである。
ば、１４は三相交流をその入力とする整流器、Ｃfは該
整流器の出力電圧平滑用コンデンサ、Ｑ1〜Ｑ4は半導体
素子の例としてのＭＯＳＦＥＴ、２２1は該各ＦＥＴに
対するゲート駆動電力を供給するゲート駆動電源であ
る。また３1〜３4は前記各素子Ｑ1〜Ｑ4にそれぞれ対応
して設けられたゲート駆動回路であり、前記の駆動電源
２２1からのゲート駆動電力の供給と制御回路１６によ
るインバータ動作に必要なスイッチング順序指令信号と
を受け、指定された時点において所定のゲート信号を対
応する前記各素子Ｑ 1〜Ｑ4に与えるものである。
【０００５】更に２０1〜２０4はそれぞれ前記ＦＥＴ各
素子Ｑ1〜Ｑ4に対応して設けられた故障検出回路であ
り、抵抗とフォトカプラ等により構成され対応するＦＥ
Ｔ素子の開閉部をなすドレインとソース間の電圧の有無
を検出し、もし通常のインバータ動作時に該ドレイン・
ソース間電圧が常時零となれば前記ＦＥＴ素子はそのド
レイン・ソース間が短絡故障状態にあるものとして該電
圧の検出結果を前記フォトカプラを介して故障表示回路
１７に与えるものである。
素子Ｑ1〜Ｑ4に対応して設けられた故障検出回路であ
り、抵抗とフォトカプラ等により構成され対応するＦＥ
Ｔ素子の開閉部をなすドレインとソース間の電圧の有無
を検出し、もし通常のインバータ動作時に該ドレイン・
ソース間電圧が常時零となれば前記ＦＥＴ素子はそのド
レイン・ソース間が短絡故障状態にあるものとして該電
圧の検出結果を前記フォトカプラを介して故障表示回路
１７に与えるものである。
【０００６】なお故障表示回路１７へは前記の各インバ
ータ・ユニット１１1〜１１3における全ての故障検出回
路から前記の電圧有無の検出信号が入力され、故障状態
にある全てのＦＥＴ素子が特定されて表示される。次に
従来技術の第二の実施例を示す図４は、３台のインバー
タ・ユニットにおける直流中間回路の整流器に関する接
続のみが図３の場合と異なるものである。即ち図３に示
す各インバータ・ユニット１１1〜１１3それぞれの直流
中間回路における３組の整流器１４を１組の共通整流器
４に統合すると共に該各直流中間回路における３組の平
滑用コンデンサＣfを互に並列に接続して前記整流器４
により共通に充電するものであり、これに伴い前記各イ
ンバータ・ユニット１１1〜１１3をそれぞれ２１1〜２
１3に符号変更したものである。なお前記ＦＥＴ各素子
の故障診断に関しては前述の図３の場合と同様となる。
ータ・ユニット１１1〜１１3における全ての故障検出回
路から前記の電圧有無の検出信号が入力され、故障状態
にある全てのＦＥＴ素子が特定されて表示される。次に
従来技術の第二の実施例を示す図４は、３台のインバー
タ・ユニットにおける直流中間回路の整流器に関する接
続のみが図３の場合と異なるものである。即ち図３に示
す各インバータ・ユニット１１1〜１１3それぞれの直流
中間回路における３組の整流器１４を１組の共通整流器
４に統合すると共に該各直流中間回路における３組の平
滑用コンデンサＣfを互に並列に接続して前記整流器４
により共通に充電するものであり、これに伴い前記各イ
ンバータ・ユニット１１1〜１１3をそれぞれ２１1〜２
１3に符号変更したものである。なお前記ＦＥＴ各素子
の故障診断に関しては前述の図３の場合と同様となる。
【０００７】
【発明が解決しようとする課題】前記従来の故障診断装
置においては、前記の図３と図４とに示す如く、各イン
バータ・ユニットにおける複数の半導体素子中の故障素
子の特定を行うために該各半導体素子それぞれに専用の
故障検出回路を設けており、故障検出回路の数量増大と
共に関連機器間の配線数の増大を来し、その大形化と所
要配線工数の増大等によるインバータ装置の高価格化を
招いていた。
置においては、前記の図３と図４とに示す如く、各イン
バータ・ユニットにおける複数の半導体素子中の故障素
子の特定を行うために該各半導体素子それぞれに専用の
故障検出回路を設けており、故障検出回路の数量増大と
共に関連機器間の配線数の増大を来し、その大形化と所
要配線工数の増大等によるインバータ装置の高価格化を
招いていた。
【０００８】またその故障診断機能に関し前記従来の故
障診断装置は、前記の各半導体素子自体の短絡状態の判
定は可能であるがそのゲート駆動回路等関連要素の故障
判定は出来ず、更に前記各インバータ・ユニットがそれ
ぞれの整流器入力側で或いはそれぞれの直流中間回路平
滑コンデンサの正負両端子で並列接続され且つそれぞれ
の逆変換部出力側においても並列接続されているため
に、前記各インバータ・ユニットの何れかにおけるブリ
ッジ構成の上下アームが共に短絡状態にあれば全インバ
ータ・ユニットにおける直流中間電圧は失われ前記各半
導体素は全て故障状態にあるものとして誤表示されて故
障診断機能自体が失われ、また上下何れか一方のアーム
短絡が発生した場合は該短絡アームの属するインバータ
・ユニットの特定ができない不具合があった。
障診断装置は、前記の各半導体素子自体の短絡状態の判
定は可能であるがそのゲート駆動回路等関連要素の故障
判定は出来ず、更に前記各インバータ・ユニットがそれ
ぞれの整流器入力側で或いはそれぞれの直流中間回路平
滑コンデンサの正負両端子で並列接続され且つそれぞれ
の逆変換部出力側においても並列接続されているため
に、前記各インバータ・ユニットの何れかにおけるブリ
ッジ構成の上下アームが共に短絡状態にあれば全インバ
ータ・ユニットにおける直流中間電圧は失われ前記各半
導体素は全て故障状態にあるものとして誤表示されて故
障診断機能自体が失われ、また上下何れか一方のアーム
短絡が発生した場合は該短絡アームの属するインバータ
・ユニットの特定ができない不具合があった。
【０００９】なお上記の上下アーム短絡時には当然他の
過電流保護機能等によりインバータ保護がなされてい
る。上記に鑑み本発明は、その小形化と関連機器間配線
数の低減とを図り且つその故障判定機能面においては全
半導体素子に関して該各素子自体とそのゲート制御系関
連要素とを区分して特定することが可能なインバータの
故障診断方法の提供を目的とするものである。
過電流保護機能等によりインバータ保護がなされてい
る。上記に鑑み本発明は、その小形化と関連機器間配線
数の低減とを図り且つその故障判定機能面においては全
半導体素子に関して該各素子自体とそのゲート制御系関
連要素とを区分して特定することが可能なインバータの
故障診断方法の提供を目的とするものである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明のインバータの故障診断方法においては下記の
如き構成をなすものとする。即ち、 １）請求項１に係わる発明は、インバータの主回路を構
成する複数の半導体素子とその関連部の故障判別を行う
インバータの故障診断方法であって、その故障診断時に
おいて、前記半導体素子に対するゲート駆動電力のその
所定値からの過大又は過少状態を検出し該各半導体素子
及びそのゲート駆動系関連要素に関する故障判別を行う
ゲート駆動電力判定手段と、前記インバータの直流中間
回路における整流器出力電圧平滑用のコンデンサを所定
の直流定電流で充電すると共に、該コンデンサの充電電
圧がその所定値に達する迄の所要時間のその所定値から
の長短を検出することによって前記半導体をそのアーム
素子となすブリッジ構成におけるアーム短絡状態を判定
する充電状態判定手段とを備えて成り、前記両判定手段
による前記のゲート駆動電力判定結果と充電状態判定結
果とに従って故障状態にある半導体素子及びそのゲート
駆動系関連要素の特定を行うものとする。また、 ２）請求項２に係わる発明は、複数の単位インバータの
並列接続より成る多重構成インバータをその対象とし、
該各単位インバータの主回路を構成する複数の半導体素
子とその関連部の故障判別を行うインバータの故障診断
方法であって、その故障診断時において、前記半導体素
子に対するゲート駆動電力のその所定値からの過大又は
過少状態を検出し該各半導体素子及びそのゲート駆動系
関連要素に関する故障判別を行うゲート駆動電力判定手
段と、前記インバータの直流中間回路における整流器出
力電圧平滑用のコンデンサを所定の直流定電流で充電す
ると共に、該コンデンサの充電電圧がその所定値に達す
る迄の所要時間のその所定値からの長短を検出すること
によって前記半導体をそのアーム素子となすブリッジ構
成におけるアーム短絡状態を判定する充電状態判定手段
とを備えて成り、前記両判定手段による前記のゲート駆
動電力判定結果と充電状態判定結果とに従って故障状態
にある半導体素子及びそのゲート駆動系関連要素の特定
を前記単位インバータの全てに対して行うものとする。
また、 ３）請求項３に係わる発明は、請求項１または２記載の
インバータの故障診断方法において、前記ゲート駆動電
力判定手段を前記各半導体素子に対するゲート駆動信号
のオン時とオフ時の両状態において前記の如き所定の故
障判別を行うものとする。また、 ４）請求項４に係わる発明は、請求項１または２記載の
インバータの故障診断方法において、前記充電状態判定
手段を前記ブリッジ構成における各半導体素子に対する
ゲート駆動信号を全てオフとなした状態と所定順序に従
う順次オン指令状態との両状態において短絡状態にある
アームに属する半導体素子の特定を行うものする。ま
た、 ５）請求項５に係わる発明は、請求項１乃至４のいずれ
かに記載のインバータの故障診断方法において、前記の
如く特定された各故障状態をそれぞれ対応表示する故障
表示手段を備えて成るものとする。
に本発明のインバータの故障診断方法においては下記の
如き構成をなすものとする。即ち、 １）請求項１に係わる発明は、インバータの主回路を構
成する複数の半導体素子とその関連部の故障判別を行う
インバータの故障診断方法であって、その故障診断時に
おいて、前記半導体素子に対するゲート駆動電力のその
所定値からの過大又は過少状態を検出し該各半導体素子
及びそのゲート駆動系関連要素に関する故障判別を行う
ゲート駆動電力判定手段と、前記インバータの直流中間
回路における整流器出力電圧平滑用のコンデンサを所定
の直流定電流で充電すると共に、該コンデンサの充電電
圧がその所定値に達する迄の所要時間のその所定値から
の長短を検出することによって前記半導体をそのアーム
素子となすブリッジ構成におけるアーム短絡状態を判定
する充電状態判定手段とを備えて成り、前記両判定手段
による前記のゲート駆動電力判定結果と充電状態判定結
果とに従って故障状態にある半導体素子及びそのゲート
駆動系関連要素の特定を行うものとする。また、 ２）請求項２に係わる発明は、複数の単位インバータの
並列接続より成る多重構成インバータをその対象とし、
該各単位インバータの主回路を構成する複数の半導体素
子とその関連部の故障判別を行うインバータの故障診断
方法であって、その故障診断時において、前記半導体素
子に対するゲート駆動電力のその所定値からの過大又は
過少状態を検出し該各半導体素子及びそのゲート駆動系
関連要素に関する故障判別を行うゲート駆動電力判定手
段と、前記インバータの直流中間回路における整流器出
力電圧平滑用のコンデンサを所定の直流定電流で充電す
ると共に、該コンデンサの充電電圧がその所定値に達す
る迄の所要時間のその所定値からの長短を検出すること
によって前記半導体をそのアーム素子となすブリッジ構
成におけるアーム短絡状態を判定する充電状態判定手段
とを備えて成り、前記両判定手段による前記のゲート駆
動電力判定結果と充電状態判定結果とに従って故障状態
にある半導体素子及びそのゲート駆動系関連要素の特定
を前記単位インバータの全てに対して行うものとする。
また、 ３）請求項３に係わる発明は、請求項１または２記載の
インバータの故障診断方法において、前記ゲート駆動電
力判定手段を前記各半導体素子に対するゲート駆動信号
のオン時とオフ時の両状態において前記の如き所定の故
障判別を行うものとする。また、 ４）請求項４に係わる発明は、請求項１または２記載の
インバータの故障診断方法において、前記充電状態判定
手段を前記ブリッジ構成における各半導体素子に対する
ゲート駆動信号を全てオフとなした状態と所定順序に従
う順次オン指令状態との両状態において短絡状態にある
アームに属する半導体素子の特定を行うものする。ま
た、 ５）請求項５に係わる発明は、請求項１乃至４のいずれ
かに記載のインバータの故障診断方法において、前記の
如く特定された各故障状態をそれぞれ対応表示する故障
表示手段を備えて成るものとする。
【００１１】例えば電力用半導体素子としてのＭＯＳＦ
ＥＴにおいては、該素子のドレインとソース間が何らか
の原因により破壊されて短絡状態となれば殆どの場合に
そのゲートとソース間も短絡状態となる。従って該短絡
状態において前記ＦＥＴ素子にそのゲート駆動信号を印
加すれば、該素子へ入力されるゲート駆動電力はその正
常時の値に比して大となる。即ち該ゲート駆動電力をそ
の正常時の値と比較することにより前記ＦＥＴ素子の短
絡状態の検出が可能となる。
ＥＴにおいては、該素子のドレインとソース間が何らか
の原因により破壊されて短絡状態となれば殆どの場合に
そのゲートとソース間も短絡状態となる。従って該短絡
状態において前記ＦＥＴ素子にそのゲート駆動信号を印
加すれば、該素子へ入力されるゲート駆動電力はその正
常時の値に比して大となる。即ち該ゲート駆動電力をそ
の正常時の値と比較することにより前記ＦＥＴ素子の短
絡状態の検出が可能となる。
【００１２】また前記ＦＥＴ素子のゲート駆動系を例え
ばゲート駆動電力を供給するゲート駆動電源と、該駆動
電源からの電力供給と前記素子へのゲート駆動信号とを
受けて動作するゲート駆動回路とで構成している場合
に、前記のＦＥＴ素子に対するゲート駆動信号オフ時に
おける前記ゲート駆動電力がその所定値に比し過大又は
過少であれば前記のゲート駆動電源又はゲート駆動回路
自体における故障の発生か更には該ゲート駆動電源から
前記ＦＥＴ素子に至る配線経路における接触不良又は配
線間短絡等該素子以外の部位における故障発生が考えら
れる。
ばゲート駆動電力を供給するゲート駆動電源と、該駆動
電源からの電力供給と前記素子へのゲート駆動信号とを
受けて動作するゲート駆動回路とで構成している場合
に、前記のＦＥＴ素子に対するゲート駆動信号オフ時に
おける前記ゲート駆動電力がその所定値に比し過大又は
過少であれば前記のゲート駆動電源又はゲート駆動回路
自体における故障の発生か更には該ゲート駆動電源から
前記ＦＥＴ素子に至る配線経路における接触不良又は配
線間短絡等該素子以外の部位における故障発生が考えら
れる。
【００１３】即ち、前記ＭＯＳＦＥＴ或いはＳＩＴ，Ｉ
ＧＢＴ等の電力用半導体素子においては、該半導体素子
に対するゲート駆動信号のオン及びオフ両状態における
前記ゲート駆動電力のその所定値との比較により、故障
発生が前記半導体素子自体にあるものか或いは該半導体
素子以外のゲート駆動電力供給系要素にあるものかの判
定が可能となる。
ＧＢＴ等の電力用半導体素子においては、該半導体素子
に対するゲート駆動信号のオン及びオフ両状態における
前記ゲート駆動電力のその所定値との比較により、故障
発生が前記半導体素子自体にあるものか或いは該半導体
素子以外のゲート駆動電力供給系要素にあるものかの判
定が可能となる。
【００１４】また電圧形のインバータは一般に交流入力
整流回路とその出力電圧平滑用コンデンサとから成る直
流中間回路と、ブリッジを形成する複数の半導体素子よ
り成る逆変換部とを有している。更に前記コンデンサに
対する充電の時定数は、前記逆変換部よりその負荷回路
に至る給電経路と該負荷回路自体における等価抵抗値と
等価インダクタンス及び前記コンデンサの静電容量とに
より規定される。
整流回路とその出力電圧平滑用コンデンサとから成る直
流中間回路と、ブリッジを形成する複数の半導体素子よ
り成る逆変換部とを有している。更に前記コンデンサに
対する充電の時定数は、前記逆変換部よりその負荷回路
に至る給電経路と該負荷回路自体における等価抵抗値と
等価インダクタンス及び前記コンデンサの静電容量とに
より規定される。
【００１５】従って前記充電時定数は、前記逆変換部を
構成する各半導体素子が所定の順序に従うオン・オフ動
作をしている場合と該半導体素子が全てオフ状態にある
場合との両状態に対応してそれぞれ異なる所定値を有す
るものとなり、もし該両状態に対応する充電時定数がそ
れぞれの所定値と異なることがあればこれは前記の時定
数関連諸元の何れかにおける異常に起因するものとな
る。
構成する各半導体素子が所定の順序に従うオン・オフ動
作をしている場合と該半導体素子が全てオフ状態にある
場合との両状態に対応してそれぞれ異なる所定値を有す
るものとなり、もし該両状態に対応する充電時定数がそ
れぞれの所定値と異なることがあればこれは前記の時定
数関連諸元の何れかにおける異常に起因するものとな
る。
【００１６】なお前記の如き充電時定数の変化はその残
留電荷を零となした前記コンデンサを所定の直流定電流
にて充電し、該充電に伴うコンデンサ端子電圧のその所
定値への到達時間に関しその所定時間との差異を判定す
ることにより可能となる。今、もし前記半導体素子が全
てオフ状態にある場合に前記の充電時定数がその所定値
よりも小さくなれば、その度合いに応じて前記逆変換部
のブリッジ構成における同相或いは異相の上下アームに
おける同時短絡を示すものとなり、また上下アームの同
時短絡でない時には前記のブリッジを構成する各半導体
素子を所定の順序に従い順次オンさせることにより異常
アームの特定が可能となる。
留電荷を零となした前記コンデンサを所定の直流定電流
にて充電し、該充電に伴うコンデンサ端子電圧のその所
定値への到達時間に関しその所定時間との差異を判定す
ることにより可能となる。今、もし前記半導体素子が全
てオフ状態にある場合に前記の充電時定数がその所定値
よりも小さくなれば、その度合いに応じて前記逆変換部
のブリッジ構成における同相或いは異相の上下アームに
おける同時短絡を示すものとなり、また上下アームの同
時短絡でない時には前記のブリッジを構成する各半導体
素子を所定の順序に従い順次オンさせることにより異常
アームの特定が可能となる。
【００１７】本発明は、単一のインバータ或いは複数の
インバータ・ユニットの並列接続によりその大容量化を
図った多重構成インバータを対象とし、前記各インバー
タにおけるブリッジを構成する各半導体素子に対するゲ
ート駆動電力の判定によって故障発生部位が該半導体素
子自体にあるものか或いは該半導体素子以外のゲート駆
動電力供給系の要素にあるものかの判定とその所属イン
バータ・ユニットの特定とを行い、更に前記の如き平滑
用コンデンサに対する直流定電流充電における所要充電
時間の判定により前記インバータ・ユニットにおける異
常半導体素子の特定或いは上下アームの同時短絡相の特
定を可能とするものである。
インバータ・ユニットの並列接続によりその大容量化を
図った多重構成インバータを対象とし、前記各インバー
タにおけるブリッジを構成する各半導体素子に対するゲ
ート駆動電力の判定によって故障発生部位が該半導体素
子自体にあるものか或いは該半導体素子以外のゲート駆
動電力供給系の要素にあるものかの判定とその所属イン
バータ・ユニットの特定とを行い、更に前記の如き平滑
用コンデンサに対する直流定電流充電における所要充電
時間の判定により前記インバータ・ユニットにおける異
常半導体素子の特定或いは上下アームの同時短絡相の特
定を可能とするものである。
【００１８】
【発明の実施の形態】以下本発明の実施の形態を図１の
回路図と図２のフローチャートとに従って説明する。な
お図１においては図３と図４とに示す従来技術の実施例
の場合と同一機能の構成要素に対しては同一の表示符号
を付している。図１は本発明の実施の形態を示すもので
あり図４に示す回路図において、ゲート駆動電源２２1
〜２２3と制御回路１６と故障表示回路１７とに関しそ
れぞれ機能追加を行って変更すると共に該各変更に伴っ
て各インバータ・ユニットにおける各故障検出回路２０
1〜２０4を取り去り、更に定電流源８を追加し、上記の
各変更に従って前記各ユニット２１1〜２１3をそれぞれ
１1〜１3の如く符号変更したものである。
回路図と図２のフローチャートとに従って説明する。な
お図１においては図３と図４とに示す従来技術の実施例
の場合と同一機能の構成要素に対しては同一の表示符号
を付している。図１は本発明の実施の形態を示すもので
あり図４に示す回路図において、ゲート駆動電源２２1
〜２２3と制御回路１６と故障表示回路１７とに関しそ
れぞれ機能追加を行って変更すると共に該各変更に伴っ
て各インバータ・ユニットにおける各故障検出回路２０
1〜２０4を取り去り、更に定電流源８を追加し、上記の
各変更に従って前記各ユニット２１1〜２１3をそれぞれ
１1〜１3の如く符号変更したものである。
【００１９】即ちゲート駆動電源２２1〜２２3について
は該各駆動電源の出力するゲート駆動電力値を示す信号
を追加発信する如く機能追加し、それぞれ２1〜２4の如
く符号変更したものである。また制御回路６は、３組の
インバータ・ユニットに対し通常の同期並列運転時にお
けるインバータ動作の指令信号を与えると共に、前記の
故障診断動作時には故障判定表示回路７の指令を受け前
記各インバータ・ユニットにおける各半導体素子に対し
所定順序に従うゲート駆動信号を与えるものであり、制
御回路１６に対して前記の故障診断動作用の機能追加を
行ったものである。
は該各駆動電源の出力するゲート駆動電力値を示す信号
を追加発信する如く機能追加し、それぞれ２1〜２4の如
く符号変更したものである。また制御回路６は、３組の
インバータ・ユニットに対し通常の同期並列運転時にお
けるインバータ動作の指令信号を与えると共に、前記の
故障診断動作時には故障判定表示回路７の指令を受け前
記各インバータ・ユニットにおける各半導体素子に対し
所定順序に従うゲート駆動信号を与えるものであり、制
御回路１６に対して前記の故障診断動作用の機能追加を
行ったものである。
【００２０】次に定電流源８は、前記各インバータ・ユ
ニットの平滑用コンデンサＣfそれぞれを所定の直流定
電流で充電すると共に、該充電により前記コンデンサの
端子電圧が定電圧ダイオード等により指定された所定の
電圧に達すれば該到達信号をフォトカプラ等を介して前
記の故障判定表示回路７へ与えるものである。また故障
判定表示回路７は、前記各インバータ・ユニット１1〜
１3における各ゲート駆動電源２1〜２4からそれぞれの
出力するゲート駆動電力値の信号を受け、該各電力値の
その所定値との大小比較を介して異常半導体素子のある
インバータ・ユニットの特定を行うと共に、定電流源８
からのコンデンサＣfに関する前記の充電到達信号を受
けて該信号発生迄に要した時間のその所要値との長短を
判定し前記の異常状態にあるインバータ・ユニットにお
ける異常半導体の特定を行うものである。
ニットの平滑用コンデンサＣfそれぞれを所定の直流定
電流で充電すると共に、該充電により前記コンデンサの
端子電圧が定電圧ダイオード等により指定された所定の
電圧に達すれば該到達信号をフォトカプラ等を介して前
記の故障判定表示回路７へ与えるものである。また故障
判定表示回路７は、前記各インバータ・ユニット１1〜
１3における各ゲート駆動電源２1〜２4からそれぞれの
出力するゲート駆動電力値の信号を受け、該各電力値の
その所定値との大小比較を介して異常半導体素子のある
インバータ・ユニットの特定を行うと共に、定電流源８
からのコンデンサＣfに関する前記の充電到達信号を受
けて該信号発生迄に要した時間のその所要値との長短を
判定し前記の異常状態にあるインバータ・ユニットにお
ける異常半導体の特定を行うものである。
【００２１】次に、以上の如き諸機能を有する各要素に
よりなされる故障診断動作を図２のフローチャートに従
い以下に説明する。先ず故障判定表示回路７の指示を受
けた制御回路６の指令信号により前記の各インバータ・
ユニット１1〜１3における各半導体素子（ＭＯＳＦＥ
Ｔ）Ｑ1〜Ｑ4対するゲート信号を全てオフとなした状態
で各ゲート駆動電源２1〜２4の出力するゲート駆動電力
値が正常か否かの判定を前記故障判定表示回路において
行い、異常時には前記の各ゲート駆動電源，各ゲート駆
動回路，又は信号線の接触不良等が発生したものとして
該異常発生部位の属するインバータ・ユニットの特定を
行う。
よりなされる故障診断動作を図２のフローチャートに従
い以下に説明する。先ず故障判定表示回路７の指示を受
けた制御回路６の指令信号により前記の各インバータ・
ユニット１1〜１3における各半導体素子（ＭＯＳＦＥ
Ｔ）Ｑ1〜Ｑ4対するゲート信号を全てオフとなした状態
で各ゲート駆動電源２1〜２4の出力するゲート駆動電力
値が正常か否かの判定を前記故障判定表示回路において
行い、異常時には前記の各ゲート駆動電源，各ゲート駆
動回路，又は信号線の接触不良等が発生したものとして
該異常発生部位の属するインバータ・ユニットの特定を
行う。
【００２２】次に同様にして、前記の各半導体素子Ｑ1
〜Ｑ4に対しそのゲート駆動信号を全てオンとなした状
態で各ゲート駆動電源２1〜２4の出力するゲート駆動電
力値の適否を前記故障判定表示回路において判定し、短
絡状態にある半導体素子を有する前記インバータ・ユニ
ットの特定を行う。続いて前記の故障判定表示回路７の
指示を受けた制御回路６と定電流源８とにより、前記各
半導体素子Ｑ1〜Ｑ4に対しそのゲート駆動信号を全てオ
フとした状態で、事前にその残留電荷が零となされた前
記各コンデンサに対し所定の直流定電流による充電を行
い、該充電によるコンデンサ端子電圧がその所定値に達
する迄の所要時間の適否を前記故障判定表示回路におい
て判定し、充電不能でその所要時間が長い場合は前記の
特定されたインバータ・ユニットにおける故障状態がそ
のブリッジ構成における同相上下アームの同時短絡であ
ると判定し、またもし充電可能な場合には、続いて前記
の各半導体素子Ｑ1〜Ｑ4に対し所定順序に従うゲート駆
動信号を与えた状態において前記と同様のコンデンサ充
電を行いその度毎の充電所要時間の適否を前記故障判定
表示回路において判定し、故障状態にある半導体素子の
特定を行う。
〜Ｑ4に対しそのゲート駆動信号を全てオンとなした状
態で各ゲート駆動電源２1〜２4の出力するゲート駆動電
力値の適否を前記故障判定表示回路において判定し、短
絡状態にある半導体素子を有する前記インバータ・ユニ
ットの特定を行う。続いて前記の故障判定表示回路７の
指示を受けた制御回路６と定電流源８とにより、前記各
半導体素子Ｑ1〜Ｑ4に対しそのゲート駆動信号を全てオ
フとした状態で、事前にその残留電荷が零となされた前
記各コンデンサに対し所定の直流定電流による充電を行
い、該充電によるコンデンサ端子電圧がその所定値に達
する迄の所要時間の適否を前記故障判定表示回路におい
て判定し、充電不能でその所要時間が長い場合は前記の
特定されたインバータ・ユニットにおける故障状態がそ
のブリッジ構成における同相上下アームの同時短絡であ
ると判定し、またもし充電可能な場合には、続いて前記
の各半導体素子Ｑ1〜Ｑ4に対し所定順序に従うゲート駆
動信号を与えた状態において前記と同様のコンデンサ充
電を行いその度毎の充電所要時間の適否を前記故障判定
表示回路において判定し、故障状態にある半導体素子の
特定を行う。
【００２３】
【発明の効果】本発明によれば、単一のインバータ或い
は複数のインバータ・ユニットの並列接続によりその大
容量化を図った多重構成インバータを対象とし、該各ユ
ニットにおける半導体素子に対するゲート駆動電力の値
の適否判定により故障発生部位が該半導体素子自体にあ
るものか或いは該半導体素子以外のゲート駆動電力供給
系要素にあるものかの判定と該故障発生部位のあるイン
バータ・ユニットの特定とを行い、更に前記の如き平滑
用コンデンサに対する直流定電流充電による所要充電時
間の判定により前記の異常インバータ・ユニットにおけ
る異常半導体素子の特定或いは上下アームの同時短絡相
の特定等を可能とする如く所要の回路構成をなすことに
より、その故障判定機能面においては回路構成をなす全
半導体素子に関して該各素子自体とそのゲート制御系関
連要素とを区分して故障部位の特定を可能とし、またそ
の小形化と関連機器間線数配線数の低減とによる低廉化
とをとを可能とすることができる。
は複数のインバータ・ユニットの並列接続によりその大
容量化を図った多重構成インバータを対象とし、該各ユ
ニットにおける半導体素子に対するゲート駆動電力の値
の適否判定により故障発生部位が該半導体素子自体にあ
るものか或いは該半導体素子以外のゲート駆動電力供給
系要素にあるものかの判定と該故障発生部位のあるイン
バータ・ユニットの特定とを行い、更に前記の如き平滑
用コンデンサに対する直流定電流充電による所要充電時
間の判定により前記の異常インバータ・ユニットにおけ
る異常半導体素子の特定或いは上下アームの同時短絡相
の特定等を可能とする如く所要の回路構成をなすことに
より、その故障判定機能面においては回路構成をなす全
半導体素子に関して該各素子自体とそのゲート制御系関
連要素とを区分して故障部位の特定を可能とし、またそ
の小形化と関連機器間線数配線数の低減とによる低廉化
とをとを可能とすることができる。
【図１】本発明の実施の形態を示すインバータの故障診
断装置の回路図
断装置の回路図
【図２】図１に対応するフローチャート
【図３】従来技術の第一の実施例を示すインバータの故
障診断装置の回路図
障診断装置の回路図
【図４】従来技術の第二の実施例を示すインバータの故
障診断装置の回路図
障診断装置の回路図
１n インバータ・ユニット（ｎ＝１，２，３） ２n ゲート駆動電源（ｎ＝１，２，３） ３n ゲート駆動回路（ｎ＝１，２，３，４） ４ 整流器 ５ 負荷回路 ６ 制御回路 ７ 故障判定表示回路 ８ 定電流源 １１n インバータ・ユニット（ｎ＝１，２，３） １６ 制御回路 １７ 故障表示回路 ２０n 故障検出回路（ｎ＝１，２，３，４） ２１n インバータ・ユニット（ｎ＝１，２，３） ２２n ゲート駆動電源（ｎ＝１，２，３） Ｃf 整流電圧平滑用コンデンサ Ｑn ＭＯＳＦＥＴ等の半導体素子（ｎ＝１，２，
３）
３）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−118065（ＪＰ，Ａ) 特開 昭63−99778（ＪＰ，Ａ) 特開 平１−126172（ＪＰ，Ａ) 特開 平１−129170（ＪＰ，Ａ) 特開 平４−135077（ＪＰ，Ａ) 特開 平３−269268（ＪＰ，Ａ) 実開 平３−94036（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 G01R 31/02 G05F 1/10 304 H02M 7/537
Claims (5)
- 【請求項１】インバータの主回路を構成する複数の半導
体素子とその関連部の故障判別を行うインバータの故障
診断方法であって、その故障診断時において、前記半導
体素子に対するゲート駆動電力のその所定値からの過大
又は過少状態を検出し該各半導体素子及びそのゲート駆
動系関連要素に関する故障判別を行うゲート駆動電力判
定手段と、前記インバータの直流中間回路における整流
器出力電圧平滑用のコンデンサを所定の直流定電流で充
電すると共に、該コンデンサの充電電圧がその所定値に
達する迄の所要時間のその所定値からの長短を検出する
ことによって前記半導体をそのアーム素子となすブリッ
ジ構成におけるアーム短絡状態を判定する充電状態判定
手段とを備えて成り、前記両判定手段による前記のゲー
ト駆動電力判定結果と充電状態判定結果とに従って故障
状態にある半導体素子及びそのゲート駆動系関連要素の
特定を行うことを特徴とするインバータの故障診断方
法。 - 【請求項２】複数の単位インバータの並列接続より成る
多重構成インバータをその対象とし、該各単位インバー
タの主回路を構成する複数の半導体素子とその関連部の
故障判別を行うインバータの故障診断方法であって、そ
の故障診断時において、前記半導体素子に対するゲート
駆動電力のその所定値からの過大又は過少状態を検出し
該各半導体素子及びそのゲート駆動系関連要素に関する
故障判別を行うゲート駆動電力判定手段と、前記インバ
ータの直流中間回路における整流器出力電圧平滑用のコ
ンデンサを所定の直流定電流で充電すると共に、該コン
デンサの充電電圧がその所定値に達する迄の所要時間の
その所定値からの長短を検出することによって前記半導
体をそのアーム素子となすブリッジ構成におけるアーム
短絡状態を判定する充電状態判定手段とを備えて成り、
前記両判定手段による前記のゲート駆動電力判定結果と
充電状態判定結果とに従って故障状態にある半導体素子
及びそのゲート駆動系関連要素の特定を前記単位インバ
ータの全てに対して行うことを特徴とするインバータの
故障診断方法。 - 【請求項３】請求項１または２記載のインバータの故障
診断方法において、前記ゲート駆動電力判定手段を前記
各半導体素子に対するゲート駆動信号のオン時とオフ時
の両状態において前記の如き所定の故障判別を行うもの
となすことを特徴とするインバータの故障診断方法。 - 【請求項４】請求項１または２記載のインバータの故障
診断方法において、前記充電状態判定手段を前記ブリッ
ジ構成における各半導体素子に対するゲート駆動信号を
全てオフとなした状態と所定順序に従う順次オン指令状
態との両状態において短絡状態にあるアームに属する半
導体素子の特定を行うものとなすことを特徴とするイン
バータの故障診断方法。 - 【請求項５】請求項１乃至４のいずれかに記載のインバ
ータの故障診断方法において、前記の如く特定された各
故障状態をそれぞれ対応表示する故障表示手段を備えて
成ることを特徴とするインバータの故障診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34703899A JP3219081B2 (ja) | 1992-11-26 | 1999-12-07 | インバータの故障診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34703899A JP3219081B2 (ja) | 1992-11-26 | 1999-12-07 | インバータの故障診断方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31544592A Division JP3167464B2 (ja) | 1992-11-26 | 1992-11-26 | インバータの故障診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000152636A JP2000152636A (ja) | 2000-05-30 |
| JP3219081B2 true JP3219081B2 (ja) | 2001-10-15 |
Family
ID=18387509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34703899A Expired - Lifetime JP3219081B2 (ja) | 1992-11-26 | 1999-12-07 | インバータの故障診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219081B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3962991B2 (ja) * | 2002-11-18 | 2007-08-22 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
| KR101144314B1 (ko) | 2009-12-04 | 2012-05-14 | 충북대학교 산학협력단 | 다중레벨 인버터의 다단 스위치 고장 진단 장치 및 방법 |
| DE102015222990A1 (de) * | 2015-11-20 | 2017-05-24 | Zf Friedrichshafen Ag | Sichere Steuerung eines Verbrauchers |
-
1999
- 1999-12-07 JP JP34703899A patent/JP3219081B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000152636A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3167464B2 (ja) | インバータの故障診断装置 | |
| JPH05336759A (ja) | インバータ装置 | |
| JPH0866056A (ja) | インバータ装置 | |
| CN1846343B (zh) | 检测ac-ac或dc-ac功率转换设备中的故障的方法和装置 | |
| JP2608701B2 (ja) | 保護装置の点検回路 | |
| EP0477367A1 (en) | Device for preventing inrush current from flowing into electric apparatus | |
| JP4835930B2 (ja) | 地絡検出手段を備えたインバータ装置 | |
| JP3219081B2 (ja) | インバータの故障診断方法 | |
| GB2293505A (en) | Detecting abnormal conditions in a semiconductor composite element | |
| JPH07239359A (ja) | インバータ装置及びその運転方法 | |
| JP7173164B2 (ja) | スイッチングモジュール | |
| JP3228281B2 (ja) | インバータの故障診断方法 | |
| US20200052641A1 (en) | Method for detecting a motor phase fault of a motor arrangement and drive circuit for driving an electronically commutated motor | |
| US6038114A (en) | Motor controller having delta motor wiring error detection capability | |
| CN1040472C (zh) | 逆变器装置的接地检测方法 | |
| JPH07135781A (ja) | 直列多重インバータ装置の制御方法 | |
| JP2791157B2 (ja) | インバータ装置の異常検出装置 | |
| JP2002159102A (ja) | 電気車制御装置 | |
| US6072674A (en) | Motor controller having automatic swapped lead wiring detection capability | |
| JP2001268933A (ja) | コンデンサの過電圧抑制回路 | |
| KR0133492Y1 (ko) | 보조 전원장치 보호회로 | |
| JPH04285402A (ja) | 電気車制御装置 | |
| JP3055339B2 (ja) | インバ−タにおけるスイッチング素子または／およびスイッチング素子駆動部の破損チェック方法 | |
| JP2638982B2 (ja) | 初期充電方法 | |
| JPH04140013A (ja) | 三相入力欠相検出方法および三相入力欠相検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |