JP3211351B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3211351B2 JP3211351B2 JP8674192A JP8674192A JP3211351B2 JP 3211351 B2 JP3211351 B2 JP 3211351B2 JP 8674192 A JP8674192 A JP 8674192A JP 8674192 A JP8674192 A JP 8674192A JP 3211351 B2 JP3211351 B2 JP 3211351B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- emitter
- substrate
- region
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】この発明はトランジスタに関し、特にバイ
ポーラトランジスタまたはMOS型電界効果トランジス
タの構造に関する。
ポーラトランジスタまたはMOS型電界効果トランジス
タの構造に関する。
【0002】
【従来の技術】従来、トランジスタは図4に断面図とし
て示すMOS型電界効果トランジスタのようにドレイン
(バイポーラトランジスタの場合はコレクタ)として作
用する基板の上のエピタキシャル層11の表面に逆導電
型の層20を設け、ソースアルミ電極(バイポーラトラ
ンジスタ場合はエミッタ電極)15を前記逆導電型の層
20まで引き出し、ボンデングワイヤ6を接続するボン
ディングパッドとしている。
て示すMOS型電界効果トランジスタのようにドレイン
(バイポーラトランジスタの場合はコレクタ)として作
用する基板の上のエピタキシャル層11の表面に逆導電
型の層20を設け、ソースアルミ電極(バイポーラトラ
ンジスタ場合はエミッタ電極)15を前記逆導電型の層
20まで引き出し、ボンデングワイヤ6を接続するボン
ディングパッドとしている。
【0003】なお、上記のような構成とする主な理由は
ドレイン(コレクタ)領域表面に酸化膜を介して、設け
たボンディングパッドにワイヤボンディングを行うと
(特にパワートランジスタの場合はワイヤが太いので)
酸化膜にクラックが入りがちであり、クラックが入ると
ソース−ドレイン間(エミッタ−コレクタ間)がショー
トまたは耐圧不良となるのでそれをさけるためである。
ドレイン(コレクタ)領域表面に酸化膜を介して、設け
たボンディングパッドにワイヤボンディングを行うと
(特にパワートランジスタの場合はワイヤが太いので)
酸化膜にクラックが入りがちであり、クラックが入ると
ソース−ドレイン間(エミッタ−コレクタ間)がショー
トまたは耐圧不良となるのでそれをさけるためである。
【0004】したがって、ドレイン−ソース間(コレク
タ−エミッタ間)は逆方向に電圧が印加されるとショー
ト状態となっている。
タ−エミッタ間)は逆方向に電圧が印加されるとショー
ト状態となっている。
【0005】なお,図4に示すトランジスタのボンディ
ングパッドではなく、酸化膜上にボンディングパッドを
設けるものについても、MOS型電界効果トランジスタ
はやはり逆方向はショートとなっており、バイポーラト
ランジスタの場合は比較的低い耐圧のエミッタ接合の逆
耐圧を有しており、いずれも逆方向に電圧が与えられる
と電流が流れる構造となっている。
ングパッドではなく、酸化膜上にボンディングパッドを
設けるものについても、MOS型電界効果トランジスタ
はやはり逆方向はショートとなっており、バイポーラト
ランジスタの場合は比較的低い耐圧のエミッタ接合の逆
耐圧を有しており、いずれも逆方向に電圧が与えられる
と電流が流れる構造となっている。
【0006】
【発明が解決しようとする課題】ところで上記の従来の
トランジスタは逆方向にはON状態となっているので、
突発的な電気的パルス、つまりサージに対して過大な電
流が流れ、ダメージを受け易いという欠点があった。
トランジスタは逆方向にはON状態となっているので、
突発的な電気的パルス、つまりサージに対して過大な電
流が流れ、ダメージを受け易いという欠点があった。
【0007】
【課題を解決するための手段】この発明の半導体装置
は、ドレイン(又はコレクタ)として作用する基板と、
基板内表面に形成された基板と同じ導電型のソース(又
はエミッタ)領域と、基板表面に形成されソース(又は
エミッタ)領域に電気的接続されたソース(又はエミッ
タ)電極と、基板表面に形成されたソースボンディング
ワイヤ接続用のボンディングパッドとを具備し、ソース
(又はエミッタ)領域への逆電圧をダイオードにより制
限する半導体装置であって、基板内表面に形成され、基
板とは逆導電型の領域で表面を除いて囲まれて電気的に
絶縁された、基板と同じ導電型のボンディング領域と、
ボンディング領域内表面に選択的に形成された、基板と
は逆導電型のソース(又はエミッタ)電極接続領域とを
有し、ソース(又はエミッタ)電極がソース(又はエミ
ッタ)電極接続領域に電気的接続されるとともに、ボン
ディングパッドが前記ボンディング領域に電気的接続さ
れ、ダイオードがソース(又はエミッタ)電極接続領域
とボンディング領域とからなることを特徴とする。
は、ドレイン(又はコレクタ)として作用する基板と、
基板内表面に形成された基板と同じ導電型のソース(又
はエミッタ)領域と、基板表面に形成されソース(又は
エミッタ)領域に電気的接続されたソース(又はエミッ
タ)電極と、基板表面に形成されたソースボンディング
ワイヤ接続用のボンディングパッドとを具備し、ソース
(又はエミッタ)領域への逆電圧をダイオードにより制
限する半導体装置であって、基板内表面に形成され、基
板とは逆導電型の領域で表面を除いて囲まれて電気的に
絶縁された、基板と同じ導電型のボンディング領域と、
ボンディング領域内表面に選択的に形成された、基板と
は逆導電型のソース(又はエミッタ)電極接続領域とを
有し、ソース(又はエミッタ)電極がソース(又はエミ
ッタ)電極接続領域に電気的接続されるとともに、ボン
ディングパッドが前記ボンディング領域に電気的接続さ
れ、ダイオードがソース(又はエミッタ)電極接続領域
とボンディング領域とからなることを特徴とする。
【0008】
【作用】上記の構成によると、ソース電極(エミッタ電
極)はソース(エミッタ)電極接続領域とボンディング
領域とで作るダイオードを介してボンディングパッドに
接続するので逆方向には電流が流れず保護の役割を果た
し、トランジスタがON状態のときにはダイオードは順
方向となるので十分な通電が電圧降下を起こすことなく
可能である。
極)はソース(エミッタ)電極接続領域とボンディング
領域とで作るダイオードを介してボンディングパッドに
接続するので逆方向には電流が流れず保護の役割を果た
し、トランジスタがON状態のときにはダイオードは順
方向となるので十分な通電が電圧降下を起こすことなく
可能である。
【0009】
【実施例1】以下、この発明について図面を参照して説
明する。
明する。
【0010】第1図はこの発明の一実施例のNチャンネ
ルMOS型電界効果トランジスタの断面図である。図に
おいて、1はゲートポリシリコン電極、2は層間絶縁
膜,3はゲート酸化膜,4は厚い酸化膜、5はアルミで
なるボンディングパッド、6はソースボンディングワイ
ヤー、7・8はMOSトランジスタを形成するベース・
ソース部、9・10は絶縁領域を形成するための押込拡
散部・埋込拡散部、11はドレインとして作用するN型
エピタキシャル層、12はN+ 型エピタキシャル層、1
2はN+ 型基板ウェーハ、13はダイオードのアノード
として作用するP型ソース電極接続する領域、14はダ
イオードのカソードとして作用するN型のボンディング
領域で、エピタキシャル層11と同時に形成される、1
5はソースアルミ電極である。
ルMOS型電界効果トランジスタの断面図である。図に
おいて、1はゲートポリシリコン電極、2は層間絶縁
膜,3はゲート酸化膜,4は厚い酸化膜、5はアルミで
なるボンディングパッド、6はソースボンディングワイ
ヤー、7・8はMOSトランジスタを形成するベース・
ソース部、9・10は絶縁領域を形成するための押込拡
散部・埋込拡散部、11はドレインとして作用するN型
エピタキシャル層、12はN+ 型エピタキシャル層、1
2はN+ 型基板ウェーハ、13はダイオードのアノード
として作用するP型ソース電極接続する領域、14はダ
イオードのカソードとして作用するN型のボンディング
領域で、エピタキシャル層11と同時に形成される、1
5はソースアルミ電極である。
【0011】次に上記のMOS型電界効果トランジスタ
の動作について説明する。ゲートポリシリコン電極1に
正の電圧を印加することでMOS型電界効果トランジス
タはON状態となり、ON電流は基板ウェーハ12→エ
ピタキシャル層11→ベース部7→ソース部8→ソース
アルミ電極15を通り、ソース電極接続領域13からボ
ンディング領域14とボンディングパッド5を通ってソ
ースボンディングワイヤ6に通電される。
の動作について説明する。ゲートポリシリコン電極1に
正の電圧を印加することでMOS型電界効果トランジス
タはON状態となり、ON電流は基板ウェーハ12→エ
ピタキシャル層11→ベース部7→ソース部8→ソース
アルミ電極15を通り、ソース電極接続領域13からボ
ンディング領域14とボンディングパッド5を通ってソ
ースボンディングワイヤ6に通電される。
【0012】一方、MOS型電界効果トランジスタがO
FF状態のときソース−ドレイン間に逆電圧が印加され
た場合は、ソース電極接続領域13とボンディング領域
14、ソースアルミ電極15には電流は流れない。
FF状態のときソース−ドレイン間に逆電圧が印加され
た場合は、ソース電極接続領域13とボンディング領域
14、ソースアルミ電極15には電流は流れない。
【0013】この実施例によればトランジスタがON状
態のときには,基板つまりドレインがソースワイヤーへ
の通電は可能であり、OFF状態のときには、ダイオー
ドの働きにより、ソース側からのサージに対して、トラ
ンジスタを保護することになり、破壊耐量が向上すると
いう利点がある。本実施例はMOS型電界効果トランジ
スタであるがバイポーラトランジスタでも同様な効果が
ある。
態のときには,基板つまりドレインがソースワイヤーへ
の通電は可能であり、OFF状態のときには、ダイオー
ドの働きにより、ソース側からのサージに対して、トラ
ンジスタを保護することになり、破壊耐量が向上すると
いう利点がある。本実施例はMOS型電界効果トランジ
スタであるがバイポーラトランジスタでも同様な効果が
ある。
【0014】図2に電界効果トランジスタとバイポーラ
トランジスタにダイオードを形成した場合の回路図を示
す。ダイオード16・17によりソース側からのサージ
に対してトランジスタは保護される。
トランジスタにダイオードを形成した場合の回路図を示
す。ダイオード16・17によりソース側からのサージ
に対してトランジスタは保護される。
【0015】図5にソース−ドレイン間の電圧・電流特
性を示す。18はドレインからソース方向への通常の耐
圧値、19はダイオードの逆耐圧値であり、(a),
(b)のようにダイオードの耐圧は、図10のソース電
極接続領域13の不純物より設定が自由である。
性を示す。18はドレインからソース方向への通常の耐
圧値、19はダイオードの逆耐圧値であり、(a),
(b)のようにダイオードの耐圧は、図10のソース電
極接続領域13の不純物より設定が自由である。
【0016】
【実施例2】図3はこの発明の第2実施例の断面図であ
る。この実施例は、前記第1の実施例の図1注のソース
電極接続領域13、つまりダイオードのアノードとなる
P領域をボンディングパッド5を取り囲む環状にした点
を除いては、第1の実施例と同様であるため、同一部分
には同一参照符号を付してその説明を省略する。この実
施例ではP領域13を長く環状に形成しているため、接
合面積が大きくなることで電流容量が大きくなり大電流
通電が可能になり、破壊耐量も向上するという利点があ
る。
る。この実施例は、前記第1の実施例の図1注のソース
電極接続領域13、つまりダイオードのアノードとなる
P領域をボンディングパッド5を取り囲む環状にした点
を除いては、第1の実施例と同様であるため、同一部分
には同一参照符号を付してその説明を省略する。この実
施例ではP領域13を長く環状に形成しているため、接
合面積が大きくなることで電流容量が大きくなり大電流
通電が可能になり、破壊耐量も向上するという利点があ
る。
【0017】以上実施例はNチャンネルMOS型電界効
果トランジスタに付いて主として説明したが、他のトラ
ンジスタ、例えばPチャンネル電界効果トランジスタ、
NPNトランジスタにも同様の効果があることは言うま
でもない。
果トランジスタに付いて主として説明したが、他のトラ
ンジスタ、例えばPチャンネル電界効果トランジスタ、
NPNトランジスタにも同様の効果があることは言うま
でもない。
【0018】
【発明の効果】以上説明したように、この発明はトラン
ジスタの逆方向にも耐圧を持たせたことにより、逆方向
のサージに対してトランジスタ本体を保護することによ
り破壊しにくくなるという効果がある。
ジスタの逆方向にも耐圧を持たせたことにより、逆方向
のサージに対してトランジスタ本体を保護することによ
り破壊しにくくなるという効果がある。
【0019】また、両方向に耐圧のあるトライアックよ
りもMOS型電界効果トランジスタにすればスイッチン
グスピードが早くなり、スイッチングロスも少なくなり
有利である。
りもMOS型電界効果トランジスタにすればスイッチン
グスピードが早くなり、スイッチングロスも少なくなり
有利である。
【図1】 この発明のダイオードを形成したMOS型電
界効果トランジスタの断面図。
界効果トランジスタの断面図。
【図2】 (a)は本発明のMOS型電界効果トランジ
スタの等価回路図。(b)は、バイポーラNPNトラン
ジスタの等価回路図である。
スタの等価回路図。(b)は、バイポーラNPNトラン
ジスタの等価回路図である。
【図3】 本発明の他の実施例の断面図。
【図4】 従来のMOS型電界効果トランジスタのソー
スボンディングワイヤ付近の断面図。
スボンディングワイヤ付近の断面図。
【図5】 (a),(b)は本発明の電圧・電流特性図
である。(c)は従来トランジスタの電圧・電流特性図
である。
である。(c)は従来トランジスタの電圧・電流特性図
である。
1 ゲートポリシリコン電極 2 層間絶縁膜 3 ゲート酸化膜 4 厚い酸化膜 5 ソース電極ボンディングパッド 6 ソースボンディングワイヤ 7 MOSトランジスタユニットセル部P型ベース領域 8 MOSトランジスタユニットセル部N型ソース領域 9 押込拡散部 10 埋込拡散部 11 エピタキシャル層 12 基板ウェーハ 13 ダイオードアノードP型領域(ソース電極接続領
域) 14 ダイオードカソードN型領域(ボンディング領
域) 15 ソースアルミ電極 16 ダイオード 17 ダイオード 18 トランジスタ耐圧値 19 ダイオード耐圧値
域) 14 ダイオードカソードN型領域(ボンディング領
域) 15 ソースアルミ電極 16 ダイオード 17 ダイオード 18 トランジスタ耐圧値 19 ダイオード耐圧値
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 27/04 H01L 29/73
Claims (2)
- 【請求項1】ドレイン(又はコレクタ)として作用する
基板と、基板内表面に形成された基板と同じ導電型のソ
ース(又はエミッタ)領域と、基板表面に形成されソー
ス(又はエミッタ)領域に電気的接続されたソース(又
はエミッタ)電極と、基板表面に形成されたソースボン
ディングワイヤ接続用のボンディングパッドとを具備
し、ソース(又はエミッタ)領域への逆電圧をダイオー
ドにより制限する半導体装置であって、 前記基板内表面に形成され、基板とは逆導電型の領域で
表面を除いて囲まれて電気的に絶縁された、基板と同じ
導電型のボンディング領域と、ボンディング領域内表面
に選択的に形成された、基板とは逆導電型のソース(又
はエミッタ)電極接続領域とを有し、前記ソース(又は
エミッタ)電極が前記ソース(又はエミッタ)電極接続
領域に電気的接続されるとともに、前記ボンディングパ
ッドが前記ボンディング領域に電気的接続され、前記ダ
イオードが前記ソース(又はエミッタ)電極接続領域と
前記ボンディング領域とからなることを特徴とする半導
体装置。 - 【請求項2】前記ソース(又はエミッタ)電極接続領域
が、前記ボンディング領域内で環状に形成されているこ
とを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8674192A JP3211351B2 (ja) | 1992-04-08 | 1992-04-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8674192A JP3211351B2 (ja) | 1992-04-08 | 1992-04-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05291571A JPH05291571A (ja) | 1993-11-05 |
JP3211351B2 true JP3211351B2 (ja) | 2001-09-25 |
Family
ID=13895234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8674192A Expired - Fee Related JP3211351B2 (ja) | 1992-04-08 | 1992-04-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3211351B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11261010A (ja) * | 1998-03-13 | 1999-09-24 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1992
- 1992-04-08 JP JP8674192A patent/JP3211351B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05291571A (ja) | 1993-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0662529A (ja) | 静電放電に対する集積回路の保護装置 | |
JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
JPH11274495A (ja) | Vdmosトランジスタ | |
JPH0324791B2 (ja) | ||
JPH02275675A (ja) | Mos型半導体装置 | |
JPS63501112A (ja) | Igfet集積回路の静電放電からの保護 | |
JPH03224263A (ja) | Cmos集積回路の静電放電保護構造 | |
JP2001257366A (ja) | 半導体装置 | |
JPH09181315A (ja) | 半導体デバイス | |
JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
JPH08274321A (ja) | 半導体装置 | |
JP3211351B2 (ja) | 半導体装置 | |
US6320229B1 (en) | Semiconductor device | |
JP3217484B2 (ja) | 高耐圧半導体装置 | |
JPH0997901A (ja) | 半導体装置 | |
JP3211871B2 (ja) | 入出力保護回路 | |
JPH0715010A (ja) | 半導体装置の保護回路 | |
JP3110094B2 (ja) | 絶縁ゲート型サイリスタ | |
JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
JP2871352B2 (ja) | 半導体装置 | |
JP3146650B2 (ja) | パワー集積回路 | |
JP2901275B2 (ja) | 半導体集積回路装置 | |
JP2664911B2 (ja) | 半導体装置 | |
JPH07288311A (ja) | 半導体集積回路 | |
JPS627160A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |