JP3210157B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3210157B2 JP3210157B2 JP30144393A JP30144393A JP3210157B2 JP 3210157 B2 JP3210157 B2 JP 3210157B2 JP 30144393 A JP30144393 A JP 30144393A JP 30144393 A JP30144393 A JP 30144393A JP 3210157 B2 JP3210157 B2 JP 3210157B2
- Authority
- JP
- Japan
- Prior art keywords
- dot clock
- video signal
- level
- signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
より詳細には、映像データ信号の基準となるドットクロ
ック信号が異なる信号源に対し、1水平期間分の映像デ
ータをチェックし、すべてのドットで適正レベルになる
もので、ドットクロックの発振回路の分周比を調整して
ドットクロックを決めるようにした液晶表示装置に関す
る。例えば、パーソナルコンピュータ,ワークステーシ
ョン,ビデオ機器などの映像表示機器全般に適用される
ものである。
be:陰極線管)表示装置とコンピュータとの接続図で、
図中、24はコンピュータワークステーション、25は
CRT表示装置である。コンピュータワークステーショ
ン24からは、水平同期信号と垂直同期信号と映像信号
R,G,Bが、CRT表示装置25に入力される。すな
わち、パーソナルコンピュータやワークステーションな
どでCRT表示装置にデータを表示させようとする場
合、水平同期信号(HSYNC),垂直同期信号(VS
YNC)と、映像信号(R,G,B)によって接続され、
CRT表示装置は、これらの信号に基づいて映像を表示
する構造になっている。
タとの接続図で、図中、25は液晶(LCD)表示装
置、25aはコントローラ、25bは液晶(LCD)表
示ユニットで、図5と同じ作用をする部分は、同一の符
号を付してある。なお、図中、Hは水平同期信号、Vは
垂直同期信号、R,G,Bは映像信号である。CRT表示
装置の代りにLCD表示装置を使って映像を表示させよ
うとする場合、図6のようになる。このとき、LCD表
示ユニット25bの内部は映像信号と水平・垂直同期信
号の他に、映像データ1ドットに対応したドットクロッ
クが必要となる。
の構成図で、図中、31は内蔵コントローラ、32はD
C−DCコンバータ、33はソースドライバ、34はT
FT(Thin Film Transistor:薄膜トランジスタ)LC
Dパネル、35はソースドライバ、36はゲートドライ
バである。
位のセルを駆動するのに、ロウ方向を走査するゲートド
ライバ36と、カラム方向を走査するソースドライバ3
3,35の2種類のドライバによって行っているが、こ
れらすべてをコントロールしようとすると、多くのピン
数とタイミング回路が必要となるため、内蔵コントロー
ラ31によってコントロールする構成となっている。こ
のとき、内蔵コントローラ31に必要な信号は、水平・
垂直同期信号(HSYNC,VSYNC),映像信号
(R,G,B)と、ドットクロック(CLK)である。
ョン本体から、水平・垂直同期信号と映像信号は送られ
てくるが、ドットクロックは送られてこないので、表示
装置の内部で作成する必要がある。このため、従来は、
送り側のコンピュータと受け側のLCD表示装置を1体
化したり、接続の組合せを固定化した専用の表示装置が
ほとんどであった。
置の映像信号とドットクロックのタイミングチャートで
ある。図8(a)は水平同期信号、図8(b)は映像デ
ータ信号、図8(c)はドットクロック、図8(d)は
映像データ信号、図8(e)はドットクロックである。
も、図8に示すように、映像データ信号とドットクロッ
クを1対1に対応させ、鮮明な映像を表示させるために
は、次の,の2つの条件を満足しなければならな
い。 映像信号の1ドット分のデータとLCD表示ユニット
のドットクロックが1対1に対応しなければならない。 映像信号のセンターにドットクロックがきちんと同期
して、データ信号をきちんとラッチできなければならな
い。 以上、2つの条件が満足されないと、映像データがにじ
んだり、ゆらぎが発生したりして、鮮明な映像が得られ
ない。
やワークステーションによって様々であり、例をあげれ
ば、以下の表1のようになる。
こないので、前述の2条件を満足させるためには、目視
にて画面のゆれやにじみを判別し、スイッチなどによ
り、手動にてドットクロックの発振周波数や同期位置を
コントロールしているのが現状であり、その一例を次に
示す。
図中、41a〜41cは増幅器、42はA/D変換器、
43はデータ処理回路、44はPLL(Phase Locked L
oop:位相同期ループ)回路、45はLCD表示ユニッ
トである。
映像データ信号は、図のように入力されるが、通常、
R,G,Bの3種類の信号線より構成される。図9の例で
は、アナログのR,G,Bの映像信号を示しており、その
場合は、R,G,B各1本の計3本の信号線となる。ディ
ジタルのR,G,Bの映像信号の場合、A/D変換器42
を省略することができるが、色数の分だけR,G,B各々
の信号線が増えることになる。例えば、8色表示であれ
ばR,G,B各1本、64色表示であればR,G,B各2本
という具合である。
は、そのままLCD表示ユニット45に接続される。水
平同期信号は、LCD表示ユニット45に行く以外にド
ットクロック発生のための基準信号として用いられる。
ドットクロックの発生器としては、例えば、PLL回路
44が用いられる。
図で、図中、51は遅延回路、52aは位相比較器、5
2bはチャージポンプ、53はLPF(Low Pass Filte
r)、54はVCO(Voltage Controlled Oscillator:
電圧制御発振器)、55は分周器(1/n)である。
信号とし、VCO54の出力信号を分周器55で分周し
た信号を可変信号として、これらのRINとVINの位
相を比較して位相差を検出するものである。また、チャ
ージポンプ52bは、前記位相比較器52aによる位相
差に応じた信号を出すものである。例えば、RINの位
相がVINの位相より進んでいればVF、逆であればD
Fなどである。
3に出力され、さらに、LPF53により高周波成分が
除去され、VCO54に制御電圧として出力される。V
CO54は自走周波数で発振しており、前記制御電圧が
印加された場合に、自走周波数がRINに近づくように
制御される。そして、位相比較器52aによって位相が
ロックされれば、該VCO54からの出力信号は、遅延
回路51に出力される。
ックとして、LCD表示ユニットに入力される。そこ
で、LCD表示装置として正常に動作するためには、前
記の2つの条件、すなわち、映像信号とドットクロック
が1対1であることと、映像信号のセンターにドットク
ロックのセンターが同期しており、データ信号を十分ラ
ッチできることであった。
記条件を満たす従来例である。図中、50は増幅器、
56はスイッチで、その他、図10と同じ作用をする部
分は同一の符号を付してある。
L回路での分周器55である。該分周器55の分周比を
変化させてやることによって、ドットクロック数(ドッ
トクロックの周波数)が決定される。例えば、水平同期
信号が31.47KHzでドットクロックが25.175MHz
の場合、分周器の分周比は1/800となる。送り側のド
ットクロック数が既に分かっている場合には、一義的に
分周比は決定するが、前述したように、この場合は、汎
用表示装置としては使用できず、コンピュータと表示部
の一体型の装置や、組合せの固定化された表示装置とな
る。汎用表示装置とするためには、使用者が表示を目視
で確認しながら、にじみやゆらぎなどがなくなるよう
に、分周器の分周比をスイッチ56などにより切替えて
変化させる必要がある。
不適合時のタイミングチャートである。図12(a)は
映像データ信号、図12(b)は正常なドットクロッ
ク、図12(c)は正しくないドットクロック(クロッ
ク数が多い)、図12(d)は正しくないドットクロッ
ク(クロック数が少ない)である。
示す図で、映像信号とドットクロックとの相対位置は、
PLL回路前段に設けられた遅延回路である。図14
(a)〜(c)は、遅延回路とドットクロックとの位相
タイミングの関係を示す図で、図14(a)は水平同期
信号、図14(b)は遅延回路信号、図14(c)はド
ットクロックである。
ックの位相が変化する訳であるが、前述のドットクロッ
ク数調整のための分周比の場合と同様に、汎用表示装置
では、使用者が表示を目視で確認しながら、にじみや色
ずれ,ゆらぎなどが発生しない位置となるように、スイ
ッチなどにより遅延回路の切替を行っている。
す図で、前記の条件を満足していたとして条件を満
足するための従来例である。図中、57はスイッチで、
その他、図10及び図11と同じ作用をする部分は、同
一の符号を付してある。図16(a)〜(d)は、映像
信号とドットクロックの位相の適正・不適正のタイミン
グチャートである。図16(a)は映像データ信号、図
16(b)はドットクロック、図16(c)は映像デー
タ信号、図16(d)はドットクロックである。
は、PLL回路前段に設けられた遅延回路により決めら
れる。遅延回路とドットクロックとの位相タイミングの
関係は図14のようになる。遅延回路の遅延時間の長さ
により、ドットクロックの位相が変化する訳であるが、
従来、この調整は使用者が表示を目視して確認しなが
ら、にじみや色ズレ,ゆらぎなどが発生しない位置とな
るように、スイッチなどで遅延回路の切替を行ってい
る。
液晶表示装置において、映像データ信号の基準となるド
ットクロック数の異なる信号源に合せて、液晶表示装置
に映像データを表示させようとする場合、目視にてにじ
みやゆらぎがなくなるように、ドットクロック数を手動
で調整する必要がある。本発明は、この手動の調整をな
くし、自動的に行うものである。また、映像データ信号
と、その基準となるドットクロックの相対位置が正しい
位置関係にない場合、表示ににじみやゆらぎ,色ズレな
どが発生する。従来、目視と手動にてPLLの遅延回路
の遅延時間を切替えて相対位置の調整を行っており、精
度も悪く、わずらわしいものであった。
たもので、ドットクロックに対応した映像信号データを
1水平期間すべてにおいてチェックし、適正レベルのデ
ータであるかを判別し、適正レベルにない場合には、ド
ットクロックを発生させる発振回路の分周比を変化さ
せ、すべてが適正レベルになるまで行うことにより、ド
ットクロック数を決定すること、また、映像データ信号
と基準信号であるドットクロックの相対位置を適正にす
るため、映像信号レベルをチェックし、ドットクロック
の発振回路の遅延時間をコントロールし、発振器の位相
を調整し、自動的に相対位置を決定するようにした液晶
表示装置を提供することを目的としている。
成するために、(1)陰極管用の映像信号と共に入力さ
れてくる同期信号に基づき、電圧制御発振器と、該電圧
制御発振器の出力信号を分周する分周器と、位相比較器
等からなるフェーズ・ロックド・ループ回路より構成さ
れ、映像信号と同じ周期でかつ映像信号に同期したドッ
トクロックを生成し、該ドットクロックで前記映像信号
をラッチするデータラッチ装置を有し、該データラッチ
装置でラッチした映像信号の画像を、画素マトリクス状
に配列した表示パネルで再生するようにした液晶表示装
置において、予め設定された最大レベルと最小レベルの
2値間をドットクロック周期で変化する縦ストライプの
パターンである映像信号を入力し、前記データラッチ装
置によりラッチされた前記映像信号のレベルが前記最大
レベルと最小レベルに合致するまで、前記分周器の分周
比を切り換える動作を指定する指定手段を有すること、
或いは、(2)陰極管用の映像信号と共に入力されてく
る同期信号に基づき、映像信号と同じ周期でかつ映像信
号に同期したドットクロックを生成し、該ドットクロッ
クで前記映像信号をラッチするデータラッチ装置を有
し、該データラッチ装置でラッチした映像信号の画像
を、画素マトリクス状に配列した表示パネルで再生する
ようにした液晶表示装置において、前記データラッチ装
置は、入力されてくる同期信号に基づき、前記ドットク
ロックに対して数段階にわたって遅延時間の異なる遅延
処理を施し、遅延した1つのドットクロックを前記映像
信号をラッチするラッチクロックとして選択して出力す
る遅延時間切換手段と、予め設定された最大レベルと最
小レベルの2値間をドットクロック周期で変化する縦ス
トライプのパターンである映像信号を入力し、前記デー
タラッチ装置によりラッチされた前記映像信号のレベル
が前記最大レベルと最小レベルに合致するまで、前記遅
延時間切換手段に対して、選択するドットクロックを切
り換える動作を指定する指定手段を有することを特徴と
したものである。
設定するのに、特定の映像パターンデータを入力し、そ
のデータのレベルをドットクロックの1ドット毎に判別
し、すべてが適正なレベルになるように分周比を変化さ
せ、ドットクロックの分周比を決定し、目視と手動によ
るのではなく、自動的にドットクロック数を決定するも
のである。また、特定の映像パターンデータを入力し、
そのデータのレベルをチェックし、適正なレベルと判別
されるまで、ドットクロックの発振回路の遅延時間を変
更し、発振の位相をずらすことにより、適正な相対位置
を求めるものである。
する。図1は、本発明による液晶表示装置の一実施例を
説明するための構成図で、ドットクロック発生回路部分
を示す図である。図中、1a,1bは増幅器、2は遅延
回路、3は位相比較器・チャージポンプ、4はLPF
(Low Pass Filter)、5はVCO(Voltage Controlle
d Oscillator:電圧制御発振器)、6はH・Vカウン
タ、7はアドレス設定回路、8はA/D変換器、9はラ
ッチ、10はコントローラ、11は分周器、11aはス
イッチである。
回路2を通った出力に位相を合わせて、VCO5より発
振が行われるが、その発振を分周器11によって分周し
てドットクロック数が決められる。分周比が正しく設定
された場合、映像信号とドットクロックの関係は図8
(d),(e)に示すように1対1に対応し、ドットク
ロックの立上りで映像データが正しくラッチされる。ま
た、ドットクロック数が適正でなく、多かったり少なか
ったりした場合には、図12(a)〜(d)及び図13
に示すように、映像データのいずれかの位置で不定なデ
ータをラッチすることになる。
かじめレベルのわかっている映像データを入力し、1水
平期間分の1ドット単位で映像データのレベルをチェッ
クし、すべてが正しいレベルの値のデータであれば、適
正なドットクロックとして分周比を決定する。もし、い
ずれかのドットが適正なレベルでない場合には、分周器
11の分周比を変更し、すべてのドットが適正レベルに
なるまで分周比の変更を行い、正しい分周比を決めるも
のである。正しい分周比が決められることにより、映像
データとドットクロックが1対1となる。
場合を考えてみる。入力映像データとして交互に最大レ
ベル,最小レベルと表示されるような縦ストライプのパ
ターンを入力する(図2(a))。水平のデータ位置と
して1番目から640番目まで640ドット分のデータ
をチェックする。このとき、水平同期信号,垂直同期信
号,ドットクロック信号より、水平・垂直位置のアドレ
スを設定する。最初のアドレス1番で、映像データをコ
ントローラにより入力する。同時に、コントローラに
は、現在のアドレスが1番であるという情報も伝わって
いる。
のみに着目して考える。さらに、A/D交換器により8
ビットの階調としてデータが出力されるとすると、映像
データ信号のレベルの最小値は0で、最大値は255で
ある。このとき、入力されている映像データは、最大
(255)と最小(0)の交互のデータということがわ
かっているので、コントローラに入力されるアドレス1
番のデータは255でなければならない。適正レベルの
データがラッチされていれば255である。次に、アド
レス2番を考えると、アドレス2番には最小レベルのデ
ータがコントローラ10に入力されているはずである。
番まで行う。もし不適正なレベルのデータがラッチされ
ると、0と255以外の値がコントローラ10に入力さ
れることになる。不適正なレベルのデータが入力された
ら分周比を変えて、1番から順に、またデータを読み取
っていく。1水平期間分、すなわち640ドット分のデ
ータすべてにおいて、255,0,255…と交互にデ
ータが読み取れるまで、分周器の分周比を変化させてい
く。そして、すべてが適正レベルのデータを読み取れた
ところで分周比を決定する。
実施例を示す図で、ドットクロック発生回路部分を示す
図である。図中、11a,11bは増幅器、12は遅延
回路、12aはスイッチ、13は位相比較器・チャージ
ポンプ、14はLPF(LowPass Filter)、15VCO
(Voltage Controlled Oscillator:電圧制御発振
器)、16はH・Vカウンタ、17はアドレス設定回
路、18はA/D変換器、19はラッチ、20はコント
ローラ、21は分周器(1/n)である。
回路10を経た出力に位相を合わせて発振され、ドット
クロック数は分周器21の分周比により決まる。従来例
の中で示したように、表示ににじみやゆらぎがなくなる
ためには、2つの条件を満足しなければならない。今、
仮に第一の条件である映像信号とドットクロックが1対
1となる条件を満足したとしても、第二の条件であるド
ットクロックと映像信号の相対位置が正しくないと、デ
ータのラッチが行えないので、従来は目視と手動により
調整が行われていた。
解消するためのもので、映像データとドットクロックの
位相がズレていた場合、特定データを入力したとき、適
正レベルにデータがラッチされないことに着目し、位相
を自動的に調整するものである。その方法としては、ま
ず、任意の点にある任意のレベルのデータ(例えば、レ
ベル最大)を入力し、その位置のデータ値を読み取る。
この値が適正な値であるかをチェックし、適正な値でな
ければ、遅延回路12の遅延時間を切替える。
の相対位置がズレる。そこで、再びデータ信号の値を読
み取る。適正レベルの値であれば終了し、適正レベルの
値でなければ再度遅延回路12の遅延時間を切替える。
このようにして、適正レベルになるまで繰り返し、遅延
回路12の遅延時間を決定する。一例として、水平位置
100番目,垂直位置100番目のポイント(100,10
0)に最大レベル,水平位置101番目,垂直位置10
0番目のポイント(101,100)に最小レベルとなるよう
な映像データ信号を入力する。今、説明を簡単にするた
めに、映像データはRのみと考える。ここで、A/D変
換器より8ビットの階調としてデータが出力されるとす
ると、映像データの最小値は0、最大値は255であ
る。これ以外の値のときは、不適正なレベルのデータで
ある。
nsec、ドットクロック移動のステップ(遅延の単位)を
約3nsec、また、データの不適正レベルの範囲が最大約
20nsecとし、スタート時に図4(b)の位置関係にな
っていたとする。最初に、(100,100)番地のデータを
読み取ると、不適正のレベルのデータが読み込まれる。
したがって、遅延回路を切替えると、ドットクロックが
図4(c)のように移動する。不適正レベルの範囲が約
20nsecなので、また不適正レベルのデータとして読み
込まれる。このようにして、ドットクロックを約7回移
動させると、約21nsecとなり、適正レベルのデータが
読み込まれ、図4(d)のように正しくラッチされるこ
とになる。
1)番地で行う。このときは、適正レベルのデータ値は
0である。いくつかのポイントでこの動作を行えば、精
度を上げて、映像信号とドットクロックのデータ位置を
設定することができる。
によると、以下のような効果がある。 (1)請求項1に対応する効果:従来、目視と手動でド
ットクロックの調整が行われていたため、設定に手間が
かかり、また、誤差を生じ易い。しかしながら、本発明
によると、映像データ信号の基準となるドットクロック
数を適正ドットとするため、一水平期間分の映像信号を
判別し、すべてが正しいレベルになるまでPLLの分周
比を変更し、適正ドットクロックを決定するので、液晶
表示装置のドットクロックの設定が高速で、かつ正確に
行え、使用者のわずらわしさも減る。また、液晶表示装
置上のスイッチ類を減らすこともでき、デザインや操作
性の向上にも効果がある。 (2)請求項2に対応する効果:従来、目視と手動によ
り、映像信号とドットクロックの相対位置が調整されて
いたため、設定に時間もかかり、精度も悪い。しかしな
がら、本発明によると、映像データ信号と基準となるド
ットクロックの相対位置を適正するため、映像信号レベ
ルを判別し、正しいレベルに達するまで、PLLの遅延
回路の遅延時間を変更するので、調整の高速化と精度の
向上が図られる。また、スイッチ類の減少も行え、デザ
インや操作性においても柔軟性が広がる。
るための構成図である。
クロックのタイミングチャートである。
図である。
イミングチャートである。
である。
ある。
クのタイミングチャートである。
る。
ある。
イミングチャートである。
のタイミングチャートである。
の位相タイミングの関係を示す図である。
る。
位相の適正・不適正のタイミングチャートである。
チャージポンプ、4…LPF(Low Pass Filter)、5
…VCO(Voltage Controlled Oscillator:電圧制御
発振器)、6…H・Vカウンタ、7…アドレス設定回
路、8…A/D変換器、9…ラッチ、10…コントロー
ラ、11…分周器、11a…スイッチ。
Claims (2)
- 【請求項1】 陰極管用の映像信号と共に入力されてく
る同期信号に基づき、電圧制御発振器と、該電圧制御発
振器の出力信号を分周する分周器と、位相比較器等から
なるフェーズ・ロックド・ループ回路より構成され、映
像信号と同じ周期でかつ映像信号に同期したドットクロ
ックを生成し、該ドットクロックで前記映像信号をラッ
チするデータラッチ装置を有し、該データラッチ装置で
ラッチした映像信号の画像を、画素マトリクス状に配列
した表示パネルで再生するようにした液晶表示装置にお
いて、予め設定された最大レベルと最小レベルの2値間
をドットクロック周期で変化する縦ストライプのパター
ンである映像信号を入力し、前記データラッチ装置によ
りラッチされた前記映像信号のレベルが前記最大レベル
と最小レベルに合致するまで、前記分周器の分周比を切
り換える動作を指定する指定手段を有することを特徴と
する液晶表示装置。 - 【請求項2】 陰極管用の映像信号と共に入力されてく
る同期信号に基づき、映像信号と同じ周期でかつ映像信
号に同期したドットクロックを生成し、該ドットクロッ
クで前記映像信号をラッチするデータラッチ装置を有
し、該データラッチ装置でラッチした映像信号の画像
を、画素マトリクス状に配列した表示パネルで再生する
ようにした液晶表示装置において、前記データラッチ装
置は、入力されてくる同期信号に基づき、前記ドットク
ロックに対して数段階にわたって遅延時間の異なる遅延
処理を施し、遅延した1つのドットクロックを前記映像
信号をラッチするラッチクロックとして選択して出力す
る遅延時間切換手段と、予め設定された最大レベルと最
小レベルの2値間をドットクロック周期で変化する縦ス
トライプのパターンである映像信号を入力し、前記デー
タラッチ装置によりラッチされた前記映像信号のレベル
が前記最大レベルと最小レベルに合致するまで、前記遅
延時間切換手段に対して、選択するドットクロックを切
り換える動作を指定する指定手段を有することを特徴と
する液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30144393A JP3210157B2 (ja) | 1993-12-01 | 1993-12-01 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30144393A JP3210157B2 (ja) | 1993-12-01 | 1993-12-01 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07160222A JPH07160222A (ja) | 1995-06-23 |
JP3210157B2 true JP3210157B2 (ja) | 2001-09-17 |
Family
ID=17896959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30144393A Expired - Fee Related JP3210157B2 (ja) | 1993-12-01 | 1993-12-01 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3210157B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101176509B (zh) * | 2006-11-10 | 2013-04-10 | 徐有生 | 一种利用微波能生产鱼粉的方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3462744B2 (ja) | 1998-03-09 | 2003-11-05 | 株式会社日立製作所 | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 |
JP2000003152A (ja) | 1998-06-16 | 2000-01-07 | Hitachi Ltd | 画像表示装置 |
JP3779687B2 (ja) * | 2003-01-29 | 2006-05-31 | Necエレクトロニクス株式会社 | 表示装置駆動回路 |
-
1993
- 1993-12-01 JP JP30144393A patent/JP3210157B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101176509B (zh) * | 2006-11-10 | 2013-04-10 | 徐有生 | 一种利用微波能生产鱼粉的方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH07160222A (ja) | 1995-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6046737A (en) | Display device with a display mode identification function and a display mode identification method | |
US5917461A (en) | Video adapter and digital image display apparatus | |
KR100510499B1 (ko) | 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치 | |
EP0519744B1 (en) | Display control apparatus and display device | |
JP2000347615A (ja) | 映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体 | |
US5959691A (en) | Digital display apparatus having image size adjustment | |
US6285402B1 (en) | Device and method for converting scanning | |
JP3142705B2 (ja) | ドットマトリクス型表示装置 | |
US5541646A (en) | Display image stabilization apparatus and method of using same | |
JP3210157B2 (ja) | 液晶表示装置 | |
KR20010029587A (ko) | 표시 시스템 및 화상 표시 장치 | |
US6552700B2 (en) | Monitor adjustment by data manipulation | |
US20010012003A1 (en) | Liquid crystal driving device | |
KR19990030204A (ko) | 디지털회로를 이용한 수평주사펄스신호제어회로 | |
US20010015769A1 (en) | Sync frequency conversion circuit | |
JPH10143133A (ja) | Osd装置 | |
KR100360958B1 (ko) | Hout 위치 제어 회로 및 멀티 싱크 모니터 | |
JPH0514843A (ja) | 液晶駆動用タイミング信号の位相制御装置 | |
JP3518317B2 (ja) | 画像表示装置におけるドットクロック自動再生装置 | |
JPH1188156A (ja) | クロック生成用pll回路 | |
JPH10288972A (ja) | サンプリングクロック発生装置 | |
US6246292B1 (en) | Phase lock loop circuit with automatic selection of oscillation circuit characteristics | |
JP3248403B2 (ja) | ディジタルコンバーゼンス装置 | |
JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
KR100483532B1 (ko) | 멀티싱크를구현하는피엘엘시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070713 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |