JP3204774B2

JP3204774B2 - 電力トランジスタをターン・オン及びターン・オフさせる回路

Info

Publication number: JP3204774B2
Application number: JP01465593A
Authority: JP
Inventors: アドリアヌスコルネリスマリアスホーフスフランシスカス; クリスチアーンハルベルスタッドヨハン
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1992-02-03
Filing date: 1993-02-01
Publication date: 2001-09-04
Anticipated expiration: 2016-09-04
Also published as: EP0554936B1; EP0554936A1; US5369308A; DE69311921T2; DE69311921D1; JPH05300726A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力トランジスタをタ
ーン・オン及びターン・オフさせる回路であって、−前
記の電力トランジスタとしてのスイッチングトランジス
タであり、このスイッチングトランジスタの主電流導通
路を構成する第１主電極及び第２主電極と、この主電流
導通路の導通度を制御する制御信号を受ける制御電極と
を有する当該スイッチングトランジスタと、−スイッチ
ング信号を受けるスイッチング信号端子に結合された入
力端と、前記のスイッチングトランジスタの制御電極に
制御信号を供給する出力端とを有する（第１）制御増幅
器を具える制御装置と、−第１主電極と、第２主電極
と、第１トリガ信号を受ける第１トリガゲートと、第２
トリガ信号を受ける第２トリガゲートとを有するサイリ
スタであり、このサイリスタの第１主電極及び第２主電
極がこのサイリスタの主電流導通路を構成している当該
サイリスタと、前記のスイッチングトランジスタの主電
流導通路を流れる電流に比例する測定信号を発生する測
定手段と、−前記の測定信号を基準信号と比較し、測定
信号及び基準信号の比較に応答して前記のサイリスタの
第２トリガゲートに第２トリガ信号を供給する比較手段
とを具える回路に関するものである。

【０００２】

【従来の技術】上述した種類の回路は米国特許第5,００
6,９４９号明細書の図１に開示されており既知である。
この既知の回路では、スイッチングトランジスタがＮチ
ャネルＭＯＳトランジスタであり、その第２主電極すな
わちドレインが負荷を経て電源の正端子に接続され、第
１主電極すなわちソースが測定抵抗を経て電源の負端子
に接続されている。測定電圧はこの測定抵抗の両端間に
生じるものであり、この測定電圧は、スイッチング信号
による命令の下で（第１）制御増幅器がスイッチングト
ランジスタの制御電極すなわちゲートに正に向かう制御
信号を供給すると直ちに負荷及びスイッチングトランジ
スタの主電流導通路を経て流れる電流に比例する。又、
測定抵抗とスイッチングトランジスタのゲート−ソース
接合との直列回路にまたがってサイリスタが配置されて
おり、このサイリスタはスイッチングトランジスタの主
電流導通路を通り電流が所定値を越えると直ちにトリガ
信号によりトリガされる。この目的のために、サイリス
タの第２トリガゲートすなわちカソードゲートが電流制
限抵抗により測定抵抗とスイッチングトランジスタのソ
ースとの間の相互接続点に接続され、サイリスタの第２
主電極すなわちカソードが測定抵抗と電源の負端子との
間の相互接続点に接続されている。サイリスタの第１主
電極すなわちアノードはスイッチングトランジスタのゲ
ートに接続され、サイリスタの第１トリガゲートすなわ
ちアノードゲートは減衰抵抗によりサイリスタのアノー
ドに接続され、このサイリスタのトリガ感度を減衰せし
めるようにしている。サイリスタはトリガ時にスイッチ
ングトランジスタのゲートにおける制御信号を、アノー
ド及びカソードより成る主電流通路を経て短絡させる。
従って、スイッチングトランジスタは、例えば負荷の短
絡時に生じるおそれのある過大な電流から保護される。
サイリスタはＰＮＰトランジスタ及びＮＰＮトランジス
タより成るバイポーラ半導体素子とみなすことができ
る。ＰＮＰトランジスタのエミッタ、ベース及びコレク
タはこのサイリスタのアノード、アノードゲート及びカ
ソードゲートにそれぞれ接続され、ＮＰＮトランジスタ
のエミッタ、ベース及びコレクタはこのサイリスタのカ
ソード、カソードゲート及びアノードゲートにそれぞれ
接続されている。測定抵抗の両端間の測定電圧がＮＰＮ
トランジスタのベース−エミッタしきい値電圧を越える
と直ちにサイリスタがトリガされる。

【０００３】上述した既知の回路では、非常事態が生じ
た場合のみサイリスタがトリガされる。スイッチングト
ランジスタはスイッチング信号による指令の下でも通常
ターン・オフされる。上述した既知の回路は、その応用
形態において、負荷が変圧器の一次巻線を以って構成さ
れている切換モード電源にも用いうる。この場合、スイ
ッチングトランジスタが最初にターン・オンされ、一次
巻線を流れる電流が増大し、続いてこの電流が所定値を
越えると直ちにスイッチングトランジスタが再びターン
・オフされる。この値は変えることができ、この値は切
換モード電源によって生ぜしめられる電圧を特に負荷に
依存しないようにするシステムにより制御される。スイ
ッチングトランジスタはセット信号の特性を有するスイ
ッチング信号による指令の下で制御信号をスイッチング
トランジスタの制御電極に供給することによりターン・
オンされる。このスイッチングトランジスタは、リセッ
ト信号の特性を有するカソードトリガ信号でサイリスタ
をトリガすることによりターン・オフされる。上述した
既知の回路でスイッチングトランジスタを流れる電流の
ターン・オフ値を制御しうるようにするためには、測定
抵抗を可変とする必要がある。しかし、測定抵抗のオー
ム抵抗値は一般に小さい為、このような解決策は実際的
ではなく、このような抵抗を半導体本体上に集積化する
のは困難である。センストランジスタにより、スイッチ
ングトランジスタを流れる電流を小さな値に調整でき、
対応して大きくした可変測定抵抗によりこの電流を測定
電圧に変換しうる。値の大きなこのような可変測定抵抗
は半導体本体上に集積化するのに適しているが、この解
決策も依然として複雑である。しかし、可変電流源、電
圧−電流変換器及び電流ミラーは比較的容易に集積化し
うる電子素子である。例えば、センストランジスタを流
れる電流は電流ミラーにより可変基準電流と比較しう
る。センストランジスタを流れる電流が基準電流よりも
大きくなると直ちに、サイリスタのカソードゲートに対
するトリガ電流として用いる電流が発生される。この場
合、カソードゲートに対するトリガ信号は電流の形態を
しており、比較的大きなインピーダンスを有する電流源
により供給される為、以下のような問題が生じる。特に
ＰＮＰ及びＮＰＮトランジスタのコレクタベースキャパ
シタンスの和により決定される値を有する寄生キャパシ
タンスがサイリスタのアノードゲート及びカソードゲー
ト間に存在する。上述した既知の回路では、スイッチン
グトランジスタのゲートにおける制御電圧が正である期
間中、この寄生キャパシタンスがアノード及びアノード
ゲート間の減衰抵抗とカソードゲート及び測定抵抗間の
電流制限抵抗との直列回路を経て充電される。減衰抵抗
及び電流制限抵抗の値は比較的小さく、寄生キャパシタ
ンスの充電によるこれら抵抗の両端間の電圧降下はサイ
リスタをトリガするにはあまりにも小さすぎる。しか
し、電流源によりトリガする場合のように、カソードゲ
ートを駆動するインピーダンスが極めて大きい場合に
は、充電電流はＮＰＮトランジスタのベースに流れる。
従って、ＮＰＮトランジスタが導通し、アノードゲート
に存在する寄生キャパシタンスをミラー（Miller）効果
の結果としてある倍率を乗じた値に増加する。この倍率
はＮＰＮトランジスタの電流利得（β）に依存する。こ
れにより２つの結果が得られる。第１の結果では、スイ
ッチングトランジスタに対するスイッチング信号が発生
されると、（第１）制御増幅器の出力が容量的に大きな
負荷状態にされ、従ってこの（第１）制御増幅器が最大
に供給しうる出力電流を越えるおそれがある。第２の結
果では、増加した寄生キャパシタンスの充電電流が減衰
抵抗の両端間に大きな電圧降下を生ぜしめ、従ってサイ
リスタを不所望にトリガするおそれがある。この場合、
減衰抵抗を１／β倍に減少させ、スイッチング信号が生
じた際の不所望なトリガ作用を回避する解決策を用いる
ことができる。しかし、このようにすると、トリガしう
るサイリスタを形成するのが極めて困難となる。スイッ
チングトランジスタをターン・オフする瞬時にはサイリ
スタをトリガする必要がある。ＮＰＮトランジスタを導
通させることには問題がない。ＮＰＮトランジスタのコ
レクタ電流は殆ど減衰抵抗を流れるも、この電流は（第
１）制御増幅器の出力端から供給される。この（第１）
制御増幅器は、ＰＮＰトランジスタを導通させ従ってサ
イリスタをトリガするのに十分なベース・エミッタしき
い値電圧を小さな減衰抵抗の両端間に発生させるために
大きな電流を生じうるようにする必要がある。減衰抵抗
を極めて大きな値にするのも、減衰抵抗を省略するのも
満足な解決策とはならない。その理由は、このようにす
ると、サイリスタがあまりにも高感度になってしまい、
正のスイッチング信号が生じた際に必ず不所望にトリガ
されてしまう為である。

【０００４】

【発明が解決しようとする課題】本発明の目的は、特
に、高インピーダンスの電流源によりカソードゲートで
トリガするのにより適した、電力トランジスタをターン
・オン及びターン・オフさせる回路を提供せんとするに
ある。

【０００５】

【課題を解決するための手段】本発明は、電力トランジ
スタをターン・オン及びターン・オフさせる回路であっ
て、−前記の電力トランジスタとしてのスイッチングト
ランジスタであり、このスイッチングトランジスタの主
電流導通路を構成する第１主電極及び第２主電極と、こ
の主電流導通路の導通度を制御する制御信号を受ける制
御電極とを有する当該スイッチングトランジスタと、−
スイッチング信号を受けるスイッチング信号端子に結合
された入力端と、前記のスイッチングトランジスタの制
御電極に制御信号を供給する出力端とを有する第１制御
増幅器を具える制御装置と、−第１主電極と、第２主電
極と、第１トリガ信号を受ける第１トリガゲートと、第
２トリガ信号を受ける第２トリガゲートとを有するサイ
リスタであり、このサイリスタの第１主電極及び第２主
電極がこのサイリスタの主電流導通路を構成している当
該サイリスタと、前記のスイッチングトランジスタの主
電流導通路を流れる電流に比例する測定信号を発生する
測定手段と、−前記の測定信号を基準信号と比較し、測
定信号及び基準信号の比較に応答して前記のサイリスタ
の第２トリガゲートに第２トリガ信号を供給する比較手
段とを具える回路において、前記の制御装置が更に、−
前記のスイッチング信号端子に結合された入力端と、前
記のサイリスタの第１トリガゲートに結合された出力端
とを有し、前記の第１トリガゲートに他の制御信号を供
給する第２制御増幅器と、この第２制御増幅器のこの他
の制御信号に比べて前記の第１制御増幅器の制御信号を
遅延させる遅延手段とを具えていることを特徴とする。

【０００６】本発明によれば、第２制御増幅器が他の制
御信号を第１トリガゲート（前述した既知の例ではアノ
ードゲート）に供給しており、この他の制御信号は、第
１制御増幅器によってサイリスタの第１主電極（前述し
た既知の例ではアノード）に供給される制御信号よりも
早い瞬時にその最終値に達する。又、減衰抵抗が存在し
ない為、トリガ感度が大きなサイリスタが得られ、しか
も２つの制御信号間に遅延がある為、スイッチングトラ
ンジスタがターン・オンされた際にサイリスタが不所望
にトリガされなくなる。更に、全体の容量性の負荷が２
つの制御増幅器に分配され、第２制御増幅器が増加され
た寄生キャパシタンスを充電し、第１制御増幅器がスイ
ッチングトランジスタの制御電極に存在する寄生キャパ
シタンスを充電する。設計に当たっては遅延手段を組込
むことができる。これは、例えば、サイリスタの第１主
電極（アノード）における寄生キャパシタンスがサイリ
スタの第１トリガゲート（アノードゲート）における寄
生キャパシタンスよりも大きい場合で、２つの制御増幅
器が互いに同じ特性を有する場合である。しかし、この
ようにならない場合には、本発明の電力トランジスタを
ターン・オン及びターン・オフさせる回路の他の例にお
いて、前記の遅延手段が、前記のスイッチング信号端子
と前記の第１制御増幅器の入力端との間に接続された低
域通過フィルタを有しているようにすることができる。

【０００７】まず最初に第１制御増幅器に対するスイッ
チング信号を遅延させ、次にこの信号を増幅することに
より第１制御増幅器からの制御信号を追加的に必要なだ
け遅延せしめることができる。この場合、この第１制御
増幅器の出力は容量的に不必要に負荷状態とならない。

【０００８】本発明の他の例では、前記の制御装置が更
に帰還増幅器を有し、この帰還増幅器の入力端が前記の
第２制御増幅器の出力端に接続され、この帰還増幅器の
出力端が前記の第２制御増幅器の入力端に接続され、前
記の他の制御信号を第２制御増幅器の入力端に正帰還す
るようにする。

【０００９】第２制御増幅器と帰還増幅器とは、スイッ
チング信号端子におけるスイッチング信号（セット信
号）の値を記憶するフリップ・フロップを構成する。こ
の場合、スイッチングトランジスタをターン・オンする
のに幅狭なスイッチング信号を用いれば充分である。こ
のことは、スイッチングトランジスタのデューティサイ
クルを例えば自己発振電源（ＳＯＰＳ）におけるように
可成り変えることができるようにした切換モード電源に
おける電力トランジスタをターン・オン及びターン・オ
フするのに本発明回路を用いた場合に有利なこととな
る。フリップ・フロップは、第１トリガゲートが第２制
御増幅器の出力を短絡するようにサイリスタをトリガす
ることによりリセットされる。この瞬時は幅狭なスイッ
チング信号（セット信号）は有効でない為、上述した短
絡により２つの制御増幅器の不必要な負荷をともなわな
い。

【００１０】

【実施例】電力トランジスタをターン・オン及びターン
・オフさせる本発明による回路の一実施例を図１に示
す。電力トランジスタはＮＭＯＳトランジスタ１であ
り、その第１主電極、すなわちソース２は接地された負
電源端子３に接続されている。第２主電極、すなわちド
レイン４は負荷５を経て、正電源電圧ＶＡが与えられる
正電源端子６に接続されている。スイッチングトランジ
スタ１は、このスイッチングトランジスタ１の制御電
極、すなわちゲート７に供給される、大地に対して正の
制御信号Ｕ１によりターン・オンすなわち導通せしめら
れる。制御信号Ｕ１は第１反転制御増幅器９を有する制
御装置８から生じる。この第１反転制御増幅器９の出力
端１０はスイッチングトランジスタ１のゲート７に接続
され、この増幅器９の入力端１１は低域通過フィルタ１
２を介して又は介さずにスイッチング信号端子１３に接
続され、このスイッチング信号端子にはスイッチングト
ランジスタ１をターン・オンさせる際に負であるスイッ
チング信号ＵＳが与えられる。このスイッチング信号端
子１３は抵抗１４及びＮＭＯＳトランジスタ１６のドレ
イン１５に接続され、このトランジスタ１６のソース１
７は接地され、ゲート１８は、スイッチング信号ＵＳに
対し反転されているスイッチング信号ＵＳＮが与えられ
る入力端子１９に接続されている。トランジスタ１６及
び抵抗１４は反転バッファとして動作するものであり、
所望に応じ省略することができる。第１反転制御増幅器
９及び抵抗１４は適切な正電源電圧ＶＢの端子に接続さ
れている。

【００１１】スイッチングトランジスタ１がターン・オ
ンすると、電流ＩＳが、負荷５と、ソース２及びドレイ
ン４より成るスイッチングトランジスタ１の主電流導通
路とを経て流れ始める。電流ＩＳは例えばスイッチング
トランジスタ１を小型化したものであるＮＭＯＳセンス
トランジスタ２１の形態の測定手段２１により測定され
る。このセンストランジスタ２１のドレイン２２及びゲ
ート２３はスイッチングトランジスタ１の対応する電極
４及び７にそれぞれ接続されている。スイッチングトラ
ンジスタ１を流れる電流ＩＳに比例する測定電流ＩＭが
このセンストランジスタ２１を流れる。この測定電流Ｉ
Ｍは比較手段２８で、基準電流源３０により生ぜしめら
れる基準電流ＩＲＥＦと比較される。この比較手段２８
はこの比較に応答してトリガ電流ＩＴを生じる。この比
較手段２８には電流ミラー２６が設けられ、この電流ミ
ラーの出力電流端子２５がセンストランジスタ２１のソ
ース２４に接続され、この電流ミラーの共通端子２７が
スイッチングトランジスタ１のソース２に接続されてい
る。電流ミラー２６は更に、基準電流源３０が接続され
ている入力電流端子２９を有している。電力トランジス
タをスイッチ・オン及びスイッチ・オフさせる本発明回
路の用途に応じて基準電流源３０を可変電流源として形
成しうる。測定電流ＩＭはこれが基準電流ＩＲＥＦ以下
である限り電流ミラー２６の出力電流端子２５で完全に
消滅する。しかし、測定電流ＩＭが基準電流ＩＲＥＦを
越えると直ちに、差電流が得られ、この差電流によりサ
イリスタ３１がトリガされ、このサイリスタによりスイ
ッチングトランジスタ１のゲート７をこのスイッチング
トランジスタ１のソース２に短絡し、これによりこのス
イッチングトランジスタ１をターン・オフさせる。基準
電流ＩＲＥＦを変えることにより、スイッチングトラン
ジスタ１をターン・オフせしめる電流ＩＴを制御しう
る。

【００１２】サイリスタ３１はバイポーラＰＮＰトラン
ジスタ３２とバイポーラＮＰＮトランジスタ３３とを以
って構成されているとみなすことができ、ＰＮＰトラン
ジスタ３２のエミッタはサイリスタ３１の第１主電極す
なわちアノード３４であり、ＮＰＮトランジスタ３３の
エミッタはサイリスタ３１の第２主電極すなわちカソー
ド３５であり、ＰＮＰトランジスタ３２のベースに接続
されたＮＰＮトランジスタ３３のコレクタはサイリスタ
３１の第１トリガゲートすなわちアノードゲート３６を
構成し、ＮＰＮトランジスタ３３のベースに接続された
ＰＮＰトランジスタ３２のコレクタはサイリスタ３１の
第２トリガゲートすなわちカソードゲート３７を構成す
る。アノード３４及びカソード３５はスイッチングトラ
ンジスタ１のゲート及びソース２にそれぞれ接続されて
いる。カソードゲート３７は電流ミラー２６の出力電流
端子２５に接続され、測定電流ＩＭが基準電流ＩＲＥＦ
を越えると直ちにカソードゲート３７に流れるトリガ電
流ＩＴの形態のトリガ信号を受ける。

【００１３】スイッチングトランジスタ１をターン・オ
ンせしめる制御信号Ｕ１の正に向かう立上りによっては
サイリスタ３１を自己トリガせしめてはならない。この
自己トリガはトランジスタ３２及び３３のコレクタ−ベ
ース接合にまたがって存在する寄生キャパシタンス３８
により生ぜしめられる。この自己トリガはサイリスタ３
１のアノード３４及びアノードゲート３６との間に減衰
抵抗を配置することにより回避しうる。このようにする
と、寄生キャパシタンス３８を通る充電電流は減衰抵抗
と寄生キャパシタンス３８とを経てＮＰＮトランジスタ
３３のベースに流れる。電流ミラー２６の電流出力端子
２５におけるインピーダンスレベルは高い為、大地への
直流電流路が存在しない。従って、ＮＰＮトランジスタ
３３が導通し始め、寄生キャパシタンス３８の見掛けの
値を、このトランジスタの電流利得（β）によって決定
される倍率を乗じた値に高める。これが既知のミラー
（Miller）効果である。寄生キャパシタンス３８の増大
により、これに対応して大きくなる充電電流を減衰抵抗
に流すようにする。ＰＮＰトランジスタ３２のベース−
エミッタ電圧が、このトランジスタが導通し始めてサイ
リスタ３１をトリガする程度に大きくなるのを防止する
ためには、減衰抵抗の値を比較的小さく選択する必要が
ある。電流ＩＳが所定の値に達した際にサイリスタ３１
をトリガする必要がある場合、第１反転制御増幅器９
は、ＰＮＰトランジスタ３２のベース−エミッタ接合を
導通させるのに充分な電圧降下を小さな減衰抵抗の両端
間に生ぜしめる比較的大きな電流を生じうる必要があ
る。このことは問題であり、この問題を無くすために、
制御装置８が第２反転制御増幅器３９を有し、その出力
端４０がサイリスタ３１のアノードゲート３６に接続さ
れ、この第２反転制御増幅器３９の入力端がスイッチン
グ信号端子１３に接続されている。低域通過フィルタ１
２は、図２ａ及び２ｂに示すように、第１反転制御増幅
器９の出力端１０における制御信号Ｕ１の正に向かう立
上りと、第２反転制御増幅器３９の出力端４０における
制御信号Ｕ２の正に向かう立上りとの間に遅延を生ぜし
める。このようにすると、電流を消費する減衰抵抗を用
いることなく、スイッチングトランジスタ１がターン・
オンされた際にＰＮＰトランジスタ３２のベース−エミ
ッタ接合が常に逆バイアス状態に保たれる。この遅延
は、出力端１０及び４０に生じる寄生キャパシタンスを
適切な大きさにすることにより得ることもできる。第１
反転制御増幅器９の出力端１０における寄生キャパシタ
ンスが第２反転制御増幅器３９の出力端４０における寄
生キャパシタンスの充電に比べてあまりにも速く充電さ
れる場合にのみ追加の遅延を必要とする。この追加の遅
延は例えば低域通過フィルタ１２により得ることができ
る。この場合、第１反転制御増幅器９と第２反転制御増
幅器３９とを同じにすることができる。他の解決策は、
これら反転制御増幅器のトリップレベルを異なるように
選択し、高入力電圧の際に第２反転制御増幅器３９の出
力端４０における出力が第１反転制御増幅器９の出力端
１０における出力よりも高い値となるようにすることで
ある。

【００１４】図２ｃはスイッチング信号端子１３におけ
るスイッチング信号ＵＳを示し、このスイッチング信号
は、負荷５が変圧器（図１に図示せず）の一次巻線であ
り、スイッチングトランジスタ１がターン・オンした後
に電流ＩＳが増大するようにした切換モード電源に本発
明による電力トランジスタをターン・オン及びターン・
オフさせる回路を用いた場合に生ぜしめる信号である。
この種類の電源では、電流ＩＳが所定値に達すると直ち
にスイッチングトランジスタ１が再びターン・オフされ
る。スイッチングトランジスタがターン・オフされる値
は変えることができ、制御システム（図１に図示せず）
により制御される。この制御システムは例えば基準電流
源３０の基準電流ＩＲＥＦを変えることにより（その方
法は説明しない）、切換モード電源の出力電圧をこの切
換モード電源により供給すべき出力電流に依存しないよ
うにする。スイッチング信号ＵＳはスイッチングトラン
ジスタ１を瞬時ｔ１でターン・オンさせ、このスイッチ
ングトランジスタ１はサイリスタ３１により可変瞬時ｔ
２でターン・オフされる。この場合、反転制御増幅器９
及び３９の不必要な短絡を無くすためにスイッチング信
号ＵＳの値も瞬時ｔ２で変化するようにするのが望まし
い。このことは反転帰還増幅器４２により達成するのが
有利であり、この反転帰還増幅器４３の入力端４３を第
２反転制御増幅器３９の出力端４０に接続し、反転帰還
増幅器４３の出力端４４を第２反転制御増幅器３９の入
力端に接続する。増幅器３９及び４２は相俟ってフリッ
プ・フロップを構成する。スイッチングトランジスタ１
をターン・オンさせるためにスイッチング電圧端子３又
は入力端子１９に幅狭パルス（ｓｅｔ）を供給しうる。
この幅狭パルスを図２ｄに示す。出力端４０の電圧が降
下してサイリスタ３１がトリガされると、スイッチング
トランジスタ１がターン・オフされる。この状態は帰還
増幅器４２が正の信号を入力端４１及び１１に供給する
ことにより維持される。この場合、出力端４０及び１０
は次のセット（ｓｅｔ）パルスまで低レベルに維持され
る。

【００１５】本発明は図１に示す実施例に限定されるも
のではない。図示のＮＭＯＳトランジスタは、電源電圧
の極性及びサイリスタ３１を接続する可能な反転方法を
考慮することにより、ＰＭＯＳトランジスタ或いはバイ
ポーラＰＮＰ又はＮＰＮトランジスタとすることもでき
る。更に、サイリスタのカソードゲート３７に対するト
リガ信号を、スイッチングトランジスタを流れる電流か
ら取出す方法も異ならせることができる。その一例とし
て、抵抗をスイッチングトランジスタのソースと直列に
又はセンストランジスタのソースと直列に配置し、高出
力インピーダンスを有する比較器を用いて上記の抵抗の
両端間の電圧を可変基準電圧と比較し、トリガ電流をサ
イリスタのカソードゲートに供給する。

【図面の簡単な説明】

【図１】電力トランジスタをターン・オン及びターン・
オフせしめる本発明による回路の一実施例を示す回路図
である。

【図２】図１に示す回路の動作を説明するための波形図
である。

【符号の説明】

１ＮＭＯＳスイッチングトランジスタ２第１主電極（ソース）４第２主電極（ドレイン）５負荷７制御電極（ゲート）９第１反転制御増幅器１２低域通過フィルタ１３スイッチング信号端子１６ＮＭＯＳトランジスタ１９入力端子２０測定手段２１ＮＭＯＳセンストランジスタ２６電流ミラー２８比較手段３０基準電流源３１サイリスタ３８寄生キャパシタンス３９第２反転制御増幅器４３反転帰還増幅器

───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ１, 5621 ＢＡＥｉｎｄｈｏｖｅｎ，ＴｈｅＮｅｔｈｅｒｌａｎｄｓ (72)発明者ヨハンクリスチアーンハルベルスタッドオランダ国ネイメーヘンヘルストウェッハ２ (56)参考文献特開平４−190676（ＪＰ，Ａ) 特開昭60−125164（ＪＰ，Ａ) 米国特許5006949（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 1/08

Claims

(57)【特許請求の範囲】

【請求項１】電力トランジスタをターン・オン及びタ
ーン・オフさせる回路であって、 −前記の電力トランジスタとしてのスイッチングトラン
ジスタ（１）であり、このスイッチングトランジスタの
主電流導通路を構成する第１主電極（２）及び第２主電
極（４）と、この主電流導通路の導通度を制御する制御
信号（Ｕ１）を受ける制御電極（７）とを有する当該ス
イッチングトランジスタ（１）と、 −スイッチング信号（ＵＳ）を受けるスイッチング信号
端子（１３）に結合された入力端（１１）と、前記のス
イッチングトランジスタ（１）の制御電極（７）に制御
信号（Ｕ１）を供給する出力端（１０）とを有する第１
制御増幅器（９）を具える制御装置（８）と、 −第１主電極（３４）と、第２主電極（３５）と、第１
トリガ信号を受ける第１トリガゲート（３６）と、第２
トリガ信号（ＩＴ）を受ける第２トリガゲート（３７）
とを有するサイリスタ（３１）であり、このサイリスタ
の第１主電極（３４）及び第２主電極（３５）がこのサ
イリスタの主電流導通路を構成している当該サイリスタ
（３１）と、前記のスイッチングトランジスタ（１）の主電流導通路
を流れる電流（ＩＳ）に比例する測定信号（ＩＭ）を発
生する測定手段（２０）と、 −前記の測定信号（ＩＭ）を基準信号（ＩＲＥＦ）と比
較し、測定信号（ＩＭ）及び基準信号（ＩＲＥＦ）の比
較に応答して前記のサイリスタ（３１）の第２トリガゲ
ート（３７）に第２トリガ信号（ＩＴ）を供給する比較
手段（２８）とを具える回路において、前記の制御装置（８）が更に、 −前記のスイッチング信号端子（１３）に結合された入
力端（４１）と、前記のサイリスタ（３１）の第１トリ
ガゲート（３６）に結合された出力端（４０）とを有
し、前記の第１トリガゲート（３６）に他の制御信号
（Ｕ２）を供給する第２制御増幅器（３９）と、この第２制御増幅器（３９）のこの他の制御信号（Ｕ
２）に比べて前記の第１制御増幅器（９）の制御信号
（Ｕ１）を遅延させる遅延手段（１２）とを具えている
ことを特徴とする電力トランジスタをターン・オン及び
ターン・オフさせる回路。
【請求項２】請求項１に記載の電力トランジスタをタ
ーン・オン及びターン・オフさせる回路において、前記
の遅延手段（１２）が、前記のスイッチング信号端子
（１３）と前記の第１制御増幅器（９）の入力端（１
１）との間に接続された低域通過フィルタを有している
ことを特徴とする電力トランジスタをターン・オン及び
ターン・オフさせる回路。
【請求項３】請求項１又は２に記載の電力トランジス
タをターン・オン及びターン・オフさせる回路におい
て、前記の制御装置（８）が更に帰還増幅器（４２）を
有し、この帰還増幅器の入力端（４３）が前記の第２制
御増幅器（３９）の出力端（４０）に接続され、この帰
還増幅器の出力端（４４）が前記の第２制御増幅器（３
９）の入力端（４１）に接続され、前記の他の制御信号
（Ｕ２）を第２制御増幅器（３９）の入力端（４１）に
正帰還するようになっていることを特徴とする電力トラ
ンジスタをターン・オン及びターン・オフさせる回路。
【請求項４】請求項１〜３のいずれか一項に記載の電
力トランジスタをターン・オン及びターン・オフさせる
回路において、前記の測定手段（２０）が、第１主電極
（２４）と、第２主電極（２２）と、制御電極（２３）
とを有するセンストランジスタ（２１）を具えており、
これら第２主電極（２２）及び制御電極（２３）はスイ
ッチングトランジスタ（１）の対応する電極（４，７）
にそれぞれ接続され、前記の比較手段（２８）は、基準
電流源（３０）に結合された入力電流端子（２９）と、
前記のセンストランジスタ（２１）の第１主電極（２
４）及び前記のサイリスタ（３１）の第２トリガゲート
（３７）に結合された出力電流端子（２５）と、スイッ
チングトランジスタ（１）の第１主電極（２）に結合さ
れた共通端子（２７）とを有する電流ミラー（２６）を
具えていることを特徴とする電力トランジスタをターン
・オン及びターン・オフさせる回路。