DE69311921T2

DE69311921T2 - Anordnung zum Ein- und Ausschalten eines Leistungstransistors

Info

Publication number: DE69311921T2
Application number: DE69311921T
Authority: DE
Inventors: Johan C Halberstadt; F A C M Schoofs
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1992-02-03
Filing date: 1993-01-26
Publication date: 1998-01-29
Anticipated expiration: 2013-01-27
Also published as: JP3204774B2; DE69311921D1; US5369308A; JPH05300726A; EP0554936B1; EP0554936A1

Description

Die Erfindung betrifft eine Anordnung zum Ein- und Ausschalten eines Leistungstransistors, mit :
- einem Schalttransistor mit einer ersten und einer zweiten Hauptelektrode, die einen Hauptstromleitpfad des Schalttransistors bilden, und einer Steuerelektrode zum Anschließen eines Steuersignals zur Steuerung der Konduktanz des Hauptstromleitpfades des Schalttransistors;
- einer Steueranordnung mit einem Steuerverstärker, der einen Eingang hat, der mit einer Schaltsignalklemme zum Empfangen eines Schaltsignals gekoppelt ist und einen Ausgang zum Anlegen des Steuersignals an die Steuerelektrode des Schalttransistors;
- einem Thyristor mit einer ersten Hauptelektrode und einer zweiten Hauptelektrode, die einen Hauptstromleitpfad des Thyristors bilden, welcher Pfad mit der Steuerelektrode des Schalttransistors gekoppelt ist, und mit einem ersten Triggergate und einem zweiten Triggergate zum Anschließen eines ersten Triggersignals bzw. eines zweiten Triggersignals;
- Meßmitteln zum Generieren eines Meßsignals, das proportional zu einem durch den Hauptstromleitpfad des Schalttransistors fließenden Strom ist;
- Vergleichsmitteln zum Vergleichen des Meßsignals mit einem Bezugssignal und zum Anlegen des zweiten Triggersignals an das zweite Triggergate des Thyristors in Reaktion auf den Vergleich des Meßsignals mit dem Bezugssignal.
Eine Anordnung dieser Art ist aus der US-Patentschrift 5.006.949, Fig. 1 bekannt. In dieser bekannten Anordnung ist der Schalttransistor ein n-Kanal-MOS-Transistor, dessen zweite Hauptelektrode oder Drain über eine Last mit der positiven Klemme einer Stromversorgungsquelle verbunden ist und dessen erste Hauptelektrode oder Source über einen Meßwiderstand mit der negativen Klemme der Stromversorgungsquelle verbunden ist. An diesem Meßwiderstand wird eine Meßspannung erzeugt, die proportional zum durch die Last und durch den Hauptstromleitpfad des Schalttransistors fließenden Strom ist, sobald der Steuerverstärker ein positiv laufendes Steuersignal an die Steuerelektrode oder das Gate des Schalttransistors auf Kommando des Schaltsignals anlegt. An der Reihenschaltung aus Meßwiderstand und dem Gate-Source-Übergang des Schalttransistors liegt ein Thyristor, der mit Hilfe eines Triggersignals gezündet wird, sobald der durch den Hauptstromleitpfad des Schalttransistors fließende Strom einen bestimmten Wert überschreitet. Hierzu wird das zweite Triggergate oder Kathodengate des Thyristors mit Hilfe eines Strombegrenzungswiderstandes mit dem Verbindungspunkt des Meßwiderstandes und der Source des Schalttransistors verbunden, während die zweite Hauptelektrode oder Kathode des Thyristors mit dem Verbindungspunkt des Meßwiderstandes und der negativen Klemme der Stromversorgungsquelle verbunden ist. Die erste Hauptelektrode oder Anode des Thyristors ist mit dem Gate des Schalttransistors verbunden, und das erste Triggergate des Thyristors oder Anodengate ist mit der Anode mit Hilfe eines Dämpfungswiderstandes verbunden, um die Zündempfindlichkeit des Thyristors zu dämpfen. Beim Zünden schließt der Thyristor das Steuersignal am Gate des Schalttransistors über den von der Anode und Kathode gebildeten Hauptstrom leitpfad kurz. Somit ist der Schalttransistor vor zu hohen Strömen geschützt, die beispielsweise bei einem Kurzschluß in der Last auftreten. Der Thyristor kann als bipolares Halbleiterelement betrachtet werden, das aus einem pnp-Transistor und einem npn-Transistor zusammengesetzt ist. Der Emitter, die Basis und der Kollektor des pnp-Transistors werden mit der Anode, dem Anodengate bzw. dem Kathodengate des Thyristors verbunden, und der Emitter, die Basis und der Kollektor des npn-Transistors werden mit der Kathode, dem Kathodengate bzw. dem Anodengate des Thyristors verbunden. Sobald die Meßspannung am Meßwiderstand die Basis-Emitter-Schwellenspannung des npn-Transistors überschreitet, wird der Thyristor gezündet.
In der bekannten Anordnung wird der Thyristor nur im Notfall gezündet. Der Schalttransistor wird normalerweise auch auf Kommando des Schaltsignals ausgeschaltet. In einer angepaßten Form ist die bekannte Anordnung auch in Schaltnetzteilen anwendbar, in denen die Last von der Primärwicklung eines Transformators gebildet wird. In diesem Fall wird der Schalttransistor erst eingeschaltet, so daß der durch die Primärwicklung fließende Strom ansteigt, und anschließend wieder ausgeschaltet, sobald der Strom durch die Primärwicklung einen bestimmten Wert überschreitet. Dieser Wert ist variabel und wird mit Hilfe eines Systems gesteuert, daß die vom Schaltnetzteil gelieferte Spannung unter anderem von der Last unabhängig macht. Der Schalttransistor wird durch Anlegen eines Steuersignals an die Steuerelektrode des Schalttransistors auf Kommando des Schaltsignals eingeschaltet, das den Charakter eines Setzsignals hat. Der Schalttransistor wird durch Zünden des Thyristors mit dem Kathodentriggersignal ausgeschaltet, das den Charakter eines Rücksetzsignals hat. Um bei der bekannten Anordnung den Ausschaltwert des durch den Schalttransistor fließenden Stroms steuern zu können, sollte der Meßwiderstand variabel sein. Angesichts des im allgemeinen kleinen ohmschen Wertes des Meßwiderstandes ist eine solche Lösung unpraktisch und schwierig auf einem Halbleiterkörper zu integrieren. Mit Hilfe eines Meßtransistors kann der durch den Schalttransistor fließende Strom auf einen kleineren Wert skaliert und mit einem entsprechend größeren variablen Meßwiderstand in eine Meßspannung umgewandelt werden. Solche variablen Meßwiderstände eignen sich für eine Integration auf einem Halbleiterkörper, aber dies ist immer noch eine komplizierte Lösung. Variable Stromquellen, Spannung-Strom-Wandler und Stromspiegel sind jedoch elektronische Bauelemente, die relativ einfach integriert werden können. Beispielsweise kann der Strom durch den Meßtransistor mit Hilfe eines Stromspiegels mit einem variablen Bezugsstrom verglichen werden. Sobald der Strom durch den Meßtransistor größer ist als der Bezugsstrom, wird ein Strom erzeugt, der als Triggerstrom für das Kathodengate des Thyristors verwendet werden kann. Da das Triggersignal für das Kathodengate jetzt die Form eines Stroms hat und von einer Quelle mit einer relativ hohen Impedanz geliefert wird, stellt sich ein Problem dar. Zwischen dem Anodengate und dem Kathodengate des Thyristors befindet sich ein parasitärer Kondensator mit einem Wert, der unter anderem von der Summe der Kollektor-Basis Kapazitäten des pnp-und des npn-Transistors bestimmt wird. In der bekannten Anordnung wird dieser parasitäre Kondensator über die Reihenschaltung aus dem Dämpfungswiderstand zwischen der Anode und dem Anodengate und dem Strombegrenzungswiderstand zwischen dem Kathodengate und dem Meßwiderstand während der Zeitdauer geladen, in der die Steuerspannung am Gate des Schalttransistors positiv ist. Der Dämpfungswiderstand Lind der Strombegrenzungswiderstand haben relativ kleine Werte, und der Spannungsabfall an diesen Widerständen infolge des Aufladens des parasitären Kondensators ist zu klein, um den Thyristor zu zünden. Wenn jedoch die Impedanz, von der aus das Kathodengate angesteuert wird, sehr groß ist, was beim Triggern von einer Stromquelle aus der Fall ist, findet der Ladestrom einen Pfad zur Basis des npn-Transistors. Der npn-Transistor wird leitend und verstärkt als Folge des Miller-Effekts die am Anodengate vorhandene parasitäre Kapazität um einen Faktor. Die Verstärkung ist von der Stromverstärkung (beta) des npn-Transistors abhängig. Dies hat eine zweifache Folge. Einerseits wird der Ausgang des Steuerverstärkers in stärkerem Maße kapazitiv belastet, wenn das Schaltsignal für den Schalttransistor erzeugt wird, und kann daher den maximal vom Steuerverstärker lieferbaren Ausgangsstrom übersteigen. Andererseits erzeugt der Ladestrom der verstärkten parasitären Kapazität einen größeren Spannungsabfall am Dämpfungswiderstand, so daß der Thyristor ungewollt gezündet werden kann. Eine Lösung könnte sein, den Dämpfungswiderstand um einen Faktor beta zu verkleinern, um so unerwünschtes Zünden beim Auftreten des Schaltsignals zu vermeiden. Dies führt jedoch zu einem sehr schwer zündbaren Thyristor. Zum Zeitpunkt des Ausschaltens des Schalttransistors muß der Thyristor gezündet werden. Es ist kein Problem, den npn-Transistor leitend zu machen. Der Kollektorstrom des npn-Transistors fließt im wesentlichen durch den Dämpfungswiderstand und wird vom Ausgang des Steuerverstärkers geliefert. Dieser Verstärker muß imstande sein, einen großen Strom zu liefern, um an dem kleinen Dämpfungswiderstand eine Basis-Emitter-Schwellenspannung zu erzeugen, um auch den pnp- Transistor leitend zu machen und somit den Thyristor zu zünden. Es ist auch keine befriedigende Lösung, dem Dämpfungswiderstand einen sehr großen Wert zu geben oder ihn wegzulassen, weil der Thyristor dann viel zu empfindlich wird und beim Auftreten des positiven Schaltsignals ungewollt gezündet werden könnte.
Der Erfindung liegt unter anderem die Aufgabe zugrunde, eine Anordnung zum Ein- und Ausschalten eines Leistungstransistors zu verschaffen, die zur Triggerung am Kathodengate von einer Quelle mit einer hohen Impedanz aus besser geeignet ist. Erfindungsgemäß ist die eingangs beschriebene Anordnung zum Ein- und Ausschalten eines Leistungstransistors daher dadurch gekennzeichnet, daß die Steueranordnung weiterhin umfaßt:
- einen weiteren Steuerverstärker mit einem Eingang, der mit der Schaltsignalklemme gekoppelt ist und einem Ausgang, der mit dem ersten Triggergate des Thyristors gekoppelt ist, zum Anlegen eines weiteren Steuersignals an das erste Triggergate;
- Verzögerungsmittel zum Verzögern des Steuersignals des Steuerverstärkers bezüglich des weiteren Steuersignals des weiteren Steuerverstärkers.
Der weitere Steuerverstärker liefert ein weiteres Steuersignal an das erste Triggergate (Anodengate in dem oben beschriebenen Beispiel), das nach dem Auftreten eines Sprunges in dem Schaltsignal seinen endgültigen Wert zu einem früheren Zeitpunkt erreicht als das Steuersignal, das von dem erstgenannten Steuerverstärker an die erste Hauptelektrode des Thyristors (Anode in dem Beispiel) gelegt wird. Der Dämpfungswiderstand ist nicht vorhanden, so daß ein Thyristor mit einer großen Zündempfindlichkeit erhalten wird, während die Verzögerung zwischen den beiden Steuersignalen verhindert, daß der Thyristor beim Einschalten des Schalttransistors ungewollt gezündet wird. Weiterhin ist die totale kapazitive Last über zwei Steuerverstärker verteilt, wobei der weitere Steuerverstärker den verstärkten parasitären Kondensator auflädt und der erstgenannte Steuerverstärker die parasitäre Kapazität auflädt, die an der Steuerelektrode des Schalttransistors vorhanden ist. Die Verzögerungsmittel können in dem Entwurf eingebaut sein. Dies ist beispielsweise der Fall, wenn die parasitäre Kapazität an der ersten Hauptelektrode des Thyristors (Anode) größer ist als die parasitäre Kapazität am ersten Triggergate (Anodengate) des Thyristors und wenn zudem die beiden Steuerverstärker zueinander gleiche Eigenschaften haben. Wenn dies jedoch nicht der Fall sein sollte, kann eine weitere Ausführungsform einer erfindungsgemäßen Anordnung zum Ein- und Ausschalten eines Leistungstransistors dadurch gekennzeichnet sein, daß die Verzögerungsmittel einen Tiefpaß umfassen, der zwischen die Schaltsignalklemme und den Eingang des Steuerverstärkers geschaltet ist.
Die zusätzlich geforderte Verzögerung des erstgenannten Steuersignals wird erhalten, indem das Schaltsignal für den erstgenannten Steuerverstärker erst verzögert und dann verstärkt wird. In diesem Fall wird der Ausgang dieses Verstärkers nicht unnötig kapazitiv belastet.
Eine andere Ausführungsform einer erfindungsgemäßen Anordnung zum Ein- und Ausschalten eines Leistungstransistors ist dadurch gekennzeichnet, daß die Steueranordnung weiterhin einen Rückkopplungsverstärker umfaßt, von dem ein Eingang mit dem Ausgang des weiteren Steuerverstärkers und ein Ausgang mit dem Eingang des weiteren Steuerverstärkers verbunden ist, zum Mitkoppeln des weiteren Steuersignals an den Eingang des weiteren Steuerverstärkers.
Der weitere Steuerverstärker und der Rückkopplungsverstärker bilden ein Flipflop, das den Wert des Schaltsignals (Setzsignal) an der Schaltsignalklemme speichert. Es genügt jetzt, ein kurzes Schaltsignal zum Einschalten des Schalttransistors zu verwenden. Dies ist vorteilhaft, wenn die Anordnung zum Ein- und Ausschalten eines Leistungstransistors in einem Schaltnetzteil verwendet wird, in dem das Tastverhältnis des Schalttransistors erheblich variieren kann, wie beispielsweise in einer selbstoszillierenden Stromversorgung (SOPS). Das Flipflop wird durch Zünden des Thyristors zurückgesetzt, wobei das erste Triggergate den Ausgang des weiteren Steuerverstarkers kurzschließt. Da das kurze Schaltsignal (Setzsignal) zu diesem Zeitpunkt nicht aktiv ist, bedeutet dieser Kurzschluß keine unnötige Last für die beiden Steuerverstärker.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine Ausführungsform eine erfindungsgemäße Anordnung zum Ein- und Ausschalten eines Leistungstransistors und
Fig. 2 Signale zur Erläuterung der Funktionsweise der in Fig. 1 gezeigten Anordnung.
Fig. 1 zeigt eine Ausführungsform einer erfindungsgemäßen Anordnung zum Ein- und Ausschalten eines Leistungstransistors. Der Leistungstransistor ist ein NMOS-Schalttransistor 1, dessen erste Hauptelektrode, oder Source, 2 mit einer negativen Stromversorgungsklemme 3 verbunden ist, die mit Masse verbunden ist. Die zweite Hauptelektrode, oder Drain, 4 ist über eine Last 5 mit einer positiven Stromversorgungsklemme 6 verbunden, an die eine positive Stromversorgungsspannung VA angelegt ist. Der Schalttransistor 1 wird mit einem an der Steuerelektrode, oder Gate, 7 anliegenden, in bezug auf Masse positiven Steuersignal U1 des Schalttransistors 1 eingeschaltet, d.h. leitend gemacht. Das Steuersignal U1 stammt aus einer Steueranordnung 8 mit einem ersten invertierenden Steuerverstärker 9, dessen Ausgang 10 mit dem Gate 7 des Schalttransistors 1 verbunden ist und dessen Eingang 11 über einen optionalen Tiefpaß 12 mit einer Schaltsignalklemme 13 verbunden ist, an die ein Schaltsignal US angelegt ist, das beim Einschalten des Schalttransistors 1 negativ ist. Die Schaltsignalklemme 13 ist mit einem Widerstand 14 und mit dem Drain 15 eines NMOS-Transistors 16 verbunden, dessen Source 17 mit Masse verbunden ist und dessen Gate 18 mit einer Eingangsklemme 19 verbunden ist, an die ein bezüglich des Schaltsignals US invertiertes Schaltsignal USN angelegt ist. Der Transistor 16 und der Widerstand 14 wirken als invertierende Puffer und können gegebenenfalls weggelassen werden. Der erste invertierende Steuerverstärker 9 und der Widerstand 14 sind mit einer geeigneten positiven Stromversorgungsspannung VB verbunden.
Wenn der Schalttransistor 1 eingeschaltet wird, beginnt ein Strom IS durch die Last 5 und durch den von der Source 2 und dem Drain 4 gebildeten Hauptstromleitpfad des Schalttransistors 1 zu fließen. Der Strom IS wird mit Hilfe von Meßmitteln 20 in Form beispielsweise eines NMOS-Meßtransistors 21 gemessen, der eine kleinere Ausführung des Schalttransistors list. Das Drain 22 und das Gate 23 des Meßtransistors 21 sind mit den entsprechenden Elektroden 4 bzw. 7 des Schalttransistors 1 durchverbunden. Ein Meßstrom IM, der proportional zu dem durch den Schalttransistor 1 fließenden Strom IS ist, fließt durch den Meßtransistor 21. Der Meßstrom IM wird in Vergleichsmitteln 28 mit einem Bezugsstrom IREF verglichen, der von einer Bezugsstromquelle 30 geliefert wird. In Reaktion auf den Vergleich erzeugen die Vergleichsmittel 28 einen Triggerstrom IT. Die Vergleichsmittel 28 sind mit einem Stromspiegel 26 versehen, von dem eine Ausgangsstromklemme 25 mit der Source 24 und eine gemeinsame Klemme 27 mit der Source 2 des Schalttransistors 1 verbunden ist. Der Stromspiegel 26 hat weiter eine Eingangsstromklemme 29, mit der eine Bezugsstromquelle 30 verbunden ist. Abhängig von der Anwendung der Anordnung zum Ein- und Ausschalten eines Leistungstransistors kann die Stromquelle 30 als variable Stromquelle ausgeführt sein. Der Meßstrom IM verschwindet vollständig in der Ausgangsstromklemme 25 des Stromspiegels 26, solange der Meßstrom IM kleiner oder gleich dem Bezugsstrom IREF ist. Sobald jedoch der Meßstrom IM den Bezugsstrom IREF übersteigt, wird ein Differenzstrom verfügbar, mit dem ein Thyristor 31 gezündet wird, der das Gate 7 des Schalttransistors 1 zum Drain 2 des Schalttransistors 1 kurzschließt und somit diesen Transistor allsschaltet. Durch Verändern des Bezugsstroms IREF kann der Strom IS, bei dem der Schalttransistor ausgeschaltet wird, gesteuert werden.
Der Thyristor 31 kann als Zusammensetzung aus einem bipolaren pnp- Transistor 32 und einem bipolaren npn-Transistor 33 aufgefaßt werden, wobei der Emitter des pnp-Transistors 32 die erste Hauptelektrode oder Anode 34 des Thyristors 31 und der Emitter des npn-Transistors die zweite Hauptelektrode oder Kathode 35 des Thyristors 31 ist, während der mit der Basis des pnp-Transistors 32 durchverbundene Kollektor des npn-Transistors das erste Triggergate oder Anodengate 36 des Thyristors 35 bildet und der mit der Basis des npn-Transistors 33 durchverbundene Kollektor des pnp-Transistors 32 das zweite Triggergate oder Kathodengate 37 des Thyristors 31. Die Anode 34 und die Kathode 35 werden mit dem Gate 7 bzw. der Source 2 des Schalttransistors 1 verbunden. Das Kathodengate 37 ist mit der Ausgangsstromklemme 25 des Stromspiegels 26 verbunden und empfängt ein Triggersignal in Form eines Triggerstroms IT, der zum Kathodengate 37 fließt, sobald der Meßstrom IM den Bezugsstrom IREF übersteigt.
Der positive Sprung in deni Steuersignal U1, bei dem der Schalttransistor eingeschaltet wird, darf keine Selbstzündung des Thyristors 31 bewirken. Diese Selbstzündung wird von einer parasitären Kapazität 38 verursacht, die an den Kollektor-Basis- Übergängen der Transistoren 32 und 33 vorhanden ist. Dies kann verhindert werden, indem ein Dämpfungswiderstand zwischen der Anode 34 und dem Anodengate 36 des Thyristors 31 angeordnet wird. Der Ladestrom durch die Kapazität 38 fließt dann über den Dämpfungswiderstand und die Kapazität 38 zur Basis des npn-Transistors 33. Ein Gleichstrompfad zur Masse ist wegen des hohen Impedanzpegels an der Stromausgangsklemme 25 des Stromspiegels 26 nicht vorhanden. Der npn-Transistor wird zu leiten beginnen und den scheinbaren Wert der Kapazität 38 um einen Faktor vergrößern, der von seiner Stromverstärkung (beta) bestimmt wird. Dies ist der bekannte Miller- Effekt. Die erhöhte Kapazität 38 wird einen entsprechend größeren Ladestrom durch den Dämpfungswiderstand fließen lassen. Um zu verhindern, daß die Basis-Emitter- Spannung des pnp-Transistors 32 so groß wird, daß dieser zu leiten beginnt und den Thyristor zündet, muß der Wert des Dämpfungswiderstandes relativ klein gewählt werden. Wenn der Thyristor 31 beim Erreichen eines bestimmten Wertes des Stroms IS gezündet werden muß, muß der erste Steuerverstärker 9 imstande sein, einen relativ großen Strom zu liefern, um einen ausreichenden Spannungsabfall an dem kleinen Dämpfungswiderstand zu erzeugen, um den Basis-Emitter-Übergang des pnp-Transistors 32 leitend zu machen. Dies ist ein Problem und um dieses Problem zu vermeiden, umfaßt die Steueranordnung 8 einen zweiten invertierenden Steuerverstärker 39, dessen Ausgang 40 mit dem Anodengate 36 des Thyristors 31 verbunden ist und dessen Eingang mit der Schaltsignalklemme 13 verbunden ist. Der Tiefpaß 12 bewirkt eine Verzögerung zwischen den positiven Sprüngen in dem Steuersignal U1 am Ausgang 10 des ersten Steuerverstärkers 9 und in dem Steuersignal U2 am Ausgang 40 des zweiten Steuerverstärkers 39, wie in Fig. 2a und 2b gezeigt. Auf diese Weise wird der Basis-Emitter- Übergang des pnp-Transistors 32 beim Einschalten des Schalttransistors 1 immer gesperrt gehalten, ohne daß ein stromverbrauchender Dämpfungswiderstand verwendet wird. Die Verzögerung kann auch durch die Dimensionierung der parasitären Kapazitäten erhalten werden, die an den Ausgängen 10 und 40 beobachtet werden. Eine zusätzliche Verzögerung ist nur dann erforderlich, wenn das Aufladen der parasitären Kapazität am Ausgang 10 des ersten Steuerverstärkers 9 im Vergleich zum Aufladen der parasitären Kapazität am Ausgang 40 des zweiten Steuerverstärkers 39 zu schnell verläuft. Diese zusätzliche Verzögerung kann beispielsweise mit dem Tiefpaß 12 erhalten werden. Der erste Steuerverstärker 9 und der zweite Steuerverstärker 39 können dann im weiteren identisch sein. Eine alternative Lösung ist, die Auslösepegel der Steuerverstärker unterschiedlich zu wählen, so daß der Ausgang 40 des zweiten Steuerverstärkers 39 bei einer höheren Eingangsspannung als der Ausgang 10 des erste Steuerverstärkers 9 einen hohen Wert annimmt.
Fig. 2c zeigt das Schaltsignal US an der Schaltsignalklemme 13, das auftritt, wenn die Anordnung zum Ein- und Ausschalten eines Leistungstransistoren in einem Schaltnetzteil verwendet wird, in dem die Last 5 die Primärwicklung eines Transformators (in Fig. 1 nicht abgebildet) ist, in dein der Strom IS nach Einschalten des Schalttransistors 5 ansteigt. Bei dieser Art Stromversorgungen wird der Schalttransistor 1 wieder abgeschaltet, sobald der Strom IS einen bestimmten Wert erreicht hat. Der Wert, bei dein der Transistor eingeschaltet wird, ist variabel und wird mit Hilfe eines Steuerungssystems gesteuert (nicht abgebildet in Fig. 1), das beispielsweise die Ausgangsspannung des Schaltnetzteils durch Verändern des Bezugsstroms IREF der Bezugsstromquelle 30 in einer im weiteren nicht beschriebenen Weise unabhängig von dem an eine Last (nicht abgebildet in Fig. 1) zu liefernden Strom macht. Das Schaltsignal US schaltet den Schalttransistor 1 zu eineni Zeitpunkt t1 ein, und der Schalttransistor 1 wird von dem Thyristor 31 zu einem variablen Zeitpunkt t2 ausgeschaltet. Es ist dann wünschenswert, daß auch das Schaltsignal US zum Zeitpunkt t2 seinen Wert ändert, um so einen unnötigen Kurzschluß der Steuerverstärker 9 und 39 zu verhindern. Dies kann in vorteilhafter Weise mit einem invertierenden Rückkoppl ungsverstärker 42 erreicht werden, dessen Eingang 43 mit dein Ausgang 40 des zweiten Steuerverstärkers 39 verbunden ist und dessen Ausgang 44 mit dem Eingang 41 des zweiten Steuerverstärkers 39 verbunden ist. Die Verstärker 39 und 42 bilden zusammen ein Flipflop. Ein kurzer Impuls (Setzen) kann an die Schaltspannungsklemme 3 oder die Eingangsklemme 19 gelegt werden, um den Schalttransistor 1 einzuschalten. Dies wird in Fig. 2d gezeigt. Der Schalttransistor 1 wird ausgeschaltet, wenn der Thyristor 31 gezündet wird, wobei der Ausgang 40 in den niedrigen Zustand übergeht. Der Rückkopplungsverstärker 42 behält diesen Zustand bei, indem er ein positives Signal an die Eingänge 41 und 11 liefert. Die Ausgänge 40 und 10 bleiben bis zum nächsten Setzimpuis dann niedrig.
Die Erfindung beschränkt sich nicht auf die in Fig. 1 gezeigte Ausfüh rungsform. Die gezeigten NMOS-Transistoren können auch PMOS-Transistoren, bipolare pnp- oder npn-Transistoren sein, wobei die Polarität der Versorgungsspannungen und eine eventuelle umgekehrte Weise des Anschlusses des Thyristors 31 berücksichtigt werden müssen. Außerdem kann die Weise, in der das Triggersignal für das Kathodengate 37 des Thyristors aus dem durch den Schalttransistor fließenden Strom IS abgeleitet wird, auch anders realisiert werden. Ein Beispiel ist ein mit der Source des Schalttransistors oder mit der Source des Meßtransistors in Reihe geschalteter Widerstand und ein Komparator mit einer hohen Ausgangsimpedanz zum Vergleich der Spannung am Widerstand mit einer variablen Bezugsspannung und zur Lieferung des Triggerstroms an das Kathodengate des Thyristors.

Claims

1. Anordnung zum Ein- und Ausschalten eines Leistungstransistors, mit:

- einem Schalttransistor (1) mit einer ersten (2) und einer zweiten (4) Hauptelektrode, die einen Hauptstromleitpfad des Schalttransistors (1) bilden, und einer Steuerelektrode (7) zum Anschließen eines Steuersignals (U 1) zur Steuerung der Konduktanz des Hauptstromleitpfades des Schalttransistors (1);

- einer Steueranordnung (8) mit einem Steuerverstärker (9), der einen Eingang (11) hat, der mit einer Schaltsignalklemme (13) zum Empfangen eines Schaltsignals (US) gekoppelt ist und einen Ausgang (10) zum Anlegen des Steuersignals (U1) an die Steuerelektrode (7) des Schalttransistors (1);

- einem Thyristor (31) mit einer ersten Hauptelektrode (34) und einer zweiten Hauptelektrode (35), die einen Hauptstromleitpfad des Thyristors (31) bilden, welcher Pfad mit der Steuerelektrode (7) des Schalttransistors (1) gekoppelt ist, und mit einem ersten Triggergate (36) und einem zweiten Triggergate (37) zum Anschließen eines ersten Triggersignals bzw. eines zweiten Triggersignals (IT);

- Meßmitteln (20) zum Generieren eines Meßsignals (IM), das proportional zu einem durch den Hauptstromleitpfad des Schal ttransi stors (1) fließenden Strom (IS) ist;

- Vergleichsmitteln (28) zum Vergleichen des Meßsignals (IM) mit einem Bezugssignal (IREF) und zum Anlegen des zweiten Triggersignals (lT) an das zweite Triggergate (37) des Thyristors (31) in Reaktion auf den Vergleich des Meßsignals (IM) mit dem Bezugssignal (IREF), dadurch gekennzeichnet, daß die Steueranordnung (8) weiterhin umfaßt:

- einen weiteren Steuerverstärker (39) mit einem Eingang (41), der mit der Schaltsignalklemme (13) gekoppelt ist und einem Ausgang (40), der mit dem ersten Triggergate (36) des Thyristors (31) gekoppelt ist, zum Anlegen eines weiteren Steuersignals (U2) an das erste Triggergate (36);

- Verzögerungsmittel (12) zum Verzögern des Steuersignals (U1) des Steuerverstärkers (9) bezüglich des weiteren Steuersignals (U2) des weiteren Steuerverstärkers (39).

2. Anordnung zum Ein- und Ausschalten eines Leistungstransistors nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungsmittel (12) einen Tiefpaß umfassen, der zwischen die Schaltsignalklemme (13) und den Eingang (11) des Steuerverstarkers (9) geschaltet ist.

3. Anordnung zum Ein- und Ausschalten eines Leistungstransistors nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steueranordnung (8) weiterhin einen Rückkopplungsverstärker (42) umfaßt, von dein ein Eingang (43) mit dem Ausgang (40) des weiteren Steuerverstärkers (39) und ein Ausgang (44) mit dem Eingang (41) des weiteren Steuerverstärkers (39) verbunden ist, zum Mitkoppeln des weiteren Steuersignals (U2) an den Eingang (41) des weiteren Steuerverstärkers (39).

4. Anordnung zum Ein- und Ausschalten eines Leistungstransistors nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Meßmittel (20) umfassen: einen Meßtransistor (21) mit einer ersten (24) und einer zweiten (22) Hauptelektrode und einer Steuerelektrode (23), welche zweite Hauptelektrode (22) und Steuerelektrode (23) mit entsprechenden Elektroden (4, 7) des Schalttransistors (1) verbunden sind, und daß die Vergleichsmittel (28) einen Stromspiegel (26) mit einer Eingangsstromklemme (29) umfassen, die mit einer Bezugsstromquelle (30) gekoppelt ist, einer Ausgangsstromklemme (25), die mit der ersten Hauptelektrode (24) des Meßtransistors (21) und dem zweiten Triggergate (37) des Thyristors (31) gekoppelt ist und einer gemeinsamen Klemme (27), die mit der ersten Hauptelektrode (2) des Schalttransistors (1) gekoppelt ist.