JP3199882B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP3199882B2 JP3199882B2 JP430593A JP430593A JP3199882B2 JP 3199882 B2 JP3199882 B2 JP 3199882B2 JP 430593 A JP430593 A JP 430593A JP 430593 A JP430593 A JP 430593A JP 3199882 B2 JP3199882 B2 JP 3199882B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- terminal
- supplied
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電気的消去、、再書
き込みが可能な不揮発性半導体記憶装置（ＥＥＰＲＯ
Ｍ）に係り、特に行デコーダ回路に関する。
き込みが可能な不揮発性半導体記憶装置（ＥＥＰＲＯ
Ｍ）に係り、特に行デコーダ回路に関する。
【０００２】
【従来の技術】フラッシュＥＥＰＲＯＭはスタック構造
のメモリセルトランジスタを有し、データの書き込みは
チャネルホットエレクトロンにより行われ、消去はファ
ウラ−・ノルトハイム（Fowler-Nordheim ）のトンネル
電流により行われるメモリである。このようなメモリで
は、消去時にメモリセルトランジスタのゲートに負電圧
を印加することの有用性が明らかになり、消去時にワー
ド線に負電圧を与える行デコーダ回路が必要になってい
る。
のメモリセルトランジスタを有し、データの書き込みは
チャネルホットエレクトロンにより行われ、消去はファ
ウラ−・ノルトハイム（Fowler-Nordheim ）のトンネル
電流により行われるメモリである。このようなメモリで
は、消去時にメモリセルトランジスタのゲートに負電圧
を印加することの有用性が明らかになり、消去時にワー
ド線に負電圧を与える行デコーダ回路が必要になってい
る。
【０００３】しかし、従来のフラッシュＥＥＰＲＯＭに
おける消去は、全ビット一括もしくは非常に大きな単位
でのブロック消去を前提に考えられており、細かな単位
でのブロック消去に対応できるものではなかった。
おける消去は、全ビット一括もしくは非常に大きな単位
でのブロック消去を前提に考えられており、細かな単位
でのブロック消去に対応できるものではなかった。
【０００４】従来、細かな単位での消去を可能にするメ
モリとして、例えば「Symposium onVLSI Technology pp
77-78,1991,H.Kume et al」が提案されている。このメ
モリは、消去ブロックをワード線単位で指定し、消去し
たいブロックのワード線のみに負電圧を選択的に印加
し、全てのメモリセルトランジスタのソースには高レベ
ル、例えば５Ｖの電圧を印加するものである。このと
き、非選択ブロックのワード線については半選択モード
となるが、誤消去を避けるためにソース電位よりも低い
正の電圧を印加する。このような消去モード時の動作を
図１０を用いて説明する。図１０において、81はそれぞ
れフローティングゲートとコントロールゲートを有する
スタック構造のトランジスタからなるメモリセルあり、
これら各メモリセル81のソースはソース線82に共通に接
続されている。消去時に上記ソース線82には５Ｖの電圧
が供給され、各メモリセル81のソースにはこの５Ｖの電
圧が印加される。また、選択セルのゲート（コントロー
ルゲート）に負電圧として例えば−１０Ｖが印加され、
非選択セルの各ゲートには例えば３Ｖが印加される。こ
のように非選択セルのゲートに０Ｖよりも高い電圧を印
加して、ソース・ゲート間の電位差を小さくすることに
より、非選択セルでソフト消去が起こらないようにして
いる。また、データの読み出し及び書き込み時には、選
択セルのゲートには高レベル（正電圧）が印加される。
モリとして、例えば「Symposium onVLSI Technology pp
77-78,1991,H.Kume et al」が提案されている。このメ
モリは、消去ブロックをワード線単位で指定し、消去し
たいブロックのワード線のみに負電圧を選択的に印加
し、全てのメモリセルトランジスタのソースには高レベ
ル、例えば５Ｖの電圧を印加するものである。このと
き、非選択ブロックのワード線については半選択モード
となるが、誤消去を避けるためにソース電位よりも低い
正の電圧を印加する。このような消去モード時の動作を
図１０を用いて説明する。図１０において、81はそれぞ
れフローティングゲートとコントロールゲートを有する
スタック構造のトランジスタからなるメモリセルあり、
これら各メモリセル81のソースはソース線82に共通に接
続されている。消去時に上記ソース線82には５Ｖの電圧
が供給され、各メモリセル81のソースにはこの５Ｖの電
圧が印加される。また、選択セルのゲート（コントロー
ルゲート）に負電圧として例えば−１０Ｖが印加され、
非選択セルの各ゲートには例えば３Ｖが印加される。こ
のように非選択セルのゲートに０Ｖよりも高い電圧を印
加して、ソース・ゲート間の電位差を小さくすることに
より、非選択セルでソフト消去が起こらないようにして
いる。また、データの読み出し及び書き込み時には、選
択セルのゲートには高レベル（正電圧）が印加される。
【０００５】上記メモリでは、消去モード時に、読み出
し及び書き込みモード時とは反対に、選択したワード線
のみを低レベル（負電圧）に、非選択ワード線を高レベ
ル（正電圧）にそれぞれ設定することが必要であり、そ
れに対応した行デコーダ回路を設ける必要がある。
し及び書き込みモード時とは反対に、選択したワード線
のみを低レベル（負電圧）に、非選択ワード線を高レベ
ル（正電圧）にそれぞれ設定することが必要であり、そ
れに対応した行デコーダ回路を設ける必要がある。
【０００６】図１１は上記バイアス関係を満足する従来
の行デコーダ回路のブロック回路図である。この行デコ
ーダ回路は、各ワード線83毎に、読み出し、書き込み系
の正電圧デコーダ84と、ＰチャネルＭＯＳトランジスタ
のみで構成された消去系の負電圧デコーダ85とを設け、
各負電圧デコーダ85には負電圧電源回路86から負電圧を
供給すると共に、各行毎に正電圧デコーダ84と負電圧デ
コーダ85とを負電圧阻止用のＰチャネルＭＯＳトランジ
スタ87により分離している。
の行デコーダ回路のブロック回路図である。この行デコ
ーダ回路は、各ワード線83毎に、読み出し、書き込み系
の正電圧デコーダ84と、ＰチャネルＭＯＳトランジスタ
のみで構成された消去系の負電圧デコーダ85とを設け、
各負電圧デコーダ85には負電圧電源回路86から負電圧を
供給すると共に、各行毎に正電圧デコーダ84と負電圧デ
コーダ85とを負電圧阻止用のＰチャネルＭＯＳトランジ
スタ87により分離している。
【０００７】しかし、図１１の行デコーダ回路では、各
ワード線毎に負電圧デコーダ85を設ける必要があるた
め、行デコーダ回路を構成するトランジスタの個数が多
くなり、集積化する際の行デコーダ回路部分の面積が非
常に大きくなり、チップサイズが増大する欠点がある。
ワード線毎に負電圧デコーダ85を設ける必要があるた
め、行デコーダ回路を構成するトランジスタの個数が多
くなり、集積化する際の行デコーダ回路部分の面積が非
常に大きくなり、チップサイズが増大する欠点がある。
【０００８】また、負電圧阻止用のＰチャネルＭＯＳト
ランジスタ87には多大な電圧ストレスが加わるため、他
に比べてゲート酸化膜を厚くしなければならず、プロセ
スが複雑になるという欠点もある。
ランジスタ87には多大な電圧ストレスが加わるため、他
に比べてゲート酸化膜を厚くしなければならず、プロセ
スが複雑になるという欠点もある。
【０００９】
【発明が解決しようとする課題】上記のように従来の不
揮発性半導体記憶装置では、ワード線に負電圧を印加す
る行デコーダ回路を構成するトランジスタの個数が多く
なり、チップサイズが増大するという問題がある。
揮発性半導体記憶装置では、ワード線に負電圧を印加す
る行デコーダ回路を構成するトランジスタの個数が多く
なり、チップサイズが増大するという問題がある。
【００１０】この発明は上記のような事情を考慮してな
されたものであり、その目的は行デコーダ回路の構成を
従来よりも簡略化することができる不揮発性半導体記憶
装置を提供することにある。
されたものであり、その目的は行デコーダ回路の構成を
従来よりも簡略化することができる不揮発性半導体記憶
装置を提供することにある。
【００１１】
【課題を解決するための手段】この発明の不揮発性半導
体記憶装置は、電気的消去、再書き込みが可能な複数の
メモリセルトランジスタが行列状に配列されたメモリセ
ルアレイと、上記メモリセルアレイの行方向の各メモリ
セルトランジスタのゲートに共通に接続された複数のワ
ード線と、上記メモリセルアレイの列方向の各メモリセ
ルトランジスタのドレインに共通に接続された複数のビ
ット線と、プリデコーダ回路を有し、入力アドレスに応
じていずれか１つのワード線を選択し、データ消去モー
ド時には選択ワード線に対して負電圧を出力する共に非
選択ワード線に対して０Ｖもしくはそれ以上の正電圧を
出力する行デコーダ回路とを具備し、上記行デコーダ回
路内には上記各ワード線に対応してそれぞれ、ソース、
ドレイン間の一端が上記複数のワード線のうち対応する
１つのワード線に接続され、ソース、ドレイン間の他端
が上記プリデコーダ回路の対応する出力端に接続され、
ゲートに第１の論理信号が供給される第１のＮチャネル
ＭＯＳトランジスタと、ソース、ドレイン間の一端が上
記複数のワード線のうち対応する１つのワード線に接続
され、ソース、ドレイン間の他端にはデータ消去モード
時に０Ｖもしくはそれ以上の正電圧が供給され、データ
消去モード時以外は低論理レベルの信号が供給され、ゲ
ートに上記第１の論理信号の反転信号が供給される第２
のＮチャネルＭＯＳトランジスタと、ソース、ドレイン
間が上記第１のＮチャネルＭＯＳトランジスタのソー
ス、ドレイン間に並列に接続され、ゲートに上記第１の
論理信号の反転信号が供給される第１のＰチャネルＭＯ
Ｓトランジスタと、ソース、ドレイン間が上記第２のＮ
チャネルＭＯＳトランジスタのソース、ドレイン間に並
列に接続され、ゲートに上記第１の論理信号が供給され
る第２のＰチャネルＭＯＳトランジスタとが設けられて
なることを特徴とする。
体記憶装置は、電気的消去、再書き込みが可能な複数の
メモリセルトランジスタが行列状に配列されたメモリセ
ルアレイと、上記メモリセルアレイの行方向の各メモリ
セルトランジスタのゲートに共通に接続された複数のワ
ード線と、上記メモリセルアレイの列方向の各メモリセ
ルトランジスタのドレインに共通に接続された複数のビ
ット線と、プリデコーダ回路を有し、入力アドレスに応
じていずれか１つのワード線を選択し、データ消去モー
ド時には選択ワード線に対して負電圧を出力する共に非
選択ワード線に対して０Ｖもしくはそれ以上の正電圧を
出力する行デコーダ回路とを具備し、上記行デコーダ回
路内には上記各ワード線に対応してそれぞれ、ソース、
ドレイン間の一端が上記複数のワード線のうち対応する
１つのワード線に接続され、ソース、ドレイン間の他端
が上記プリデコーダ回路の対応する出力端に接続され、
ゲートに第１の論理信号が供給される第１のＮチャネル
ＭＯＳトランジスタと、ソース、ドレイン間の一端が上
記複数のワード線のうち対応する１つのワード線に接続
され、ソース、ドレイン間の他端にはデータ消去モード
時に０Ｖもしくはそれ以上の正電圧が供給され、データ
消去モード時以外は低論理レベルの信号が供給され、ゲ
ートに上記第１の論理信号の反転信号が供給される第２
のＮチャネルＭＯＳトランジスタと、ソース、ドレイン
間が上記第１のＮチャネルＭＯＳトランジスタのソー
ス、ドレイン間に並列に接続され、ゲートに上記第１の
論理信号の反転信号が供給される第１のＰチャネルＭＯ
Ｓトランジスタと、ソース、ドレイン間が上記第２のＮ
チャネルＭＯＳトランジスタのソース、ドレイン間に並
列に接続され、ゲートに上記第１の論理信号が供給され
る第２のＰチャネルＭＯＳトランジスタとが設けられて
なることを特徴とする。
【００１２】
【作用】入力アドレスに対応して選択ワード線に接続さ
れている第１のＮチャネル及びＰチャネルＭＯＳトラン
ジスタが導通する。このとき、非選択ワード線に接続さ
れた第２のＮチャネル及びＰチャネルＭＯＳトランジス
タが導通する。データの読み出し及び書き込みモード時
には、プリデコーダ回路の対応する出力端から高論理レ
ベルの信号が出力され、第２のＮチャネル及びＰチャネ
ルＭＯＳトランジスタのソース、ドレイン間の一端には
低論理レベルの信号が供給される。従って、読み出し及
び書き込みモード時には、プリデコーダ回路から出力さ
れる高論理レベルの信号が第１のＮチャネル及びＰチャ
ネルＭＯＳトランジスタを介して選択ワード線に出力さ
れ、低論理レベルの信号が第２のＮチャネル及びＰチャ
ネルＭＯＳトランジスタを介して各非選択ワード線に出
力される。
れている第１のＮチャネル及びＰチャネルＭＯＳトラン
ジスタが導通する。このとき、非選択ワード線に接続さ
れた第２のＮチャネル及びＰチャネルＭＯＳトランジス
タが導通する。データの読み出し及び書き込みモード時
には、プリデコーダ回路の対応する出力端から高論理レ
ベルの信号が出力され、第２のＮチャネル及びＰチャネ
ルＭＯＳトランジスタのソース、ドレイン間の一端には
低論理レベルの信号が供給される。従って、読み出し及
び書き込みモード時には、プリデコーダ回路から出力さ
れる高論理レベルの信号が第１のＮチャネル及びＰチャ
ネルＭＯＳトランジスタを介して選択ワード線に出力さ
れ、低論理レベルの信号が第２のＮチャネル及びＰチャ
ネルＭＯＳトランジスタを介して各非選択ワード線に出
力される。
【００１３】消去モード時には、プリデコーダ回路の対
応する出力端から負電圧が出力され、第２のＮチャネル
及びＰチャネルＭＯＳトランジスタのソース、ドレイン
間の一端には０Ｖもしくはそれ以上の正電圧が供給され
る。従って、この消去モード時には、プリデコーダ回路
から出力される負電圧が第１のＮチャネル及びＰチャネ
ルＭＯＳトランジスタを介して選択ワード線に出力さ
れ、０Ｖもしくはそれ以上の正電圧が第２のＮチャネル
及びＰチャネルＭＯＳトランジスタを介して各非選択ワ
ード線に出力される。
応する出力端から負電圧が出力され、第２のＮチャネル
及びＰチャネルＭＯＳトランジスタのソース、ドレイン
間の一端には０Ｖもしくはそれ以上の正電圧が供給され
る。従って、この消去モード時には、プリデコーダ回路
から出力される負電圧が第１のＮチャネル及びＰチャネ
ルＭＯＳトランジスタを介して選択ワード線に出力さ
れ、０Ｖもしくはそれ以上の正電圧が第２のＮチャネル
及びＰチャネルＭＯＳトランジスタを介して各非選択ワ
ード線に出力される。
【００１４】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
り説明する。
【００１５】図１はこの発明の第１の実施例に係るＥＥ
ＰＲＯＭを示すブロック回路図である。図において、１
はメモリセルアレイ、２は行デコーダ回路、３は列デコ
ーダ回路、４はモード切り換え回路、５はモード設定信
号発生回路、６は読み出し用中間電圧発生回路、７は消
去用負電圧発生回路、８は書き込み用高電圧発生回路で
ある。なお、図示しないが、この他に消去モード時に非
選択なメモリセルのゲートに供給するための電源電圧よ
りも低い電圧を発生する電圧発生回路も設けられてい
る。
ＰＲＯＭを示すブロック回路図である。図において、１
はメモリセルアレイ、２は行デコーダ回路、３は列デコ
ーダ回路、４はモード切り換え回路、５はモード設定信
号発生回路、６は読み出し用中間電圧発生回路、７は消
去用負電圧発生回路、８は書き込み用高電圧発生回路で
ある。なお、図示しないが、この他に消去モード時に非
選択なメモリセルのゲートに供給するための電源電圧よ
りも低い電圧を発生する電圧発生回路も設けられてい
る。
【００１６】図２は、上記メモリセルアレイ１の一部及
び行デコーダ回路２の一部の構成を示している。11はそ
れぞれ前記スタック構造のメモリセルであり、これらは
行列状に配列されている。12はそれぞれメモリセルアレ
イ１の同一行に配置された複数のメモリセル11の各ゲー
トに共通に接続されたワード線である。また、13はそれ
ぞれメモリセルアレイ１の同一列に配置された複数のメ
モリセル11の各ドレインに共通に接続されたビット線で
あり、上記ワード線12と交差する方向に配置されてい
る。さらに14はそれぞれメモリセルアレイ１の同一行に
配置された複数のメモリセル11の各ソースに共通に接続
されたソース線である。
び行デコーダ回路２の一部の構成を示している。11はそ
れぞれ前記スタック構造のメモリセルであり、これらは
行列状に配列されている。12はそれぞれメモリセルアレ
イ１の同一行に配置された複数のメモリセル11の各ゲー
トに共通に接続されたワード線である。また、13はそれ
ぞれメモリセルアレイ１の同一列に配置された複数のメ
モリセル11の各ドレインに共通に接続されたビット線で
あり、上記ワード線12と交差する方向に配置されてい
る。さらに14はそれぞれメモリセルアレイ１の同一行に
配置された複数のメモリセル11の各ソースに共通に接続
されたソース線である。
【００１７】上記行デコーダ回路２はそれぞれアドレス
が入力されるプリデコーダ回路21、22と、この両プリデ
コーダ回路21、22の出力信号が入力されるメインデコー
ダ回路23とから構成されている。また、この行デコーダ
回路２には、通常の５Ｖの電源電圧ＶCCの他に、上記消
去用負電圧発生回路７から出力される例えば−１０Ｖ程
度の負電圧ＶEE、上記書き込み用高電圧発生回路８から
出力される例えば１２Ｖ程度の高電圧ＶPP、消去モード
時に非選択なメモリセルのゲートに供給するための電源
電圧ＶCCよりも低い例えば３Ｖの電圧ＶWLと０Ｖの接地
電圧ＶSSが供給される。
が入力されるプリデコーダ回路21、22と、この両プリデ
コーダ回路21、22の出力信号が入力されるメインデコー
ダ回路23とから構成されている。また、この行デコーダ
回路２には、通常の５Ｖの電源電圧ＶCCの他に、上記消
去用負電圧発生回路７から出力される例えば−１０Ｖ程
度の負電圧ＶEE、上記書き込み用高電圧発生回路８から
出力される例えば１２Ｖ程度の高電圧ＶPP、消去モード
時に非選択なメモリセルのゲートに供給するための電源
電圧ＶCCよりも低い例えば３Ｖの電圧ＶWLと０Ｖの接地
電圧ＶSSが供給される。
【００１８】上記メモリセルアレイ１において、読み出
しモード時には、選択されたワード線（選択ワード線）
12に電源電圧ＶCC（５Ｖ）が、選択されたビット線（選
択ビット線）13には読み出し用中間電圧発生回路６で発
生される例えば１Ｖ程度の読み出し用中間電圧がそれぞ
れ供給される。また、書き込みモード時には、選択ワー
ド線12に書き込み用の高電圧ＶPP（１２Ｖ）が、選択ビ
ット線13にも高電圧がそれぞれ供給される。さらに消去
モード時には、全てのソース線14に例えば電源電圧ＶCC
が供給され、選択ワード線12にのみ負電圧ＶEEが、非選
択ワード線にには３Ｖの電圧ＶWLがそれぞれ供給され、
さらに全てのビット線13は例えばフローティング状態に
される。
しモード時には、選択されたワード線（選択ワード線）
12に電源電圧ＶCC（５Ｖ）が、選択されたビット線（選
択ビット線）13には読み出し用中間電圧発生回路６で発
生される例えば１Ｖ程度の読み出し用中間電圧がそれぞ
れ供給される。また、書き込みモード時には、選択ワー
ド線12に書き込み用の高電圧ＶPP（１２Ｖ）が、選択ビ
ット線13にも高電圧がそれぞれ供給される。さらに消去
モード時には、全てのソース線14に例えば電源電圧ＶCC
が供給され、選択ワード線12にのみ負電圧ＶEEが、非選
択ワード線にには３Ｖの電圧ＶWLがそれぞれ供給され、
さらに全てのビット線13は例えばフローティング状態に
される。
【００１９】行デコーダ回路２内のメインデコーダ回路
23は、上記プリデコーダ回路21及び22の出力信号をデコ
ードし、選択ワード線及び非選択ワード線にそれぞれ所
定の電圧を供給するものであり、その一部の詳細な回路
構成を図３に示す。
23は、上記プリデコーダ回路21及び22の出力信号をデコ
ードし、選択ワード線及び非選択ワード線にそれぞれ所
定の電圧を供給するものであり、その一部の詳細な回路
構成を図３に示す。
【００２０】図３のメインデコーダ回路23は、上記一方
のプリデコーダ回路22のデコード出力信号が供給される
ＣＭＯＳ型ＮＡＮＤゲート31と、このＮＡＮＤゲート31
の出力信号を反転するＣＭＯＳ型インバータ32と、上記
各ワード線12に対応して設けられたそれぞれ２個のＮチ
ャネルＭＯＳトランジスタ33、34及びＰチャネルＭＯＳ
トランジスタ35、36とから構成されている。また、この
ような構成を１単位とし、複数単位が必要に応じて設け
られる。
のプリデコーダ回路22のデコード出力信号が供給される
ＣＭＯＳ型ＮＡＮＤゲート31と、このＮＡＮＤゲート31
の出力信号を反転するＣＭＯＳ型インバータ32と、上記
各ワード線12に対応して設けられたそれぞれ２個のＮチ
ャネルＭＯＳトランジスタ33、34及びＰチャネルＭＯＳ
トランジスタ35、36とから構成されている。また、この
ような構成を１単位とし、複数単位が必要に応じて設け
られる。
【００２１】上記各ワード線12に対応して設けられたＮ
チャネルＭＯＳトランジスタ33とＰチャネルＭＯＳトラ
ンジスタ35のソース、ドレイン間は並列に接続されてお
り、そのソース、ドレイン間の一端には上記他方のプリ
デコーダ回路21のデコード出力信号が供給され、ソー
ス、ドレイン間の他端は対応するワード線12に接続され
ている。プリデコーダ回路21のデコード出力信号は、読
み出し／書き込みモード時に対応するワード線を選択す
る場合にはＶCC／ＶPPの電圧になり、非選択の場合には
０Ｖになり、また、消去モード時に対応するワード線を
選択する場合にはＶEEの電圧になり、非選択の場合には
ＶWLの電圧になる。
チャネルＭＯＳトランジスタ33とＰチャネルＭＯＳトラ
ンジスタ35のソース、ドレイン間は並列に接続されてお
り、そのソース、ドレイン間の一端には上記他方のプリ
デコーダ回路21のデコード出力信号が供給され、ソー
ス、ドレイン間の他端は対応するワード線12に接続され
ている。プリデコーダ回路21のデコード出力信号は、読
み出し／書き込みモード時に対応するワード線を選択す
る場合にはＶCC／ＶPPの電圧になり、非選択の場合には
０Ｖになり、また、消去モード時に対応するワード線を
選択する場合にはＶEEの電圧になり、非選択の場合には
ＶWLの電圧になる。
【００２２】また、残りのＮチャネルＭＯＳトランジス
タ34とＰチャネルＭＯＳトランジスタ36のソース、ドレ
イン間も並列に接続されており、そのソース、ドレイン
間の一端は内部電源ＳWLに接続され、ソース、ドレイン
間の他端は対応するワード線12に接続されている。内部
電源ＳWLは、消去モード時にはＶWLの電圧になり、消去
モード以外の時には０Ｖになる。
タ34とＰチャネルＭＯＳトランジスタ36のソース、ドレ
イン間も並列に接続されており、そのソース、ドレイン
間の一端は内部電源ＳWLに接続され、ソース、ドレイン
間の他端は対応するワード線12に接続されている。内部
電源ＳWLは、消去モード時にはＶWLの電圧になり、消去
モード以外の時には０Ｖになる。
【００２３】各ワード線12に対応して設けられたＰチャ
ネルＭＯＳトランジスタ35の各ゲートには上記ＮＡＮＤ
ゲート31の出力信号が供給され、ＮチャネルＭＯＳトラ
ンジスタ33の各ゲートには上記インバータ32の出力信号
が供給される。同様に、各ワード線12に対応して設けら
れたＮチャネルＭＯＳトランジスタ34の各ゲートには上
記ＮＡＮＤゲート31の出力信号が供給され、Ｐチャネル
ＭＯＳトランジスタ36の各ゲートには上記インバータ32
の出力信号が供給される。すなわち、各ワード線12に対
応して設けられたＮチャネルＭＯＳトランジスタ33とＰ
チャネルＭＯＳトランジスタ35及びＮチャネルＭＯＳト
ランジスタ34とＰチャネルＭＯＳトランジスタ36とはそ
れぞれＣＭＯＳ型のトランスファゲートＴ１、Ｔ２を構
成している。そして、各ワード線12に対応して設けられ
たそれぞれ２個のトランスファゲートＴ１、Ｔ２は、Ｎ
ＡＮＤゲート31の出力信号に応じてプリデコーダ回路21
のデコード出力信号もしくは内部電源ＳWLの電圧を対応
するワード線に出力制御するものである。
ネルＭＯＳトランジスタ35の各ゲートには上記ＮＡＮＤ
ゲート31の出力信号が供給され、ＮチャネルＭＯＳトラ
ンジスタ33の各ゲートには上記インバータ32の出力信号
が供給される。同様に、各ワード線12に対応して設けら
れたＮチャネルＭＯＳトランジスタ34の各ゲートには上
記ＮＡＮＤゲート31の出力信号が供給され、Ｐチャネル
ＭＯＳトランジスタ36の各ゲートには上記インバータ32
の出力信号が供給される。すなわち、各ワード線12に対
応して設けられたＮチャネルＭＯＳトランジスタ33とＰ
チャネルＭＯＳトランジスタ35及びＮチャネルＭＯＳト
ランジスタ34とＰチャネルＭＯＳトランジスタ36とはそ
れぞれＣＭＯＳ型のトランスファゲートＴ１、Ｔ２を構
成している。そして、各ワード線12に対応して設けられ
たそれぞれ２個のトランスファゲートＴ１、Ｔ２は、Ｎ
ＡＮＤゲート31の出力信号に応じてプリデコーダ回路21
のデコード出力信号もしくは内部電源ＳWLの電圧を対応
するワード線に出力制御するものである。
【００２４】図４は図３中のＮチャネルＭＯＳトランジ
スタ33とＰチャネルＭＯＳトランジスタ36及び図２中の
メモリセルアレイ１の一部の素子構造を示す断面図であ
る。40はＰ型半導体基板であり、０Ｖの接地電圧ＶSSが
供給される。41及び42はそれぞれ上記Ｐ型半導体基板40
内に形成されたＮウエルであり、これらは同じ工程で形
成してもよいが、別工程で形成してもよい。例えば、Ｎ
ウエル41を先に形成して接合深さｘｊを深く形成する。
43は上記Ｎウエル41内に形成されたＰウエルである。こ
のようなＮウエル41及びＰウエル43の２重ウエル構造に
より、Ｐウエル43はＰ型半導体基板40から電気的に分離
されている。
スタ33とＰチャネルＭＯＳトランジスタ36及び図２中の
メモリセルアレイ１の一部の素子構造を示す断面図であ
る。40はＰ型半導体基板であり、０Ｖの接地電圧ＶSSが
供給される。41及び42はそれぞれ上記Ｐ型半導体基板40
内に形成されたＮウエルであり、これらは同じ工程で形
成してもよいが、別工程で形成してもよい。例えば、Ｎ
ウエル41を先に形成して接合深さｘｊを深く形成する。
43は上記Ｎウエル41内に形成されたＰウエルである。こ
のようなＮウエル41及びＰウエル43の２重ウエル構造に
より、Ｐウエル43はＰ型半導体基板40から電気的に分離
されている。
【００２５】上記ＮチャネルＭＯＳトランジスタ33は上
記Ｐウエル43内に形成されており、ＰチャネルＭＯＳト
ランジスタ36はＮウエル42内に形成されている。44は上
記ＮチャネルＭＯＳトランジスタ33のソースである。こ
のソース44には負電圧となり得る前記図２中のプリデコ
ーダ回路21の出力信号が供給される。また、上記Ｐウエ
ル43には、消去モード時に負電圧ＶEEが供給され、消去
モード時以外は０Ｖの接地電圧ＶSSが供給される。45は
上記ＮチャネルＭＯＳトランジスタ33のドレインであ
り、対応する１つのワード線12に接続されている。46は
上記ＮチャネルＭＯＳトランジスタ33のゲートであり、
前記インバータ図３中のインバータ32に接続されてい
る。
記Ｐウエル43内に形成されており、ＰチャネルＭＯＳト
ランジスタ36はＮウエル42内に形成されている。44は上
記ＮチャネルＭＯＳトランジスタ33のソースである。こ
のソース44には負電圧となり得る前記図２中のプリデコ
ーダ回路21の出力信号が供給される。また、上記Ｐウエ
ル43には、消去モード時に負電圧ＶEEが供給され、消去
モード時以外は０Ｖの接地電圧ＶSSが供給される。45は
上記ＮチャネルＭＯＳトランジスタ33のドレインであ
り、対応する１つのワード線12に接続されている。46は
上記ＮチャネルＭＯＳトランジスタ33のゲートであり、
前記インバータ図３中のインバータ32に接続されてい
る。
【００２６】47、48及び49はそれぞれＰチャネルＭＯＳ
トランジスタ36のソース、ドレイン及びゲートである。
ＰチャネルＭＯＳトランジスタ36のソース47はＮウエル
42と短絡接続され、このソース47とＮウエル42には前記
電源電圧ＳWLが供給される。ドレイン48は上記Ｎチャネ
ルＭＯＳトランジスタ33のドレイン45に接続されてい
る。また、ゲートは前記インバータ図３中のインバータ
32に接続されている。
トランジスタ36のソース、ドレイン及びゲートである。
ＰチャネルＭＯＳトランジスタ36のソース47はＮウエル
42と短絡接続され、このソース47とＮウエル42には前記
電源電圧ＳWLが供給される。ドレイン48は上記Ｎチャネ
ルＭＯＳトランジスタ33のドレイン45に接続されてい
る。また、ゲートは前記インバータ図３中のインバータ
32に接続されている。
【００２７】図３中の残りのＮチャネルＭＯＳトランジ
スタ34及びＰチャネルＭＯＳトランジスタ35はそれぞれ
上記のＮチャネルＭＯＳトランジスタ33及びＰチャネル
ＭＯＳトランジスタ36と同様に構成されている。
スタ34及びＰチャネルＭＯＳトランジスタ35はそれぞれ
上記のＮチャネルＭＯＳトランジスタ33及びＰチャネル
ＭＯＳトランジスタ36と同様に構成されている。
【００２８】なお、前記メモリセル11やＮＡＮＤゲート
31等、その他の周辺回路のＮチャネルＭＯＳトランジス
タはＰ型半導体基板40に直接に形成されている。このよ
うにメモリセル11をＰ型半導体基板40に直接に形成して
いる理由は、データの書き込み時に基板電流が流れても
メモリセル11の基板電位が浮かないようにするためであ
る。
31等、その他の周辺回路のＮチャネルＭＯＳトランジス
タはＰ型半導体基板40に直接に形成されている。このよ
うにメモリセル11をＰ型半導体基板40に直接に形成して
いる理由は、データの書き込み時に基板電流が流れても
メモリセル11の基板電位が浮かないようにするためであ
る。
【００２９】次に図３のメインデコーダ回路23の動作を
説明する。
説明する。
【００３０】読み出しモード時には、選択すべきワード
線12に対応するＮＡＮＤゲート31には全て“Ｈ”レベル
の信号が入力し、その出力信号は“Ｌ”レベルになる。
また、インバータ32の出力信号は“Ｈ”レベルになる。
従って、各ワード線21に接続されたそれぞれ２個のトラ
ンスファゲートＴ１、Ｔ２のうちＴ１が導通する。この
とき、各トランスファゲートＴ１に信号を与える前記プ
リデコーダ回路21からは入力アドレスに基づき、選択す
べきワード線12に対応する出力端のみから５Ｖの電圧Ｖ
CCが出力され、その他の非選択ワード線に対応する出力
端からは０Ｖの接地電圧ＶSSが出力される。従って、選
択ワード線にのみ５Ｖの電圧が供給される。また、
“Ｌ”レベルの信号が入力するＮＡＮＤゲート31を含む
各単位ではトランスファゲートＴ２が導通する。このと
き、各トランスファゲートＴ２に接続された電源ＳWLは
０Ｖの接地電圧にされており、選択ワード線を含まない
各単位内のワード線には０Ｖの接地電圧ＶSSがそれぞれ
供給される。
線12に対応するＮＡＮＤゲート31には全て“Ｈ”レベル
の信号が入力し、その出力信号は“Ｌ”レベルになる。
また、インバータ32の出力信号は“Ｈ”レベルになる。
従って、各ワード線21に接続されたそれぞれ２個のトラ
ンスファゲートＴ１、Ｔ２のうちＴ１が導通する。この
とき、各トランスファゲートＴ１に信号を与える前記プ
リデコーダ回路21からは入力アドレスに基づき、選択す
べきワード線12に対応する出力端のみから５Ｖの電圧Ｖ
CCが出力され、その他の非選択ワード線に対応する出力
端からは０Ｖの接地電圧ＶSSが出力される。従って、選
択ワード線にのみ５Ｖの電圧が供給される。また、
“Ｌ”レベルの信号が入力するＮＡＮＤゲート31を含む
各単位ではトランスファゲートＴ２が導通する。このと
き、各トランスファゲートＴ２に接続された電源ＳWLは
０Ｖの接地電圧にされており、選択ワード線を含まない
各単位内のワード線には０Ｖの接地電圧ＶSSがそれぞれ
供給される。
【００３１】書き込みモード時は、プリデコーダ回路21
から、選択すべきワード線12に対応する出力端から１２
Ｖの高電圧ＶPPが出力され、その他の非選択ワード線に
対応する出力端からは０Ｖの接地電圧ＶSSが出力され
る。
から、選択すべきワード線12に対応する出力端から１２
Ｖの高電圧ＶPPが出力され、その他の非選択ワード線に
対応する出力端からは０Ｖの接地電圧ＶSSが出力され
る。
【００３２】消去モード時は、プリデコーダ回路21か
ら、選択すべきワード線12に対応する出力端から−１０
Ｖの負電圧ＶEEが出力され、その他の非選択ワード線に
対応する出力端からは３Ｖの電圧ＶWLが出力される。ま
た、選択ワード線を含まない各単位ではトランスファゲ
ートＴ２が導通し、このとき、各トランスファゲートＴ
２に接続された電源ＳWLは３Ｖの電圧ＶWLにされる。こ
のため、選択ワード線を含まない各単位内のワード線に
は３Ｖの電圧ＶWLがそれぞれ供給される。
ら、選択すべきワード線12に対応する出力端から−１０
Ｖの負電圧ＶEEが出力され、その他の非選択ワード線に
対応する出力端からは３Ｖの電圧ＶWLが出力される。ま
た、選択ワード線を含まない各単位ではトランスファゲ
ートＴ２が導通し、このとき、各トランスファゲートＴ
２に接続された電源ＳWLは３Ｖの電圧ＶWLにされる。こ
のため、選択ワード線を含まない各単位内のワード線に
は３Ｖの電圧ＶWLがそれぞれ供給される。
【００３３】図５は上記図３中の各トランスファゲート
Ｔ１に信号を与える前記プリデコーダ回路21の詳細な回
路構成を示す。図５において、一点鎖線で囲まれた部分
はアドレス信号をデコードするデコーダ51であり、アド
レスはＮＡＮＤゲート52によりデコードされる。このＮ
ＡＮＤゲート52によるデコード出力は、インバータ53と
消去モード信号erase 、／erase によって導通制御され
る２個のトランスファゲート54、55を用いることによ
り、消去モード時とそれ以外のモード時とで論理レベル
が反転するようにされる。ＶCC（５Ｖ）系のアドレス信
号はデコーダ51内のＮＡＮＤゲート52でデコードされた
後、二段のレベルシフタ56、57及び２個のＣＭＯＳイン
バータ58、59によってレベル変換された後、図３のメイ
ンデコーダ回路23に供給される。
Ｔ１に信号を与える前記プリデコーダ回路21の詳細な回
路構成を示す。図５において、一点鎖線で囲まれた部分
はアドレス信号をデコードするデコーダ51であり、アド
レスはＮＡＮＤゲート52によりデコードされる。このＮ
ＡＮＤゲート52によるデコード出力は、インバータ53と
消去モード信号erase 、／erase によって導通制御され
る２個のトランスファゲート54、55を用いることによ
り、消去モード時とそれ以外のモード時とで論理レベル
が反転するようにされる。ＶCC（５Ｖ）系のアドレス信
号はデコーダ51内のＮＡＮＤゲート52でデコードされた
後、二段のレベルシフタ56、57及び２個のＣＭＯＳイン
バータ58、59によってレベル変換された後、図３のメイ
ンデコーダ回路23に供給される。
【００３４】上記レベルシフタ56、57はそれぞれＰチャ
ネルＭＯＳトランジスタ61、62及びＮチャネルＭＯＳト
ランジスタ63、64で構成されている。そして、レベルシ
フタ56側のＰチャネルＭＯＳトランジスタ61、62の各ソ
ースは電源ＳWWL に、ＮチャネルＭＯＳトランジスタ6
3、64の各ソースは接地電圧ＶSSにそれぞれ接続されて
いる。また、レベルシフタ57側のＰチャネルＭＯＳトラ
ンジスタ61、62の各ソースは電源ＳWWL に、Ｎチャネル
ＭＯＳトランジスタ63、64の各ソースは電源ＳBBにそれ
ぞれ接続されている。さらに２個のＣＭＯＳインバータ
58、59には電源ＳWWL1及び電源ＳBBから電源電圧が供給
される。ここで、電源ＳWWL は読み出しモード時はＶCC
（５Ｖ）に、書き込みモード時はＶPP（１２Ｖ）になる
内部電源、電源ＳBBは通常はＶSS（０Ｖ）に、消去モー
ド時はＶEE（−１０Ｖ）になる内部電源、電源ＳWWL1は
基本的には電源ＳWWL と同じであり、消去モード時は３
Ｖになる内部電源である。
ネルＭＯＳトランジスタ61、62及びＮチャネルＭＯＳト
ランジスタ63、64で構成されている。そして、レベルシ
フタ56側のＰチャネルＭＯＳトランジスタ61、62の各ソ
ースは電源ＳWWL に、ＮチャネルＭＯＳトランジスタ6
3、64の各ソースは接地電圧ＶSSにそれぞれ接続されて
いる。また、レベルシフタ57側のＰチャネルＭＯＳトラ
ンジスタ61、62の各ソースは電源ＳWWL に、Ｎチャネル
ＭＯＳトランジスタ63、64の各ソースは電源ＳBBにそれ
ぞれ接続されている。さらに２個のＣＭＯＳインバータ
58、59には電源ＳWWL1及び電源ＳBBから電源電圧が供給
される。ここで、電源ＳWWL は読み出しモード時はＶCC
（５Ｖ）に、書き込みモード時はＶPP（１２Ｖ）になる
内部電源、電源ＳBBは通常はＶSS（０Ｖ）に、消去モー
ド時はＶEE（−１０Ｖ）になる内部電源、電源ＳWWL1は
基本的には電源ＳWWL と同じであり、消去モード時は３
Ｖになる内部電源である。
【００３５】従って、デコーダ51でデコードされたＶCC
系の信号は、レベルシフタ56で（ＳWWL 〜ＶSS）系の信
号に、レベルシフタ57で（ＳWWL 〜ＳBB）系の信号に、
インバータ58、59で（ＳWWL1〜ＳBB）系の信号に順次変
換される。
系の信号は、レベルシフタ56で（ＳWWL 〜ＶSS）系の信
号に、レベルシフタ57で（ＳWWL 〜ＳBB）系の信号に、
インバータ58、59で（ＳWWL1〜ＳBB）系の信号に順次変
換される。
【００３６】ところで、上記図３のメインデコーダ回路
23内のＮＡＮＤゲート31に信号を供給する図２中のプリ
デコーダ回路22は、図５中のデコーダ51に替えて図６に
示すようなＮＡＮＤゲート71を設けることによって構成
することができる。このプリデコーダ回路22は、選択さ
れた出力端からは常に“Ｈ”レベルの信号を出力し、非
選択の出力端からは常に“Ｌ”レベルの信号を出力す
る。上記両出力レベルは、図５の場合と同様に二段のレ
ベルシフタ56、57及び２個のＣＭＯＳインバータ58、59
を用いることにより、（ＳWWL1〜ＳBB）系になる。
23内のＮＡＮＤゲート31に信号を供給する図２中のプリ
デコーダ回路22は、図５中のデコーダ51に替えて図６に
示すようなＮＡＮＤゲート71を設けることによって構成
することができる。このプリデコーダ回路22は、選択さ
れた出力端からは常に“Ｈ”レベルの信号を出力し、非
選択の出力端からは常に“Ｌ”レベルの信号を出力す
る。上記両出力レベルは、図５の場合と同様に二段のレ
ベルシフタ56、57及び２個のＣＭＯＳインバータ58、59
を用いることにより、（ＳWWL1〜ＳBB）系になる。
【００３７】このように上記構成でなるＥＥＰＲＯＭで
は、消去モード時に１つのワード線にのみ消去用の負電
圧が供給され、ワード線単位で消去を行うことができ
る。
は、消去モード時に１つのワード線にのみ消去用の負電
圧が供給され、ワード線単位で消去を行うことができ
る。
【００３８】また、行デコーダ回路において対応するワ
ード線に正電圧や負電圧を供給制御するための回路部分
はそれぞれ４個のトランジスタ、すなわちそれぞれ２個
のＮチャネル及びＰチャネルＭＯＳトランジスタ33ない
し36で構成することができるる。これにより、従来と比
べて１ワード線当り１個のトランジスタの増加のみで行
単位のブロック消去が実現でき、行デコーダ回路の構成
を従来よりも簡略化することができる。
ード線に正電圧や負電圧を供給制御するための回路部分
はそれぞれ４個のトランジスタ、すなわちそれぞれ２個
のＮチャネル及びＰチャネルＭＯＳトランジスタ33ない
し36で構成することができるる。これにより、従来と比
べて１ワード線当り１個のトランジスタの増加のみで行
単位のブロック消去が実現でき、行デコーダ回路の構成
を従来よりも簡略化することができる。
【００３９】また、アドレスバッファ回路の構成を変更
することにより、複数のワード線が同時に選択されるよ
うにすれば、より大きな単位でのブロック消去を行わせ
ることができる。
することにより、複数のワード線が同時に選択されるよ
うにすれば、より大きな単位でのブロック消去を行わせ
ることができる。
【００４０】図７は上記第１の実施例の変形例を示す。
この変形例のＥＥＰＲＯＭは、上記図５中のデコーダ51
に替えてＮＡＮＤゲート72のみよりなるデコーダを設け
るようにしたものである。そして、このＮＡＮＤゲート
72にはアドレスの他に消去モード信号／erase が入力さ
れる。このような構成のＥＥＰＲＯＭでは、消去モード
時にプリデコーダ回路21の出力信号が全て負電圧とな
り、全てのワード線12に負電圧が供給されて一括消去が
行われる。
この変形例のＥＥＰＲＯＭは、上記図５中のデコーダ51
に替えてＮＡＮＤゲート72のみよりなるデコーダを設け
るようにしたものである。そして、このＮＡＮＤゲート
72にはアドレスの他に消去モード信号／erase が入力さ
れる。このような構成のＥＥＰＲＯＭでは、消去モード
時にプリデコーダ回路21の出力信号が全て負電圧とな
り、全てのワード線12に負電圧が供給されて一括消去が
行われる。
【００４１】図８はこの発明の第２の実施例に係るＥＥ
ＰＲＯＭのメインデコーダ回路の構成を示す回路図であ
る。上記第１の実施例ではＮチャネルＭＯＳトランジス
タ34とＰチャネルＭＯＳトランジスタ36のソース、ドレ
イン間を並列に接続し、その一端を電源ＳWLに接続する
場合を説明したが、この実施例の場合にはＮチャネルＭ
ＯＳトランジスタ34とＰチャネルＭＯＳトランジスタ36
のソース、ドレインの一方を対応するワード線12に共通
に接続し、ＮチャネルＭＯＳトランジスタ34の他端は電
源ＳBBに、ＰチャネルＭＯＳトランジスタ36の他端は電
源ＳWWL1にそれぞれ接続するようにしたものである。
ＰＲＯＭのメインデコーダ回路の構成を示す回路図であ
る。上記第１の実施例ではＮチャネルＭＯＳトランジス
タ34とＰチャネルＭＯＳトランジスタ36のソース、ドレ
イン間を並列に接続し、その一端を電源ＳWLに接続する
場合を説明したが、この実施例の場合にはＮチャネルＭ
ＯＳトランジスタ34とＰチャネルＭＯＳトランジスタ36
のソース、ドレインの一方を対応するワード線12に共通
に接続し、ＮチャネルＭＯＳトランジスタ34の他端は電
源ＳBBに、ＰチャネルＭＯＳトランジスタ36の他端は電
源ＳWWL1にそれぞれ接続するようにしたものである。
【００４２】図９はこの発明の第３の実施例に係るＥＥ
ＰＲＯＭのメインデコーダ回路の一部の構成を示す回路
図である。この実施例では前記図３のメインデコーダ回
路内のＮＡＮＤゲート31の出力側に、図示のようにセッ
ト信号SET 及びリセット信号RESET で制御されるラッチ
回路73を設け、消去前に、対応するラッチ回路73を消去
する状態にセットする方式と組み合わせれば、任意の個
数のワード線12に同時に負電圧を供給して消去すること
が可能になる。
ＰＲＯＭのメインデコーダ回路の一部の構成を示す回路
図である。この実施例では前記図３のメインデコーダ回
路内のＮＡＮＤゲート31の出力側に、図示のようにセッ
ト信号SET 及びリセット信号RESET で制御されるラッチ
回路73を設け、消去前に、対応するラッチ回路73を消去
する状態にセットする方式と組み合わせれば、任意の個
数のワード線12に同時に負電圧を供給して消去すること
が可能になる。
【００４３】
【発明の効果】以上説明したようにこの発明によれば、
行デコーダ回路の構成を従来よりも簡略化することがで
きる不揮発性半導体記憶装置を提供することにある。
行デコーダ回路の構成を従来よりも簡略化することがで
きる不揮発性半導体記憶装置を提供することにある。
【図１】この発明の第１の実施例に係るＥＥＰＲＯＭを
示すブロック回路図。
示すブロック回路図。
【図２】図１のＥＥＰＲＯＭにおけるメモリセルアレイ
の一部及び行デコーダ回路の一部の構成を示す回路図。
の一部及び行デコーダ回路の一部の構成を示す回路図。
【図３】図２の行デコーダ回路のメインデコーダ回路を
詳細に示す回路図。
詳細に示す回路図。
【図４】図３の回路の一部の素子構造を示す断面図。
【図５】図２の行デコーダ回路のプリデコーダ回路を詳
細に示す回路図。
細に示す回路図。
【図６】図２の行デコーダ回路のプリデコーダ回路の一
部の構成を示す回路図。
部の構成を示す回路図。
【図７】第１の実施例の変形例に係るＥＥＰＲＯＭの一
部の構成を示す回路図。
部の構成を示す回路図。
【図８】この発明の第２の実施例に係るＥＥＰＲＯＭの
一部の構成を示す回路図。
一部の構成を示す回路図。
【図９】この発明の第３の実施例に係るＥＥＰＲＯＭの
一部の構成を示す回路図。
一部の構成を示す回路図。
【図１０】不揮発性半導体記憶装置の消去モード時の動
作を説明するための回路図。
作を説明するための回路図。
【図１１】従来の行デコーダ回路のブロック回路図。
１…メモリセルアレイ、２…行デコーダ回路、３…列デ
コーダ回路、４…モード切り換え回路、５…モード設定
信号発生回路、６…読み出し用中間電圧発生回路、７…
消去用負電圧発生回路、８…書き込み用高電圧発生回
路、11…メモリセル、12…ワード線、13…ビット線、14
…ソース線、21，22…プリデコーダ回路、23…メインデ
コーダ回路、31…ＮＡＮＤゲート、33，34…Ｎチャネル
ＭＯＳトランジスタ、35，36…ＰチャネルＭＯＳトラン
ジスタ、Ｔ１，Ｔ２…ＣＭＯＳ型のトランスファゲー
ト、40…Ｐ型半導体基板、41，42…Ｎウエル、43…Ｐウ
エル、51…デコーダ、52…ＮＡＮＤゲート、54，55…ト
ランスファゲート、56，57…レベルシフタ、58，59…Ｃ
ＭＯＳインバータ、71，72…ＮＡＮＤゲート、73…ラッ
チ回路。
コーダ回路、４…モード切り換え回路、５…モード設定
信号発生回路、６…読み出し用中間電圧発生回路、７…
消去用負電圧発生回路、８…書き込み用高電圧発生回
路、11…メモリセル、12…ワード線、13…ビット線、14
…ソース線、21，22…プリデコーダ回路、23…メインデ
コーダ回路、31…ＮＡＮＤゲート、33，34…Ｎチャネル
ＭＯＳトランジスタ、35，36…ＰチャネルＭＯＳトラン
ジスタ、Ｔ１，Ｔ２…ＣＭＯＳ型のトランスファゲー
ト、40…Ｐ型半導体基板、41，42…Ｎウエル、43…Ｐウ
エル、51…デコーダ、52…ＮＡＮＤゲート、54，55…ト
ランスファゲート、56，57…レベルシフタ、58，59…Ｃ
ＭＯＳインバータ、71，72…ＮＡＮＤゲート、73…ラッ
チ回路。
Claims (10)
- 【請求項１】 ソース、ドレイン及びゲートをそれぞれ
有し、それぞれ電気的消去、再書き込みが可能なトラン
ジスタからなる複数のメモリセルが行列状に配列された
メモリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択し、データ消去
モード時には上記選択した１つの出力端子から負の値を
有する第１の電圧を出力し、非選択の出力端子のそれぞ
れから正の値を有する第２の電圧を出力する第１のプリ
デコーダ回路と、 データ消去モード時には上記第２の電圧が供給され、デ
ータ消去モード以外のモード時には上記第２の電圧より
低く上記第１の電圧より高い第３電圧が供給される電圧
ノードと、 上記複数のワード線のうち対応するワード線と上記第１
のプリデコーダ回路の複数の出力端子のうち対応する出
力端子との間に接続された複数の第１のスイッチと、 上記複数のワード線のうち対応するワード線と上記電圧
ノードとの間に接続された複数の第２のスイッチと、 入力アドレスの上記第１の部分とは異なる第２の部分に
応じて上記複数の第１のスイッチ及び複数の第２のスイ
ッチを相補的にオン／オフ制御するスイッチ制御回路と
を具備し、 同じワード線に接続された上記第１のスイッチと上記第
２のスイッチが、制御端子に供給される同じ制御信号に
基づいて相補的にオン／オフ制御されることを特徴とす
る不揮発性半導体記憶装置。 - 【請求項２】 第１の端子、第２の端子及びゲートをそ
れぞれ有するトランジスタからなる複数のメモリセルが
行列状に配列されたメモリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 データ消去モード時に０Ｖ以上の電圧が供給され、デー
タ消去モード以外のモード時に低論理レベル電圧が供給
される電圧ノードと、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択し、データ消去
モード時に上記選択した１つの出力端子から負の値を有
する電圧を出力し、非選択の出力端子のそれぞれから０
Ｖ以上の値を有する電圧を出力するプリデコーダ回路
と、 上記複数のワード線のうち対応するワード線と上記プリ
デコーダ回路の複数の出力端子のうち対応する出力端子
との間に接続された複数の第１のスイッチと、 上記複数のワード線のうち対応するワード線と上記電圧
ノードとの間に接続された複数の第２のスイッチと、 入力アドレスの上記第１の部分とは異なる第２の部分に
応じて上記複数の第１のスイッチ及び複数の第２のスイ
ッチを相補的にオン／オフ制御するスイッチ制御回路と
を具備し、 同じワード線に接続された上記第１のスイッチと上記第
２のスイッチが、制御端子に供給される同じ制御信号に
基づいて相補的にオン／オフ制御されることを特徴とす
る不揮発性半導体記憶装置。 - 【請求項３】 第１の端子、第２の端子及びゲートをそ
れぞれ有するトランジスタからなる複数のメモリセルが
行列状に配列されたメモリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 データ消去モード時に０Ｖ以上の電圧が供給され、デー
タ消去モード以外のモード時に低論理レベル電圧が供給
される電圧ノードと、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択し、データ消去
モード時に上記選択した１つの出力端子から負の値を有
する電圧を出力し、非選択の出力端子のそれぞれから０
Ｖ以上の電圧を出力する第１のプリデコーダ回路と、 上記複数のワード線がグループに分けられ、対応するワ
ード線グループのワード線にそれぞれ接続された複数の
メインデコーダ回路部からなるメインデコーダ回路とを
具備し、 上記複数のメインデコーダ回路部のそれぞれは、 対応するワード線グループの複数のワード線の１つと上
記第１のプリデコーダ回路の出力端子のうち対応する出
力端子との間に接続された複数の第１のスイッチと、 対応するワード線グループの複数のワード線の１つと上
記電圧ノードとの間に接続された複数の第２のスイッチ
と、 上記複数の第１のスイッチ及び複数の第２のスイッチを
オン／オフ制御するための制御信号発生回路とを有し、 さらに上記メインデコーダ部の上記制御信号発生回路を
制御するための信号を入力アドレスの上記第１の部分と
は異なる第２の部分に応じて出力し、その出力信号によ
ってデータ消去モードの間に選択されている１以上のワ
ード線を含むワード線グループに接続されているいかな
るメインデコーダ部の上記第１のスイッチをオンにし、
第２のスイッチをオフにする第２のプリデコーダ回路と
を具備したことを特徴とする不揮発性半導体記憶装置。 - 【請求項４】 ソース、ドレイン及びゲートをそれぞれ
有し、それぞれ電気的消去、再書き込みが可能なトラン
ジスタからなる複数のメモリセルが行列状に配列された
メモリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択し、データ消去
モード時に上記選択した１つの出力端子から負の値を有
する第１の電圧を出力し、非選択の出力端子のそれぞれ
から正の値を有する第２の電圧を出力する第１のプリデ
コーダ回路と、 データ消去モード時に上記第２の電圧が供給され、デー
タ消去モード以外のモード時に上記第２の電圧より低く
上記第１の電圧より高い第３電圧が供給される第１の電
圧ノードと、 上記複数のワード線のうち対応するワード線と上記第１
のプリデコーダ回路の複数の出力端子のうち対応する出
力端子との間に接続された複数の第１のスイッチと、 上記複数のワード線のうち対応するワード線と第２の電
圧ノードとの間に接続された複数の第２のスイッチと、 入力アドレスの上記第１の部分とは異なる第２の部分に
応じて上記複数の第１のスイッチ及び複数の第２のスイ
ッチを選択しかつスイッチ制御するスイッチ制御回路と
を具備し、 上記複数の第１のスイッチのそれぞれは、ソース・ドレ
イン間の電流通路とゲートとを有する第１のＮチャネル
ＭＯＳトランジスタと、ソース・ドレイン間の電流通路
とゲートとを有しこのソース・ドレイン間の電流通路が
上記第１のＮチャネルＭＯＳトランジスタのソース・ド
レイン間の電流通路と並列に接続された第１のＰチャネ
ルＭＯＳトランジスタとからなり、 上記複数の第２のスイッチのそれぞれは、ソース・ドレ
イン間の電流通路とゲートとを有する第２のＮチャネル
ＭＯＳトランジスタと、ソース・ドレイン間の電流通路
とゲートとを有しこのソース・ドレイン間の電流通路が
上記第２のＮチャネルＭＯＳトランジスタのソース・ド
レイン間の電流通路と並列に接続された第２のＰチャネ
ルＭＯＳトランジスタとからなることを特徴とする不揮
発性半導体記憶装置。 - 【請求項５】 ソース、ドレイン及びゲートをそれぞれ
有し、それぞれ電気的消去、再書き込みが可能なトラン
ジスタからなる複数のメモリセルが行列状に配列された
メモリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 データ消去モード時に負の電圧が供給され、データ消去
モード以外のモード時に０Ｖの電圧が供給される第１の
電圧ノードと、 ０Ｖ以上の電圧が供給される第２の電圧ノードと、 上記複数のワード線に対応した数の出力端子を有し、入
力アドレスに応じてこれら複数の出力端子の１つを選択
し、データ読み出し及び書き込みモード時には上記選択
した１つの出力端子から高論理レベル電圧を出力し、デ
ータ消去モード時には上記選択した１つの出力端子から
負の電圧を出力し、データ読み出し及び書き込みモード
時に非選択の出力端子のそれぞれから低論理レベル電圧
を出力し、データ消去モード時に非選択の出力端子のそ
れぞれから高論理レベル電圧を出力するプリデコーダ回
路と、 上記複数のワード線に対応して設けられ、それぞれソー
ス、ドレイン及びゲートを有する第１及び第２のＮチャ
ネルＭＯＳトランジスタと第１及び第２のＰチャネルＭ
ＯＳトランジスタからなるトランジスタ群とを具備し、 上記第１のＮチャネルＭＯＳトランジスタのソース、ド
レインの一方は対応するワード線に接続され、他方は上
記プリデコーダ回路の対応する出力端子に接続され、ゲ
ートには第１の論理信号が供給され、 上記第２のＮチャネルＭＯＳトランジスタのソース、ド
レインの一方は対応するワード線に接続され、他方は上
記第１の電圧ノードに接続され、ゲートには第１の論理
信号と対向した第２の論理信号が供給され、 上記第１のＰチャネルＭＯＳトランジスタは上記第１の
ＮチャネルＭＯＳトランジスタに並列に接続され、ゲー
トには上記第２の論理信号が供給され、 上記第２のＰチャネルＭＯＳトランジスタのソース、ド
レインの一方は対応するワード線に接続され、他方は上
記第２の電圧ノードに接続され、ゲートには上記第１の
論理信号が供給されることを特徴とする不揮発性半導体
記憶装置。 - 【請求項６】 第１の端子、第２の端子及びゲートをそ
れぞれ有する電気的消去、再書き込みが可能なトランジ
スタからなる複数のメモリセルが行列状に配列されたメ
モリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択する第１のプリ
デコーダ回路とを具備し、 上記第１のプリデコーダ回路はさらに、デコーダ回路と
第１及び第２のレベル変換回路を含み上記複数の出力端
子に対応して設けられた複数の第１のプリデコーダ回路
部を有し、 上記デコーダ回路は、入力アドレスの第１の部分とデー
タ消去モードを示す信号とを受け、入力アドレスの第１
の部分をデコードし、さらにデータ消去モードを示す信
号に応答してデコード信号を出力し、 上記第１のレベル変換回路は、上記デコーダ回路から出
力されるデコード信号と第１の高論理レベル電圧及び第
１の低論理レベル電圧を受け、上記デコード信号を第１
の高論理レベル電圧及び第１の低論理レベル電圧にレベ
ル変換し、このレベル変換されたデコード信号を第１の
信号として出力し、 上記第２のレベル変換回路は、上記第１のレベル変換回
路から出力される第１の信号と、第２の高論理信号とし
て正の値を有する第１の電圧と、データ消去モードに第
２の低論理レベル電圧として負の値を有する第２の電圧
とを受け、上記第１の信号を第２の高論理レベル電圧及
び第２の低論理レベル電圧にレベル変換し、このレベル
変換された第１の信号の一方を対応する出力端子から出
力し、 これによって上記第１のプリデコーダ回路は、データ消
去モード時に上記入力アドレスの第１の部分に応じて選
択された出力端子から上記第２の電圧を出力し、データ
消去モード時に非選択の出力端子から上記第１の電圧を
出力し、 さらに、データ消去モード時に上記第１の電圧が供給さ
れ、データ消去モード以外のモード時に上記第２の電圧
より高く上記第１の電圧より低い第３の電圧が供給され
る第１の電圧ノードと、 上記複数のワード線のうち対応するワード線と上記第１
のプリデコーダ回路の複数の出力端子のうち対応する出
力端子との間に接続された複数の第１のスイッチと、 上記複数のワード線のうち対応するワード線と上記第１
の電圧ノードとの間に接続された複数の第２のスイッチ
と、 入力アドレスの上記第１の部分とは異なる第２の部分に
応じて上記複数の第１のスイッチ及び複数の第２のスイ
ッチを選択しかつスイッチ制御するスイッチ制御回路と
を具備したことを特徴とする不揮発性半導体記憶装置。 - 【請求項７】 第１の端子、第２の端子及びゲートをそ
れぞれ有する電気的消去、再書き込みが可能なトランジ
スタからなる複数のメモリセルが行列状に配列されたメ
モリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 データ消去時に０Ｖ以上の電圧が供給され、データ消去
モード以外のモード時に第１の低論理レベル電圧が供給
される第１の電圧ノードと、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択するプリデコー
ダ回路とを具備し、 上記プリデコーダ回路はさらに、デコーダ回路と第１及
び第２のレベル変換回路を含み上記複数の出力端子に対
応して設けられた複数のプリデコーダ回路部を有し、 上記デコーダ回路は、入力アドレスの第１の部分とデー
タ消去モードを示す信号とを受け、入力アドレスの第１
の部分をデコードし、さらにデータ消去モードを示す信
号に応答してデコード信号を出力し、 上記第１のレベル変換回路は、上記デコーダ回路から出
力されるデコード信号と第１の高論理レベル電圧及び第
２の低論理レベル電圧を受け、上記デコード信号を第１
の高論理レベル電圧及び第２の低論理レベル電圧にレベ
ル変換し、このレベル変換されたデコード信号を第１の
信号として出力し、 上記第２のレベル変換回路は、上記第１のレベル変換回
路から出力される第１の信号と、第２の高論理レベル電
圧として正の値を有する第１の電圧と、データ消去モー
ドに第３の低論理レベル電圧として負の値を有する第２
の電圧とを受け、上記第１の信号を第２の高論理レベル
電圧及び第３の低論理レベル電圧にレベル変換し、この
レベル変換された第１の信号の一方を対応する出力端子
から出力し、 これによって上記プリデコーダ回路は、データ消去モー
ド時に上記入力アドレスの第１の部分に応じて選択され
た出力端子から上記第２の電圧を出力し、データ消去モ
ード時に非選択の出力端子から上記第１の電圧を出力
し、 さらに、上記複数のワード線に対応して設けられ、それ
ぞれ第１の端子、第２の端子及びゲートを有する第１及
び第２のＮチャネルＭＯＳトランジスタと第１及び第２
のＰチャネルＭＯＳトランジスタからなるトランジスタ
群とを具備し、 上記第１のＮチャネルＭＯＳトランジスタの第１の端子
は対応するワード線に接続され、第２の端子は上記プリ
デコーダ回路の対応する出力端子に接続され、ゲートに
は第１の論理信号が供給され、 上記第２のＮチャネルＭＯＳトランジスタの第１の端子
は対応するワード線に接続され、第２の端子は上記第１
の電圧ノードに接続され、ゲートには第２の論理信号が
供給され、 上記第１のＰチャネルＭＯＳトランジスタは上記第１の
ＮチャネルＭＯＳトランジスタに並列に接続され、ゲー
トには上記第２の論理信号が供給され、 上記第２のＰチャネルＭＯＳトランジスタは上記第２の
ＮチャネルＭＯＳトランジスタに並列に接続され、ゲー
トには上記第１の論理信号が供給されることを特徴とす
る不揮発性半導体記憶装置。 - 【請求項８】 第１の端子、第２の端子及びゲートをそ
れぞれ有する電気的消去、再書き込みが可能なトランジ
スタからなる複数のメモリセルが行列状に配列されたメ
モリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 データ消去モード時に負の電圧が供給され、データ消去
モード以外のモード時に０Ｖの電圧が供給される第１の
電圧ノードと、 ０Ｖ以上の電圧が供給される第２の電圧ノードと、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択するプリデコー
ダ回路とを具備し、 上記プリデコーダ回路はさらに、デコーダ回路と第１及
び第２のレベル変換回路を含み上記複数の出力端子に対
応して設けられた複数のプリデコーダ回路部を有し、 上記デコーダ回路は、入力アドレスの第１の部分とデー
タ消去モードを示す信号とを受け、入力アドレスの第１
の部分をデコードし、さらにデータ消去モードを示す信
号に応答してデコード信号を出力し、 上記第１のレベル変換回路は、上記デコーダ回路から出
力されるデコード信号と第１の高論理レベル電圧及び第
１の低論理レベル電圧を受け、上記デコード信号を第１
の高論理レベル電圧及び第１の低論理レベル電圧にレベ
ル変換し、このレベル変換されたデコード信号を第１の
信号として出力し、 上記第２のレベル変換回路は、上記第１のレベル変換回
路から出力される第１の信号と、第２の高論理レベル電
圧としての正の値を有する第１の電圧と、データ消去モ
ードに第２の低論理レベル電圧として負の値を有する第
２の電圧とを受け、上記第１の信号を第２の高論理レベ
ル電圧及び第２の低論理レベル電圧にレベル変換し、こ
のレベル変換された第１の信号の一方を対応する出力端
子から出力し、 これによって上記プリデコーダ回路は、データ消去モー
ド時に上記入力アドレスの第１の部分に応じて選択され
た出力端子から上記第２の電圧を出力し、データ消去モ
ード時に非選択の出力端子から上記第１の電圧を出力
し、 さらに、上記複数のワード線に対応して設けられ、それ
ぞれ第１の端子、第２の端子及びゲートを有する第１及
び第２のＮチャネルＭＯＳトランジスタと第１及び第２
のＰチャネルＭＯＳトランジスタからなるトランジスタ
群とを具備し、 上記第１のＮチャネルＭＯＳトランジスタの第１の端子
は対応するワード線に接続され、第２の端子は上記プリ
デコーダ回路の対応する出力端子に接続され、ゲートに
は第１の論理信号が供給され、 上記第２のＮチャネルＭＯＳトランジスタの第１の端子
は対応するワード線に接続され、第２の端子は上記第１
の電圧ノードに接続され、ゲートには第２の論理信号が
供給され、 上記第１のＰチャネルＭＯＳトランジスタは上記第１の
ＮチャネルＭＯＳトランジスタに並列に接続され、ゲー
トには上記第２の論理信号が供給され、 上記第２のＰチャネルＭＯＳトランジスタの第１の端子
は対応するワード線に接続され、第２の端子は上記第２
の電圧ノードに接続され、ゲートには上記第１の論理信
号が供給されることを特徴とする不揮発性半導体記憶装
置。 - 【請求項９】 Ｐ型の半導体基板と、 上記基板内に形成された複数のＮ型の第１ウエル領域
と、 上記複数のＮ型の第１ウエル領域の１つに形成されたＰ
型の第２ウエル領域と、 上記半導体基板内に形成された第１の端子と第２の端子
及びゲートをそれぞれ有する電気的消去、再書き込みが
可能なトランジスタからなる複数のメモリセルが行列状
に配列されたメモリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 データ消去時に０Ｖ以上の電圧が供給され、データ消去
モード以外のモード時に低論理レベル電圧が供給される
電圧ノードと、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択し、データ消去
時には、選択し出力端子から負の値を有する電圧を出力
し、非選択の出力端子からそれぞれ０Ｖ以上の電圧を出
力するプリデコーダ回路と、 上記複数のワード線のうち対応するワード線と上記プリ
デコーダ回路の複数の出力端子のうち対応する出力端子
との間に接続された複数の第１のスイッチと、 上記複数のワード線のうち対応するワード線と上記第１
の電圧ノードとの間に接続された複数の第２のスイッチ
と、 入力アドレスの上記第１の部分とは異なる第２の部分に
応じて上記複数の第１のスイッチ及び複数の第２のスイ
ッチを選択してスイッチ制御するスイッチ制御回路とを
具備し、 上記複数の第１のスイッチはそれぞれ並列接続されたＮ
チャネルＭＯＳトランジスタとＰチャネルＭＯＳトラン
ジスタとを有し、上記ＮチャネルＭＯＳトランジスタの
ソース、ドレインが上記Ｐ型の第２ウエル領域に形成さ
れていることを特徴とする不揮発性半導体記憶装置。 - 【請求項１０】 第１の端子、第２の端子及びゲートを
それぞれ有する電気的消去、再書き込みが可能なトラン
ジスタからなる複数のメモリセルが行列状に配列された
メモリセルアレイと、 上記メモリセルアレイのそれぞれ対応する行に配置され
たメモリセルのトランジスタのゲートに接続された複数
のワード線と、 上記メモリセルアレイのそれぞれ対応する列に配置され
たメモリセルのトランジスタのドレインに接続された複
数のビット線と、 複数の出力端子を有し、入力アドレスの第１の部分に応
じてこれら複数の出力端子の１つを選択するプリデコー
ダ回路とを具備し、 上記プリデコーダ回路はさらに、デコーダ回路と第１及
び第２のレベル変換回路を含み上記複数の出力端子に対
応して設けられた複数のプリデコーダ回路部を有し、 上記デコーダ回路は、入力アドレスの第１の部分とデー
タ消去モードを示す信号とを受け、入力アドレスの第１
の部分をデコードし、さらにデータ消去モードを示す信
号に応答してデコード信号を出力し、 上記第１のレベル変換回路は、上記デコーダ回路から出
力されるデコード信号と第１の高論理レベル電圧及び第
１の低論理レベル電圧を受け、上記デコード信号を第１
の高論理レベル電圧及び第１の低論理レベル電圧にレベ
ル変換し、このレベル変換されたデコード信号を第１の
信号として出力し、 上記第２のレベル変換回路は、上記第１のレベル変換回
路から出力される第１の信号と、第２の高論理レベル電
圧として０Ｖ以上の第１の電圧と、データ消去モードに
第２の低論理レベル電圧として負の値を有する第２の電
圧とを受け、上記第１の信号を第２の高論理レベル電圧
及び第２の低論理レベル電圧にレベル変換し、このレベ
ル変換された第１の信号の一方を対応する出力端子から
出力し、 これによって上記プリデコーダ回路は、データ消去モー
ド時に上記入力アドレスの第１の部分に応じて選択され
た出力端子から上記第２の電圧を出力し、データ消去モ
ード時に非選択の出力端子から上記第１の電圧を出力
し、 さらに、データ消去モード時に上記第１の電圧が供給さ
れ、データ消去モード時以外のモード時に上記第２の電
圧より高く上記第１の電圧よりも低い第３の電圧が供給
される電圧ノードと、 上記複数のワード線のうち対応するワード線と上記プリ
デコーダ回路の複数の出力端子のうち対応する出力端子
との間に接続された複数の第１のスイッチと、 上記複数のワード線のうち対応するワード線と上記電圧
ノードとの間に接続された複数の第２のスイッチと、 入力アドレスの上記第１の部分とは異なる第２の部分に
応じて上記複数の第１のスイッチ及び複数の第２のスイ
ッチを選択してスイッチ制御するスイッチ制御回路とを
具備したことを特徴とする不揮発性半導体記憶装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP430593A JP3199882B2 (ja) | 1993-01-13 | 1993-01-13 | 不揮発性半導体記憶装置 |
| EP93121084A EP0606650B1 (en) | 1993-01-13 | 1993-12-29 | Nonvolatile semiconductor memory device |
| DE69325152T DE69325152T2 (de) | 1993-01-13 | 1993-12-29 | Nichtflüchtige Halbleiterspeicheranordnung |
| KR1019940000527A KR960005359B1 (ko) | 1993-01-13 | 1994-01-13 | 불휘발성 반도체 기억장치 |
| US08/939,876 US5901083A (en) | 1993-01-13 | 1997-09-29 | Nonvolatile semiconductor memory device |
| US09/220,328 US6144582A (en) | 1993-01-13 | 1998-12-24 | Nonvolatile semiconductor memory device |
| US09/505,698 US6252801B1 (en) | 1993-01-13 | 2000-02-17 | Nonvolatile semiconductor memory device |
| US09/851,332 US6385087B2 (en) | 1993-01-13 | 2001-05-09 | Nonvolatile semiconductor memory device |
| US10/086,869 US6560144B2 (en) | 1993-01-13 | 2002-03-04 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP430593A JP3199882B2 (ja) | 1993-01-13 | 1993-01-13 | 不揮発性半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001006852A Division JP2001189093A (ja) | 2001-01-15 | 2001-01-15 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06215591A JPH06215591A (ja) | 1994-08-05 |
| JP3199882B2 true JP3199882B2 (ja) | 2001-08-20 |
Family
ID=11580795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP430593A Expired - Fee Related JP3199882B2 (ja) | 1993-01-13 | 1993-01-13 | 不揮発性半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (5) | US5901083A (ja) |
| EP (1) | EP0606650B1 (ja) |
| JP (1) | JP3199882B2 (ja) |
| KR (1) | KR960005359B1 (ja) |
| DE (1) | DE69325152T2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199882B2 (ja) | 1993-01-13 | 2001-08-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2839819B2 (ja) | 1993-05-28 | 1998-12-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3204848B2 (ja) * | 1994-08-09 | 2001-09-04 | 株式会社東芝 | レベル変換回路及びこのレベル変換回路を用いてレベル変換されたデータを出力する方法 |
| US6320617B1 (en) * | 1995-11-07 | 2001-11-20 | Eastman Kodak Company | CMOS active pixel sensor using a pinned photo diode |
| US6047352A (en) * | 1996-10-29 | 2000-04-04 | Micron Technology, Inc. | Memory system, method and predecoding circuit operable in different modes for selectively accessing multiple blocks of memory cells for simultaneous writing or erasure |
| JP3156618B2 (ja) * | 1997-01-30 | 2001-04-16 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| JP2964982B2 (ja) * | 1997-04-01 | 1999-10-18 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| EP0913829A1 (en) * | 1997-10-31 | 1999-05-06 | STMicroelectronics S.r.l. | Memory circuit with improved address signal generator |
| WO1999030326A1 (en) * | 1997-12-05 | 1999-06-17 | Macronix International Co., Ltd. | Memory driver with variable voltage modes |
| US6359810B1 (en) * | 1998-03-13 | 2002-03-19 | Atmel Corporation | Page mode erase in a flash memory array |
| JP3223877B2 (ja) * | 1998-03-27 | 2001-10-29 | 日本電気株式会社 | 半導体記憶装置 |
| KR100310538B1 (ko) * | 1998-05-29 | 2001-12-17 | 박종섭 | 리던던시 회로 |
| US5995417A (en) * | 1998-10-20 | 1999-11-30 | Advanced Micro Devices, Inc. | Scheme for page erase and erase verify in a non-volatile memory array |
| JP3892612B2 (ja) * | 1999-04-09 | 2007-03-14 | 株式会社東芝 | 半導体装置 |
| KR100301932B1 (ko) * | 1999-04-27 | 2001-10-29 | 윤종용 | 불 휘발성 반도체 메모리 장치 |
| JP3694422B2 (ja) * | 1999-06-21 | 2005-09-14 | シャープ株式会社 | ロウデコーダ回路 |
| DE69927364D1 (de) * | 1999-07-28 | 2005-10-27 | St Microelectronics Srl | Einzige Speisespannungsschaltung für nichtflüchtigen Speicher mit hierarchischem Reihendekodierer |
| US6948063B1 (en) * | 1999-12-23 | 2005-09-20 | Checkfree Corporation | Securing electronic transactions over public networks |
| KR100614237B1 (ko) * | 2000-03-09 | 2006-08-18 | 삼성전자주식회사 | 음의 고전압 비교 회로를 구비한 플래시 메모리 장치 |
| JP2002298579A (ja) | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
| EP1402536B1 (en) * | 2001-07-02 | 2006-06-14 | Infineon Technologies AG | Charge coupled eeprom device and corresponding method of operation |
| DE60200715D1 (de) | 2002-02-20 | 2004-08-12 | St Microelectronics Srl | Selecteur à ligne des mots pour une memoire semiconductrice |
| KR100476889B1 (ko) * | 2002-04-04 | 2005-03-17 | 삼성전자주식회사 | 플래쉬메모리의 워드라인디코더 |
| US6862223B1 (en) | 2002-07-05 | 2005-03-01 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
| JP2004297028A (ja) * | 2003-02-04 | 2004-10-21 | Sharp Corp | 半導体記憶装置 |
| JP4156986B2 (ja) * | 2003-06-30 | 2008-09-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP4709525B2 (ja) | 2004-10-14 | 2011-06-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| FR2885461B1 (fr) * | 2005-05-04 | 2007-07-27 | France Etat | Dispositif formant porte logique adaptee pour minimisee les differences de comportement electrique ou electromagnetique dans un circuit integre manipulant un secret |
| JP2006331501A (ja) * | 2005-05-24 | 2006-12-07 | Toshiba Corp | 半導体記憶装置 |
| US7215573B2 (en) * | 2005-08-25 | 2007-05-08 | Silicon Storage Technology, Inc. | Method and apparatus for reducing operation disturbance |
| EP2179418B1 (en) | 2007-08-28 | 2014-06-25 | Agere Systems, Inc. | Word line driver circuit with reduced leakage |
| JP2011003275A (ja) * | 2010-10-07 | 2011-01-06 | Renesas Electronics Corp | 半導体集積回路 |
| FR3033076B1 (fr) * | 2015-02-23 | 2017-12-22 | St Microelectronics Rousset | Memoire non volatile ayant un decodeur de ligne a polarite variable |
| KR102611851B1 (ko) * | 2016-12-29 | 2023-12-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4642798A (en) | 1985-10-01 | 1987-02-10 | Intel Corporation | CMOS E2 PROM decoding circuit |
| US5168335A (en) * | 1988-07-15 | 1992-12-01 | Texas Instruments Incorporated | Electrically programmable, electrically erasable memory array cell with field plate |
| US5047981A (en) * | 1988-07-15 | 1991-09-10 | Texas Instruments Incorporated | Bit and block erasing of an electrically erasable and programmable read-only memory array |
| JPH0271499A (ja) * | 1988-09-06 | 1990-03-12 | Hitachi Ltd | 半導体記憶装置 |
| US5077691A (en) * | 1989-10-23 | 1991-12-31 | Advanced Micro Devices, Inc. | Flash EEPROM array with negative gate voltage erase operation |
| US5134449A (en) * | 1989-12-04 | 1992-07-28 | Texas Instruments Incorporated | Nonvolatile memory cell with field-plate switch |
| US5122985A (en) * | 1990-04-16 | 1992-06-16 | Giovani Santin | Circuit and method for erasing eeprom memory arrays to prevent over-erased cells |
| KR920006988A (ko) | 1990-09-25 | 1992-04-28 | 아오이 죠이치 | 불휘발성 반도체메모리 |
| JPH04222998A (ja) * | 1990-12-25 | 1992-08-12 | Nec Corp | 半導体メモリ装置 |
| JP2835215B2 (ja) * | 1991-07-25 | 1998-12-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3376594B2 (ja) * | 1991-11-20 | 2003-02-10 | 日本電気株式会社 | 行デコーダ |
| US5295102A (en) * | 1992-01-31 | 1994-03-15 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with improved redundant sense amplifier control |
| JP3199882B2 (ja) | 1993-01-13 | 2001-08-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
1993
- 1993-01-13 JP JP430593A patent/JP3199882B2/ja not_active Expired - Fee Related
- 1993-12-29 DE DE69325152T patent/DE69325152T2/de not_active Expired - Fee Related
- 1993-12-29 EP EP93121084A patent/EP0606650B1/en not_active Expired - Lifetime
-
1994
- 1994-01-13 KR KR1019940000527A patent/KR960005359B1/ko not_active IP Right Cessation
-
1997
- 1997-09-29 US US08/939,876 patent/US5901083A/en not_active Expired - Fee Related
-
1998
- 1998-12-24 US US09/220,328 patent/US6144582A/en not_active Expired - Fee Related
-
2000
- 2000-02-17 US US09/505,698 patent/US6252801B1/en not_active Expired - Lifetime
-
2001
- 2001-05-09 US US09/851,332 patent/US6385087B2/en not_active Expired - Fee Related
-
2002
- 2002-03-04 US US10/086,869 patent/US6560144B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0606650A3 (en) | 1995-09-27 |
| KR960005359B1 (ko) | 1996-04-24 |
| DE69325152T2 (de) | 1999-11-04 |
| US20010030891A1 (en) | 2001-10-18 |
| US6385087B2 (en) | 2002-05-07 |
| KR940018874A (ko) | 1994-08-19 |
| US6252801B1 (en) | 2001-06-26 |
| US6144582A (en) | 2000-11-07 |
| US20020097596A1 (en) | 2002-07-25 |
| EP0606650B1 (en) | 1999-06-02 |
| US6560144B2 (en) | 2003-05-06 |
| US5901083A (en) | 1999-05-04 |
| JPH06215591A (ja) | 1994-08-05 |
| DE69325152D1 (de) | 1999-07-08 |
| EP0606650A2 (en) | 1994-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199882B2 (ja) | 不揮発性半導体記憶装置 | |
| US6088267A (en) | Nonvolatile semiconductor memory device having row decoder | |
| US6222774B1 (en) | Data-erasable non-volatile semiconductor memory device | |
| US7095657B2 (en) | Nonvolatile semiconductor memory device capable of realizing optimized erasing operation in a memory array | |
| KR100338772B1 (ko) | 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법 | |
| JP3940570B2 (ja) | 半導体記憶装置 | |
| JPH09180472A (ja) | 多値記憶不揮発性半導体メモリ及びそのカラム選択回路 | |
| JPH06338193A (ja) | 不揮発性半導体記憶装置 | |
| US6044020A (en) | Nonvolatile semiconductor memory device with a row decoder circuit | |
| US6621743B2 (en) | Word-line driving circuit with reduced current leakage | |
| US6665229B2 (en) | Semiconductor memory device row decoder structures having reduced layout area, and methods of operating the same | |
| US6477092B2 (en) | Level shifter of nonvolatile semiconductor memory | |
| JP3223877B2 (ja) | 半導体記憶装置 | |
| JP2964982B2 (ja) | 不揮発性半導体記憶装置 | |
| US6515911B2 (en) | Circuit structure for providing a hierarchical decoding in semiconductor memory devices | |
| EP0377840B1 (en) | Nonvolatile semiconductor memory device having reference potential generating circuit | |
| US6111792A (en) | Non-volatile semiconductor memory device for selective cell flash erasing/programming | |
| JP2542110B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3362661B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3667821B2 (ja) | 不揮発性半導体メモリ | |
| JP2001189093A (ja) | 不揮発性半導体記憶装置 | |
| JPH05266678A (ja) | 半導体集積回路 | |
| JPH06338197A (ja) | アドレスデコーダ回路 | |
| JPH1074916A (ja) | 半導体記憶装置 | |
| JP2001160298A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |