JP3180404B2 - 容量素子の形成方法 - Google Patents
容量素子の形成方法Info
- Publication number
- JP3180404B2 JP3180404B2 JP00313592A JP313592A JP3180404B2 JP 3180404 B2 JP3180404 B2 JP 3180404B2 JP 00313592 A JP00313592 A JP 00313592A JP 313592 A JP313592 A JP 313592A JP 3180404 B2 JP3180404 B2 JP 3180404B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- electrode
- forming
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における容
量素子の形成方法に係り、とりわけ容量素子の絶縁膜を
形成する方法に関するものである。
量素子の形成方法に係り、とりわけ容量素子の絶縁膜を
形成する方法に関するものである。
【０００２】
【従来の技術】図３は、従来の方法により形成されたＤ
ＲＡＭ（Ｄynamic Ｒamdom ＡccessＭemory）の容量素
子であるスタックトキャパシタの断面図である。
ＲＡＭ（Ｄynamic Ｒamdom ＡccessＭemory）の容量素
子であるスタックトキャパシタの断面図である。
【０００３】図３に示した容量素子では、Ｐ型シリコン
基板１に、素子分離のためのフィールド酸化膜２が形成
され、Ｎ+拡散層３、ポリシリコンからなるワード線
４、アルミニウムからなるビット線５、ＳｉＯ2膜６、
層間絶縁膜７、ポリシリコンからなるキャパシタの下部
電極８、キャパシタの絶縁層として第１の酸化膜（Ｓｉ
Ｏ2）９およびＳｉ3Ｎ4膜１０、ポリシリコンからなる
キャパシタの上部電極１３がそれぞれ形成されている。
基板１に、素子分離のためのフィールド酸化膜２が形成
され、Ｎ+拡散層３、ポリシリコンからなるワード線
４、アルミニウムからなるビット線５、ＳｉＯ2膜６、
層間絶縁膜７、ポリシリコンからなるキャパシタの下部
電極８、キャパシタの絶縁層として第１の酸化膜（Ｓｉ
Ｏ2）９およびＳｉ3Ｎ4膜１０、ポリシリコンからなる
キャパシタの上部電極１３がそれぞれ形成されている。
【０００４】図４は、図３における下部電極８／第１の
酸化膜（ＳｉＯ2）９、Ｓｉ3Ｎ4膜１０／上部電極１３
から構成されるＤＲＡＭのキャパシタのうち、下部電極
８／第１の酸化膜９、Ｓｉ3Ｎ4膜１０を形成する工程に
おける下部電極８、第１の酸化膜９、Ｓｉ3Ｎ4膜１０の
断面図である。
酸化膜（ＳｉＯ2）９、Ｓｉ3Ｎ4膜１０／上部電極１３
から構成されるＤＲＡＭのキャパシタのうち、下部電極
８／第１の酸化膜９、Ｓｉ3Ｎ4膜１０を形成する工程に
おける下部電極８、第１の酸化膜９、Ｓｉ3Ｎ4膜１０の
断面図である。
【０００５】図４（ａ）に示すポリシリコンで形成され
た下部電極８の表面上に形成された第１の酸化膜（Ｓｉ
Ｏ2）９は、いくら除去しようとフッ酸処理を施しても
洗浄の純水中あるいは乾燥中などにより成長してしまっ
た自然酸化膜である。
た下部電極８の表面上に形成された第１の酸化膜（Ｓｉ
Ｏ2）９は、いくら除去しようとフッ酸処理を施しても
洗浄の純水中あるいは乾燥中などにより成長してしまっ
た自然酸化膜である。
【０００６】図４（ｂ）に示すように、容量素子の容量
を増加させるためにＳｉＯ2よりも誘電率の高いＳｉ3Ｎ
4膜１０を第１の酸化膜（ＳｉＯ2）９の上面に減圧ＣＶ
Ｄ法により形成する。
を増加させるためにＳｉＯ2よりも誘電率の高いＳｉ3Ｎ
4膜１０を第１の酸化膜（ＳｉＯ2）９の上面に減圧ＣＶ
Ｄ法により形成する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記方
法では減圧ＣＶＤ法によりＳｉ3Ｎ4膜１０を形成する工
程において、炉中へのローディング等時に酸素の巻き込
みがあり、図４（ｂ）に示すように、第１の酸化膜９が
図４（ａ）で示した厚さをより厚くさせ、１〜２ｎｍの
厚さにまで成長してしまう。これでは、Ｓｉ3Ｎ4をいく
ら薄膜化しようとしても、誘電率の低いＳｉＯ2の占め
る割合が大きくなり、容量の増大は図れない。
法では減圧ＣＶＤ法によりＳｉ3Ｎ4膜１０を形成する工
程において、炉中へのローディング等時に酸素の巻き込
みがあり、図４（ｂ）に示すように、第１の酸化膜９が
図４（ａ）で示した厚さをより厚くさせ、１〜２ｎｍの
厚さにまで成長してしまう。これでは、Ｓｉ3Ｎ4をいく
ら薄膜化しようとしても、誘電率の低いＳｉＯ2の占め
る割合が大きくなり、容量の増大は図れない。
【０００８】そこで、本発明は、キャパシタ絶縁膜の薄
膜化による容量増大においてネックとなる自然酸化膜等
の第１の酸化膜を除去し、その代わりに第１の酸化膜よ
りも誘電率が高く、しかも禁止帯幅の大きい酸化膜を形
成することにより容量の増大およびリーク電流の低下を
もたらすことにより、信頼性を向上させた容量素子の形
成方法を提供することを目的とする。
膜化による容量増大においてネックとなる自然酸化膜等
の第１の酸化膜を除去し、その代わりに第１の酸化膜よ
りも誘電率が高く、しかも禁止帯幅の大きい酸化膜を形
成することにより容量の増大およびリーク電流の低下を
もたらすことにより、信頼性を向上させた容量素子の形
成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題は、片方の電極
／キャパシタ絶縁膜／他方の電極から構成される容量素
子の片方の電極表面上に誘電率の低い自然酸化膜から成
る第１の酸化膜が生じた半導体基板における容量素子の
形成方法であって、前記片方の電極を形成する材料膜よ
りも酸化物生成自由エネルギーの小さい材料膜を当該片
方の電極上の第１の酸化膜表面に形成する工程と、酸素
を供給しながら当該半導体基板を熱処理を行うことによ
り、誘電率の低い前記第１の酸化膜を改質して第１の酸
化膜よりも誘電率の高い第２の酸化膜を形成する工程
と、その後、前記第２の酸化膜表面に窒化シリコン膜を
形成する工程とを含むことを特徴とする容量素子の形成
方法によって解決される。
／キャパシタ絶縁膜／他方の電極から構成される容量素
子の片方の電極表面上に誘電率の低い自然酸化膜から成
る第１の酸化膜が生じた半導体基板における容量素子の
形成方法であって、前記片方の電極を形成する材料膜よ
りも酸化物生成自由エネルギーの小さい材料膜を当該片
方の電極上の第１の酸化膜表面に形成する工程と、酸素
を供給しながら当該半導体基板を熱処理を行うことによ
り、誘電率の低い前記第１の酸化膜を改質して第１の酸
化膜よりも誘電率の高い第２の酸化膜を形成する工程
と、その後、前記第２の酸化膜表面に窒化シリコン膜を
形成する工程とを含むことを特徴とする容量素子の形成
方法によって解決される。
【００１０】
【００１１】更に、上記課題は本発明によれば、片方の
電極を形成する材料膜を多結晶シリコンとし、片方の電
極を形成する材料膜よりも酸化物生成自由エネルギーの
小さい材料膜をアルミニウムとすることを特徴とする容
量素子の形成方法によって好適に解決される。
電極を形成する材料膜を多結晶シリコンとし、片方の電
極を形成する材料膜よりも酸化物生成自由エネルギーの
小さい材料膜をアルミニウムとすることを特徴とする容
量素子の形成方法によって好適に解決される。
【００１２】
【作用】本発明によれば、図２（ａ）に示すように、容
量素子の片方の電極（下部電極）８の表面上に第１の酸
化膜９が形成された容量素子において、図２（ｂ）に示
すように、片方の電極８の材料膜よりも酸化物生成自由
エネルギーの小さい材料膜１１を、第１の酸化膜９の表
面上に形成した後に、図２（ｃ）に示すように熱処理を
行なうことにより、第１の酸化膜９と材料膜１１を反応
させて第２の酸化膜１２を形成する。材料膜１１の酸化
物生成自由エネルギーが片方の電極８の材料膜よりも小
さいので、片方の電極８の材料膜の酸化物である第１の
酸化膜９の酸素が材料膜１１と化合させて第２の酸化膜
１２を形成することができる。これにより、第１の酸化
膜を改質させて第１の酸化膜よりも誘電率の大きく、禁
止帯幅の広い第２の酸化膜１２を容量素子の絶縁膜とし
て形成することができ、容量の増大および信頼性を向上
させることができる。
量素子の片方の電極（下部電極）８の表面上に第１の酸
化膜９が形成された容量素子において、図２（ｂ）に示
すように、片方の電極８の材料膜よりも酸化物生成自由
エネルギーの小さい材料膜１１を、第１の酸化膜９の表
面上に形成した後に、図２（ｃ）に示すように熱処理を
行なうことにより、第１の酸化膜９と材料膜１１を反応
させて第２の酸化膜１２を形成する。材料膜１１の酸化
物生成自由エネルギーが片方の電極８の材料膜よりも小
さいので、片方の電極８の材料膜の酸化物である第１の
酸化膜９の酸素が材料膜１１と化合させて第２の酸化膜
１２を形成することができる。これにより、第１の酸化
膜を改質させて第１の酸化膜よりも誘電率の大きく、禁
止帯幅の広い第２の酸化膜１２を容量素子の絶縁膜とし
て形成することができ、容量の増大および信頼性を向上
させることができる。
【００１３】また、本発明によれば、酸素を供給しなが
ら熱処理を行なうことにより、材料膜１１が完全に酸化
され、第２の酸化膜１２のみにより片方の電極８の表面
を好適に被うことができる。
ら熱処理を行なうことにより、材料膜１１が完全に酸化
され、第２の酸化膜１２のみにより片方の電極８の表面
を好適に被うことができる。
【００１４】更に、本発明によれば、片方の電極８を形
成する材料膜を多結晶シリコンとし、片方の電極８を形
成する材料膜よりも酸化物生成自由エネルギーの小さい
材料膜１１をアルミニウムとすることにより、第１の酸
化膜であるＳｉＯ2よりも第２の酸化膜である酸化アル
ミニウム１２の方が誘電率が大きく、禁止帯幅の広い絶
縁膜を好適に形成することができる。
成する材料膜を多結晶シリコンとし、片方の電極８を形
成する材料膜よりも酸化物生成自由エネルギーの小さい
材料膜１１をアルミニウムとすることにより、第１の酸
化膜であるＳｉＯ2よりも第２の酸化膜である酸化アル
ミニウム１２の方が誘電率が大きく、禁止帯幅の広い絶
縁膜を好適に形成することができる。
【００１５】
【実施例】図１は、本発明による１つの実施例によって
形成されたＤＲＡＭのスタックトキャパシタの断面図で
ある。図１によれば、Ｐ型シリコン基板１に、フィール
ド酸化膜２、Ｎ+拡散層３、ポリシリコンからなるワー
ド線４、アルミニウムからなるビット線５、ＳｉＯ2膜
６、層間絶縁膜７、ポリシリコンからなるキャパシタの
下部電極８、キャパシタの絶縁層として第２の酸化膜
（酸化アルミニウム）１２およびＳｉ3Ｎ4膜１０、ポリ
シリコンからなるキャパシタの上部電極１３がそれぞれ
形成されている。
形成されたＤＲＡＭのスタックトキャパシタの断面図で
ある。図１によれば、Ｐ型シリコン基板１に、フィール
ド酸化膜２、Ｎ+拡散層３、ポリシリコンからなるワー
ド線４、アルミニウムからなるビット線５、ＳｉＯ2膜
６、層間絶縁膜７、ポリシリコンからなるキャパシタの
下部電極８、キャパシタの絶縁層として第２の酸化膜
（酸化アルミニウム）１２およびＳｉ3Ｎ4膜１０、ポリ
シリコンからなるキャパシタの上部電極１３がそれぞれ
形成されている。
【００１６】以下、本発明による実施例を図面に基づい
て説明する。
て説明する。
【００１７】図２は、本発明による１つの実施例を示
し、図１における下部電極８／第２の酸化膜（酸化アル
ミニウム）１２、Ｓｉ3Ｎ4膜１０／上部電極１３から構
成されるＤＲＡＭのキャパシタにおいて、キャパシタの
絶縁膜である第２の酸化膜（酸化アルミニウム）１２お
よびＳｉ3Ｎ4膜１０を形成する工程における下部電極８
／第２の酸化膜（酸化アルミニウム）１２、Ｓｉ3Ｎ4膜
１０の断面図である。
し、図１における下部電極８／第２の酸化膜（酸化アル
ミニウム）１２、Ｓｉ3Ｎ4膜１０／上部電極１３から構
成されるＤＲＡＭのキャパシタにおいて、キャパシタの
絶縁膜である第２の酸化膜（酸化アルミニウム）１２お
よびＳｉ3Ｎ4膜１０を形成する工程における下部電極８
／第２の酸化膜（酸化アルミニウム）１２、Ｓｉ3Ｎ4膜
１０の断面図である。
【００１８】図２（ａ）は、ポリシリコンで形成された
下部電極８の表面上に第１の酸化膜（ＳｉＯ2）９が形
成された状態を示している。この第１の酸化膜９は下部
電極８の表面洗浄処理後に生じた自然酸化膜である。図
２（ｂ）に示すように、シリコンよりも酸化生成自由エ
ネルギーの小さい物質であるアルミニウム金属１１をＣ
ＶＤ法により第１の酸化膜（ＳｉＯ2）９の表面上に１
〜２ｎｍの厚さに形成する。
下部電極８の表面上に第１の酸化膜（ＳｉＯ2）９が形
成された状態を示している。この第１の酸化膜９は下部
電極８の表面洗浄処理後に生じた自然酸化膜である。図
２（ｂ）に示すように、シリコンよりも酸化生成自由エ
ネルギーの小さい物質であるアルミニウム金属１１をＣ
ＶＤ法により第１の酸化膜（ＳｉＯ2）９の表面上に１
〜２ｎｍの厚さに形成する。
【００１９】次に、酸素を加え熱処理を行なうと、図２
（ｃ）に示すように第１の酸化膜（ＳｉＯ2）９の酸素
とアルミニウム１１が反応し、第２の酸化膜１２として
酸化アルミニウムを形成し、未反応のアルミニウムも供
給した酸素と反応し酸化アルミニウムとなる。更に、第
１の酸化膜（ＳｉＯ2）９のシリコンは下部電極８の上
に堆積し、第１の酸化膜（ＳｉＯ2）９は改質される。
（ｃ）に示すように第１の酸化膜（ＳｉＯ2）９の酸素
とアルミニウム１１が反応し、第２の酸化膜１２として
酸化アルミニウムを形成し、未反応のアルミニウムも供
給した酸素と反応し酸化アルミニウムとなる。更に、第
１の酸化膜（ＳｉＯ2）９のシリコンは下部電極８の上
に堆積し、第１の酸化膜（ＳｉＯ2）９は改質される。
【００２０】次に、図２（ｄ）に示すように、減圧ＣＶ
Ｄ法によりＳｉ3Ｎ4膜１０を第２の酸化膜（酸化アルミ
ニウム）１２の表面上に形成する。
Ｄ法によりＳｉ3Ｎ4膜１０を第２の酸化膜（酸化アルミ
ニウム）１２の表面上に形成する。
【００２１】本実施例では、シリコンよりも酸化物生成
自由エネルギーの小さい物質としてアルミニウムを用い
たが、酸化アルミニウムは比誘電率が約８とＳｉ3Ｎ4の
７よりも大きく、容量を増加させることができる。
自由エネルギーの小さい物質としてアルミニウムを用い
たが、酸化アルミニウムは比誘電率が約８とＳｉ3Ｎ4の
７よりも大きく、容量を増加させることができる。
【００２２】更に、禁止帯幅約１０ｅＶとＳｉＯ2より
も大きく、リーク電流を防ぎ信頼性向上にも寄与する。
も大きく、リーク電流を防ぎ信頼性向上にも寄与する。
【００２３】また、シリコンよりも酸化物生成自由エネ
ルギーの小さい物質にはＴｉ、Ｃｅ、Ｍｇ、Ｃａなどが
あり、これらの酸化物の誘電率および禁止帯幅の性質よ
り適用可能となり、更にシリコン以外の電極形成材料に
も、その酸化物の性質により適用可能となる。
ルギーの小さい物質にはＴｉ、Ｃｅ、Ｍｇ、Ｃａなどが
あり、これらの酸化物の誘電率および禁止帯幅の性質よ
り適用可能となり、更にシリコン以外の電極形成材料に
も、その酸化物の性質により適用可能となる。
【００２４】また、片方の電極／絶縁膜／他方の電極が
横に並んだ構造をもつ容量素子においても適用可能とな
る。
横に並んだ構造をもつ容量素子においても適用可能とな
る。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
容量素子の片方の電極を形成する材料膜よりも酸化物生
成自由エネルギーの小さい材料膜を自然酸化膜から成る
第１の酸化膜の表面上に形成した後に、酸素を供給しな
がら半導体基板を熱処理を行うことにより、この第１の
酸化膜を改質して第１の酸化膜よりも誘電率の高い第２
の酸化膜を形成し、更に、第２の酸化膜表面に窒化シリ
コン膜を形成するようになされる。この構成によって、
誘電率の低い自然酸化膜から成る第１の酸化膜を、より
誘電率の高い第２の酸化膜に改質することができ、この
第２の第２の酸化膜上に窒化シリコン膜を積層して成る
キャパシタ絶縁膜を有する容量素子を再現性良く製造す
ることができる。しかも、キャパシタ絶縁膜の高誘電体
化により蓄積容量の増加および、第２の酸化膜のＮａ +
バリヤ効果等によって容量素子の信頼性を向上させるこ
とができる。
容量素子の片方の電極を形成する材料膜よりも酸化物生
成自由エネルギーの小さい材料膜を自然酸化膜から成る
第１の酸化膜の表面上に形成した後に、酸素を供給しな
がら半導体基板を熱処理を行うことにより、この第１の
酸化膜を改質して第１の酸化膜よりも誘電率の高い第２
の酸化膜を形成し、更に、第２の酸化膜表面に窒化シリ
コン膜を形成するようになされる。この構成によって、
誘電率の低い自然酸化膜から成る第１の酸化膜を、より
誘電率の高い第２の酸化膜に改質することができ、この
第２の第２の酸化膜上に窒化シリコン膜を積層して成る
キャパシタ絶縁膜を有する容量素子を再現性良く製造す
ることができる。しかも、キャパシタ絶縁膜の高誘電体
化により蓄積容量の増加および、第２の酸化膜のＮａ +
バリヤ効果等によって容量素子の信頼性を向上させるこ
とができる。
【図１】本発明による一実施例によって形成されたＤＲ
ＡＭスタックトキャパシタの断面図である。
ＡＭスタックトキャパシタの断面図である。
【図２】本発明による一実施例を示し、図１に示すＤＲ
ＡＭスタックトキャパシタの絶縁膜形成工程における断
面図である。
ＡＭスタックトキャパシタの絶縁膜形成工程における断
面図である。
【図３】従来の方法によるＤＲＡＭスタックトキャパシ
タの断面図である。
タの断面図である。
【図４】図３に示すＤＲＡＭスタックトキャパシタの絶
縁膜形成工程における断面図である。
縁膜形成工程における断面図である。
１ Ｐ型シリコン基板 ２ フィールド酸化膜 ３ Ｎ+拡散層 ４ ワード線（ポリシリコン） ５ ビット線（アルミニウム） ６ ＳｉＯ2膜 ７ 層間絶縁膜 ８ 片方の電極（下部電極） ９ 第１の酸化膜（ＳｉＯ2） １０ Ｓｉ3Ｎ4膜 １１ 材料膜（アルミニウム） １２ 第２の酸化膜（酸化アルミニウム） １３ 他方の電極（上部電極）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/316 H01L 21/318 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (2)
- 【請求項１】 片方の電極／キャパシタ絶縁膜／他方の
電極から構成される容量素子の片方の電極表面上に誘電
率の低い自然酸化膜から成る第１の酸化膜が生じた半導
体基板における容量素子の形成方法であって、 前記片方の電極を形成する材料膜よりも酸化物生成自由
エネルギーの小さい材料膜を当該片方の電極上の第１の
酸化膜表面に形成する工程と、酸素を供給しながら当該半導体基板を 熱処理を行うこと
により、誘電率の低い前記第１の酸化膜を改質して第１
の酸化膜よりも誘電率の高い第２の酸化膜を形成する工
程と、その後、 前記第２の酸化膜表面に窒化シリコン膜を形成する工程
とを含むことを特徴とする容量素子の形成方法。 - 【請求項２】 前記片方の電極を形成する材料膜を多結
晶シリコンとし、前記 酸化物生成自由エネルギーの小さい材質膜をアルミ
ニウム金属とすることを特徴とする請求項１記載の容量
素子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00313592A JP3180404B2 (ja) | 1992-01-10 | 1992-01-10 | 容量素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00313592A JP3180404B2 (ja) | 1992-01-10 | 1992-01-10 | 容量素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190792A JPH05190792A (ja) | 1993-07-30 |
| JP3180404B2 true JP3180404B2 (ja) | 2001-06-25 |
Family
ID=11548912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00313592A Expired - Fee Related JP3180404B2 (ja) | 1992-01-10 | 1992-01-10 | 容量素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180404B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465297B1 (en) * | 2000-10-05 | 2002-10-15 | Motorola, Inc. | Method of manufacturing a semiconductor component having a capacitor |
| AU2003289764A1 (en) * | 2002-12-09 | 2004-06-30 | Asm America Inc. | Method for forming a dielectric stack |
-
1992
- 1992-01-10 JP JP00313592A patent/JP3180404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190792A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182232A (en) | Metal silicide texturizing technique | |
| US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
| US6300215B1 (en) | Methods of forming integrated circuit capacitors having composite titanium oxide and tantalum pentoxide dielectric layers therein | |
| JP2893009B2 (ja) | メモリ・アプリケーション用の絶縁性の高い複合薄膜 | |
| US5316982A (en) | Semiconductor device and method for preparing the same | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| JP3694410B2 (ja) | 集積回路内にコンデンサを製造する方法 | |
| US5365096A (en) | Thin film capacitive memory device with a high dielectric constant | |
| US6207488B1 (en) | Method for forming a tantalum oxide capacitor using two-step rapid thermal nitridation | |
| KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| JP3180404B2 (ja) | 容量素子の形成方法 | |
| JPH06310654A (ja) | 半導体装置及びその製造方法 | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| JP2750159B2 (ja) | 半導体装置の製造方法 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
| US6228699B1 (en) | Cross leakage of capacitors in DRAM or embedded DRAM | |
| JPS63300518A (ja) | 誘電体膜の形成方法 | |
| JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
| KR100795683B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JP2000208742A (ja) | 複合酸化物誘電体を有する集積回路デバイス | |
| JPS62219659A (ja) | Ｍｏｓ型半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |