JP3180404B2 - 容量素子の形成方法 - Google Patents
容量素子の形成方法Info
- Publication number
- JP3180404B2 JP3180404B2 JP00313592A JP313592A JP3180404B2 JP 3180404 B2 JP3180404 B2 JP 3180404B2 JP 00313592 A JP00313592 A JP 00313592A JP 313592 A JP313592 A JP 313592A JP 3180404 B2 JP3180404 B2 JP 3180404B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- electrode
- forming
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置における容
量素子の形成方法に係り、とりわけ容量素子の絶縁膜を
形成する方法に関するものである。
量素子の形成方法に係り、とりわけ容量素子の絶縁膜を
形成する方法に関するものである。
【0002】
【従来の技術】図3は、従来の方法により形成されたD
RAM(Dynamic Ramdom AccessMemory)の容量素
子であるスタックトキャパシタの断面図である。
RAM(Dynamic Ramdom AccessMemory)の容量素
子であるスタックトキャパシタの断面図である。
【0003】図3に示した容量素子では、P型シリコン
基板1に、素子分離のためのフィールド酸化膜2が形成
され、N+拡散層3、ポリシリコンからなるワード線
4、アルミニウムからなるビット線5、SiO2膜6、
層間絶縁膜7、ポリシリコンからなるキャパシタの下部
電極8、キャパシタの絶縁層として第1の酸化膜(Si
O2)9およびSi3N4膜10、ポリシリコンからなる
キャパシタの上部電極13がそれぞれ形成されている。
基板1に、素子分離のためのフィールド酸化膜2が形成
され、N+拡散層3、ポリシリコンからなるワード線
4、アルミニウムからなるビット線5、SiO2膜6、
層間絶縁膜7、ポリシリコンからなるキャパシタの下部
電極8、キャパシタの絶縁層として第1の酸化膜(Si
O2)9およびSi3N4膜10、ポリシリコンからなる
キャパシタの上部電極13がそれぞれ形成されている。
【0004】図4は、図3における下部電極8/第1の
酸化膜(SiO2)9、Si3N4膜10/上部電極13
から構成されるDRAMのキャパシタのうち、下部電極
8/第1の酸化膜9、Si3N4膜10を形成する工程に
おける下部電極8、第1の酸化膜9、Si3N4膜10の
断面図である。
酸化膜(SiO2)9、Si3N4膜10/上部電極13
から構成されるDRAMのキャパシタのうち、下部電極
8/第1の酸化膜9、Si3N4膜10を形成する工程に
おける下部電極8、第1の酸化膜9、Si3N4膜10の
断面図である。
【0005】図4(a)に示すポリシリコンで形成され
た下部電極8の表面上に形成された第1の酸化膜(Si
O2)9は、いくら除去しようとフッ酸処理を施しても
洗浄の純水中あるいは乾燥中などにより成長してしまっ
た自然酸化膜である。
た下部電極8の表面上に形成された第1の酸化膜(Si
O2)9は、いくら除去しようとフッ酸処理を施しても
洗浄の純水中あるいは乾燥中などにより成長してしまっ
た自然酸化膜である。
【0006】図4(b)に示すように、容量素子の容量
を増加させるためにSiO2よりも誘電率の高いSi3N
4膜10を第1の酸化膜(SiO2)9の上面に減圧CV
D法により形成する。
を増加させるためにSiO2よりも誘電率の高いSi3N
4膜10を第1の酸化膜(SiO2)9の上面に減圧CV
D法により形成する。
【0007】
【発明が解決しようとする課題】しかしながら、上記方
法では減圧CVD法によりSi3N4膜10を形成する工
程において、炉中へのローディング等時に酸素の巻き込
みがあり、図4(b)に示すように、第1の酸化膜9が
図4(a)で示した厚さをより厚くさせ、1〜2nmの
厚さにまで成長してしまう。これでは、Si3N4をいく
ら薄膜化しようとしても、誘電率の低いSiO2の占め
る割合が大きくなり、容量の増大は図れない。
法では減圧CVD法によりSi3N4膜10を形成する工
程において、炉中へのローディング等時に酸素の巻き込
みがあり、図4(b)に示すように、第1の酸化膜9が
図4(a)で示した厚さをより厚くさせ、1〜2nmの
厚さにまで成長してしまう。これでは、Si3N4をいく
ら薄膜化しようとしても、誘電率の低いSiO2の占め
る割合が大きくなり、容量の増大は図れない。
【0008】そこで、本発明は、キャパシタ絶縁膜の薄
膜化による容量増大においてネックとなる自然酸化膜等
の第1の酸化膜を除去し、その代わりに第1の酸化膜よ
りも誘電率が高く、しかも禁止帯幅の大きい酸化膜を形
成することにより容量の増大およびリーク電流の低下を
もたらすことにより、信頼性を向上させた容量素子の形
成方法を提供することを目的とする。
膜化による容量増大においてネックとなる自然酸化膜等
の第1の酸化膜を除去し、その代わりに第1の酸化膜よ
りも誘電率が高く、しかも禁止帯幅の大きい酸化膜を形
成することにより容量の増大およびリーク電流の低下を
もたらすことにより、信頼性を向上させた容量素子の形
成方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上記課題は、片方の電極
/キャパシタ絶縁膜/他方の電極から構成される容量素
子の片方の電極表面上に誘電率の低い自然酸化膜から成
る第1の酸化膜が生じた半導体基板における容量素子の
形成方法であって、前記片方の電極を形成する材料膜よ
りも酸化物生成自由エネルギーの小さい材料膜を当該片
方の電極上の第1の酸化膜表面に形成する工程と、酸素
を供給しながら当該半導体基板を熱処理を行うことによ
り、誘電率の低い前記第1の酸化膜を改質して第1の酸
化膜よりも誘電率の高い第2の酸化膜を形成する工程
と、その後、前記第2の酸化膜表面に窒化シリコン膜を
形成する工程とを含むことを特徴とする容量素子の形成
方法によって解決される。
/キャパシタ絶縁膜/他方の電極から構成される容量素
子の片方の電極表面上に誘電率の低い自然酸化膜から成
る第1の酸化膜が生じた半導体基板における容量素子の
形成方法であって、前記片方の電極を形成する材料膜よ
りも酸化物生成自由エネルギーの小さい材料膜を当該片
方の電極上の第1の酸化膜表面に形成する工程と、酸素
を供給しながら当該半導体基板を熱処理を行うことによ
り、誘電率の低い前記第1の酸化膜を改質して第1の酸
化膜よりも誘電率の高い第2の酸化膜を形成する工程
と、その後、前記第2の酸化膜表面に窒化シリコン膜を
形成する工程とを含むことを特徴とする容量素子の形成
方法によって解決される。
【0010】
【0011】更に、上記課題は本発明によれば、片方の
電極を形成する材料膜を多結晶シリコンとし、片方の電
極を形成する材料膜よりも酸化物生成自由エネルギーの
小さい材料膜をアルミニウムとすることを特徴とする容
量素子の形成方法によって好適に解決される。
電極を形成する材料膜を多結晶シリコンとし、片方の電
極を形成する材料膜よりも酸化物生成自由エネルギーの
小さい材料膜をアルミニウムとすることを特徴とする容
量素子の形成方法によって好適に解決される。
【0012】
【作用】本発明によれば、図2(a)に示すように、容
量素子の片方の電極(下部電極)8の表面上に第1の酸
化膜9が形成された容量素子において、図2(b)に示
すように、片方の電極8の材料膜よりも酸化物生成自由
エネルギーの小さい材料膜11を、第1の酸化膜9の表
面上に形成した後に、図2(c)に示すように熱処理を
行なうことにより、第1の酸化膜9と材料膜11を反応
させて第2の酸化膜12を形成する。材料膜11の酸化
物生成自由エネルギーが片方の電極8の材料膜よりも小
さいので、片方の電極8の材料膜の酸化物である第1の
酸化膜9の酸素が材料膜11と化合させて第2の酸化膜
12を形成することができる。これにより、第1の酸化
膜を改質させて第1の酸化膜よりも誘電率の大きく、禁
止帯幅の広い第2の酸化膜12を容量素子の絶縁膜とし
て形成することができ、容量の増大および信頼性を向上
させることができる。
量素子の片方の電極(下部電極)8の表面上に第1の酸
化膜9が形成された容量素子において、図2(b)に示
すように、片方の電極8の材料膜よりも酸化物生成自由
エネルギーの小さい材料膜11を、第1の酸化膜9の表
面上に形成した後に、図2(c)に示すように熱処理を
行なうことにより、第1の酸化膜9と材料膜11を反応
させて第2の酸化膜12を形成する。材料膜11の酸化
物生成自由エネルギーが片方の電極8の材料膜よりも小
さいので、片方の電極8の材料膜の酸化物である第1の
酸化膜9の酸素が材料膜11と化合させて第2の酸化膜
12を形成することができる。これにより、第1の酸化
膜を改質させて第1の酸化膜よりも誘電率の大きく、禁
止帯幅の広い第2の酸化膜12を容量素子の絶縁膜とし
て形成することができ、容量の増大および信頼性を向上
させることができる。
【0013】また、本発明によれば、酸素を供給しなが
ら熱処理を行なうことにより、材料膜11が完全に酸化
され、第2の酸化膜12のみにより片方の電極8の表面
を好適に被うことができる。
ら熱処理を行なうことにより、材料膜11が完全に酸化
され、第2の酸化膜12のみにより片方の電極8の表面
を好適に被うことができる。
【0014】更に、本発明によれば、片方の電極8を形
成する材料膜を多結晶シリコンとし、片方の電極8を形
成する材料膜よりも酸化物生成自由エネルギーの小さい
材料膜11をアルミニウムとすることにより、第1の酸
化膜であるSiO2よりも第2の酸化膜である酸化アル
ミニウム12の方が誘電率が大きく、禁止帯幅の広い絶
縁膜を好適に形成することができる。
成する材料膜を多結晶シリコンとし、片方の電極8を形
成する材料膜よりも酸化物生成自由エネルギーの小さい
材料膜11をアルミニウムとすることにより、第1の酸
化膜であるSiO2よりも第2の酸化膜である酸化アル
ミニウム12の方が誘電率が大きく、禁止帯幅の広い絶
縁膜を好適に形成することができる。
【0015】
【実施例】図1は、本発明による1つの実施例によって
形成されたDRAMのスタックトキャパシタの断面図で
ある。図1によれば、P型シリコン基板1に、フィール
ド酸化膜2、N+拡散層3、ポリシリコンからなるワー
ド線4、アルミニウムからなるビット線5、SiO2膜
6、層間絶縁膜7、ポリシリコンからなるキャパシタの
下部電極8、キャパシタの絶縁層として第2の酸化膜
(酸化アルミニウム)12およびSi3N4膜10、ポリ
シリコンからなるキャパシタの上部電極13がそれぞれ
形成されている。
形成されたDRAMのスタックトキャパシタの断面図で
ある。図1によれば、P型シリコン基板1に、フィール
ド酸化膜2、N+拡散層3、ポリシリコンからなるワー
ド線4、アルミニウムからなるビット線5、SiO2膜
6、層間絶縁膜7、ポリシリコンからなるキャパシタの
下部電極8、キャパシタの絶縁層として第2の酸化膜
(酸化アルミニウム)12およびSi3N4膜10、ポリ
シリコンからなるキャパシタの上部電極13がそれぞれ
形成されている。
【0016】以下、本発明による実施例を図面に基づい
て説明する。
て説明する。
【0017】図2は、本発明による1つの実施例を示
し、図1における下部電極8/第2の酸化膜(酸化アル
ミニウム)12、Si3N4膜10/上部電極13から構
成されるDRAMのキャパシタにおいて、キャパシタの
絶縁膜である第2の酸化膜(酸化アルミニウム)12お
よびSi3N4膜10を形成する工程における下部電極8
/第2の酸化膜(酸化アルミニウム)12、Si3N4膜
10の断面図である。
し、図1における下部電極8/第2の酸化膜(酸化アル
ミニウム)12、Si3N4膜10/上部電極13から構
成されるDRAMのキャパシタにおいて、キャパシタの
絶縁膜である第2の酸化膜(酸化アルミニウム)12お
よびSi3N4膜10を形成する工程における下部電極8
/第2の酸化膜(酸化アルミニウム)12、Si3N4膜
10の断面図である。
【0018】図2(a)は、ポリシリコンで形成された
下部電極8の表面上に第1の酸化膜(SiO2)9が形
成された状態を示している。この第1の酸化膜9は下部
電極8の表面洗浄処理後に生じた自然酸化膜である。図
2(b)に示すように、シリコンよりも酸化生成自由エ
ネルギーの小さい物質であるアルミニウム金属11をC
VD法により第1の酸化膜(SiO2)9の表面上に1
〜2nmの厚さに形成する。
下部電極8の表面上に第1の酸化膜(SiO2)9が形
成された状態を示している。この第1の酸化膜9は下部
電極8の表面洗浄処理後に生じた自然酸化膜である。図
2(b)に示すように、シリコンよりも酸化生成自由エ
ネルギーの小さい物質であるアルミニウム金属11をC
VD法により第1の酸化膜(SiO2)9の表面上に1
〜2nmの厚さに形成する。
【0019】次に、酸素を加え熱処理を行なうと、図2
(c)に示すように第1の酸化膜(SiO2)9の酸素
とアルミニウム11が反応し、第2の酸化膜12として
酸化アルミニウムを形成し、未反応のアルミニウムも供
給した酸素と反応し酸化アルミニウムとなる。更に、第
1の酸化膜(SiO2)9のシリコンは下部電極8の上
に堆積し、第1の酸化膜(SiO2)9は改質される。
(c)に示すように第1の酸化膜(SiO2)9の酸素
とアルミニウム11が反応し、第2の酸化膜12として
酸化アルミニウムを形成し、未反応のアルミニウムも供
給した酸素と反応し酸化アルミニウムとなる。更に、第
1の酸化膜(SiO2)9のシリコンは下部電極8の上
に堆積し、第1の酸化膜(SiO2)9は改質される。
【0020】次に、図2(d)に示すように、減圧CV
D法によりSi3N4膜10を第2の酸化膜(酸化アルミ
ニウム)12の表面上に形成する。
D法によりSi3N4膜10を第2の酸化膜(酸化アルミ
ニウム)12の表面上に形成する。
【0021】本実施例では、シリコンよりも酸化物生成
自由エネルギーの小さい物質としてアルミニウムを用い
たが、酸化アルミニウムは比誘電率が約8とSi3N4の
7よりも大きく、容量を増加させることができる。
自由エネルギーの小さい物質としてアルミニウムを用い
たが、酸化アルミニウムは比誘電率が約8とSi3N4の
7よりも大きく、容量を増加させることができる。
【0022】更に、禁止帯幅約10eVとSiO2より
も大きく、リーク電流を防ぎ信頼性向上にも寄与する。
も大きく、リーク電流を防ぎ信頼性向上にも寄与する。
【0023】また、シリコンよりも酸化物生成自由エネ
ルギーの小さい物質にはTi、Ce、Mg、Caなどが
あり、これらの酸化物の誘電率および禁止帯幅の性質よ
り適用可能となり、更にシリコン以外の電極形成材料に
も、その酸化物の性質により適用可能となる。
ルギーの小さい物質にはTi、Ce、Mg、Caなどが
あり、これらの酸化物の誘電率および禁止帯幅の性質よ
り適用可能となり、更にシリコン以外の電極形成材料に
も、その酸化物の性質により適用可能となる。
【0024】また、片方の電極/絶縁膜/他方の電極が
横に並んだ構造をもつ容量素子においても適用可能とな
る。
横に並んだ構造をもつ容量素子においても適用可能とな
る。
【0025】
【発明の効果】以上説明したように、本発明によれば、
容量素子の片方の電極を形成する材料膜よりも酸化物生
成自由エネルギーの小さい材料膜を自然酸化膜から成る
第1の酸化膜の表面上に形成した後に、酸素を供給しな
がら半導体基板を熱処理を行うことにより、この第1の
酸化膜を改質して第1の酸化膜よりも誘電率の高い第2
の酸化膜を形成し、更に、第2の酸化膜表面に窒化シリ
コン膜を形成するようになされる。この構成によって、
誘電率の低い自然酸化膜から成る第1の酸化膜を、より
誘電率の高い第2の酸化膜に改質することができ、この
第2の第2の酸化膜上に窒化シリコン膜を積層して成る
キャパシタ絶縁膜を有する容量素子を再現性良く製造す
ることができる。しかも、キャパシタ絶縁膜の高誘電体
化により蓄積容量の増加および、第2の酸化膜のNa +
バリヤ効果等によって容量素子の信頼性を向上させるこ
とができる。
容量素子の片方の電極を形成する材料膜よりも酸化物生
成自由エネルギーの小さい材料膜を自然酸化膜から成る
第1の酸化膜の表面上に形成した後に、酸素を供給しな
がら半導体基板を熱処理を行うことにより、この第1の
酸化膜を改質して第1の酸化膜よりも誘電率の高い第2
の酸化膜を形成し、更に、第2の酸化膜表面に窒化シリ
コン膜を形成するようになされる。この構成によって、
誘電率の低い自然酸化膜から成る第1の酸化膜を、より
誘電率の高い第2の酸化膜に改質することができ、この
第2の第2の酸化膜上に窒化シリコン膜を積層して成る
キャパシタ絶縁膜を有する容量素子を再現性良く製造す
ることができる。しかも、キャパシタ絶縁膜の高誘電体
化により蓄積容量の増加および、第2の酸化膜のNa +
バリヤ効果等によって容量素子の信頼性を向上させるこ
とができる。
【図1】本発明による一実施例によって形成されたDR
AMスタックトキャパシタの断面図である。
AMスタックトキャパシタの断面図である。
【図2】本発明による一実施例を示し、図1に示すDR
AMスタックトキャパシタの絶縁膜形成工程における断
面図である。
AMスタックトキャパシタの絶縁膜形成工程における断
面図である。
【図3】従来の方法によるDRAMスタックトキャパシ
タの断面図である。
タの断面図である。
【図4】図3に示すDRAMスタックトキャパシタの絶
縁膜形成工程における断面図である。
縁膜形成工程における断面図である。
1 P型シリコン基板 2 フィールド酸化膜 3 N+拡散層 4 ワード線(ポリシリコン) 5 ビット線(アルミニウム) 6 SiO2膜 7 層間絶縁膜 8 片方の電極(下部電極) 9 第1の酸化膜(SiO2) 10 Si3N4膜 11 材料膜(アルミニウム) 12 第2の酸化膜(酸化アルミニウム) 13 他方の電極(上部電極)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/04 (58)調査した分野(Int.Cl.7,DB名) H01L 27/108 H01L 21/316 H01L 21/318 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (2)
- 【請求項1】 片方の電極/キャパシタ絶縁膜/他方の
電極から構成される容量素子の片方の電極表面上に誘電
率の低い自然酸化膜から成る第1の酸化膜が生じた半導
体基板における容量素子の形成方法であって、 前記片方の電極を形成する材料膜よりも酸化物生成自由
エネルギーの小さい材料膜を当該片方の電極上の第1の
酸化膜表面に形成する工程と、酸素を供給しながら当該半導体基板を 熱処理を行うこと
により、誘電率の低い前記第1の酸化膜を改質して第1
の酸化膜よりも誘電率の高い第2の酸化膜を形成する工
程と、その後、 前記第2の酸化膜表面に窒化シリコン膜を形成する工程
とを含むことを特徴とする容量素子の形成方法。 - 【請求項2】 前記片方の電極を形成する材料膜を多結
晶シリコンとし、前記 酸化物生成自由エネルギーの小さい材質膜をアルミ
ニウム金属とすることを特徴とする請求項1記載の容量
素子の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00313592A JP3180404B2 (ja) | 1992-01-10 | 1992-01-10 | 容量素子の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00313592A JP3180404B2 (ja) | 1992-01-10 | 1992-01-10 | 容量素子の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05190792A JPH05190792A (ja) | 1993-07-30 |
JP3180404B2 true JP3180404B2 (ja) | 2001-06-25 |
Family
ID=11548912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00313592A Expired - Fee Related JP3180404B2 (ja) | 1992-01-10 | 1992-01-10 | 容量素子の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3180404B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465297B1 (en) * | 2000-10-05 | 2002-10-15 | Motorola, Inc. | Method of manufacturing a semiconductor component having a capacitor |
AU2003289764A1 (en) * | 2002-12-09 | 2004-06-30 | Asm America Inc. | Method for forming a dielectric stack |
-
1992
- 1992-01-10 JP JP00313592A patent/JP3180404B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05190792A (ja) | 1993-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5182232A (en) | Metal silicide texturizing technique | |
US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
US6300215B1 (en) | Methods of forming integrated circuit capacitors having composite titanium oxide and tantalum pentoxide dielectric layers therein | |
JP2893009B2 (ja) | メモリ・アプリケーション用の絶縁性の高い複合薄膜 | |
US5316982A (en) | Semiconductor device and method for preparing the same | |
KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
JP3694410B2 (ja) | 集積回路内にコンデンサを製造する方法 | |
US5365096A (en) | Thin film capacitive memory device with a high dielectric constant | |
US6207488B1 (en) | Method for forming a tantalum oxide capacitor using two-step rapid thermal nitridation | |
KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
JP3180404B2 (ja) | 容量素子の形成方法 | |
JPH06310654A (ja) | 半導体装置及びその製造方法 | |
JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
JP2750159B2 (ja) | 半導体装置の製造方法 | |
JPH0689968A (ja) | キャパシタおよびその製造方法 | |
JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
US6228699B1 (en) | Cross leakage of capacitors in DRAM or embedded DRAM | |
JPS63300518A (ja) | 誘電体膜の形成方法 | |
JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
KR100795683B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
JP2000208742A (ja) | 複合酸化物誘電体を有する集積回路デバイス | |
JPS62219659A (ja) | Mos型半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |