JPS62219659A - Mos型半導体記憶装置 - Google Patents
Mos型半導体記憶装置Info
- Publication number
- JPS62219659A JPS62219659A JP61060645A JP6064586A JPS62219659A JP S62219659 A JPS62219659 A JP S62219659A JP 61060645 A JP61060645 A JP 61060645A JP 6064586 A JP6064586 A JP 6064586A JP S62219659 A JPS62219659 A JP S62219659A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- si3n4
- silicon nitride
- ta2o5
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 238000003860 storage Methods 0.000 claims abstract description 14
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 8
- 239000001301 oxygen Substances 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 28
- 239000010410 layer Substances 0.000 description 16
- 238000002955 isolation Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はMOS型半導体記憶装置に係り、特に微細な素
子においても動作上十分な蓄積容量を得ることの出来る
MOS型半導体記憶装置に係るものである。
子においても動作上十分な蓄積容量を得ることの出来る
MOS型半導体記憶装置に係るものである。
MO5型半導体記憶装置、特に、dRAM(ダイナミッ
ク・ランダム・アクセス・メモリ)は3年で4倍という
集積度の向上を実現し、既に主流は64Kから256に
へと移り、IMの量産も間近い状況にある。この高集積
化は、いわゆるスケーリング則と呼ばれる素子寸法の微
細化によって達成されてきた。
ク・ランダム・アクセス・メモリ)は3年で4倍という
集積度の向上を実現し、既に主流は64Kから256に
へと移り、IMの量産も間近い状況にある。この高集積
化は、いわゆるスケーリング則と呼ばれる素子寸法の微
細化によって達成されてきた。
しかし、近年、微細化に伴う蓄積容量の減少のため、S
/N比の低下やα線の入射による信号反転等の弊害が顕
在化してきた。
/N比の低下やα線の入射による信号反転等の弊害が顕
在化してきた。
このため、蓄積容量を増加させる目的で、様々な構造の
メモリセルが提案されている。例えば、基板に垂直に溝
を掘り、その側壁を利用するトレンチ・キャパシタもそ
のひとつである。このトレンチ・キャパシタの容量は溝
の深さによって決まるため、非常に小さな面積で大容量
が得られる。
メモリセルが提案されている。例えば、基板に垂直に溝
を掘り、その側壁を利用するトレンチ・キャパシタもそ
のひとつである。このトレンチ・キャパシタの容量は溝
の深さによって決まるため、非常に小さな面積で大容量
が得られる。
しかし、この方式では、隣接する溝間のリーク電流等の
問題がある。
問題がある。
上記のトレンチ・キャパシタに対して、キャパシタ部を
ワード線や素子間分離用の厚い酸化膜上に積み上げ、実
効的なキャパシタ面積を増加させる試みもなされている
(例えば、アイ・イー・イー・イー、インターナショナ
ル、エレクトロン、デバイス、ミーティング、テクニカ
ルダイジェスト、IEEE Int、 Electro
n DevjcesMeeting、 Tech。
ワード線や素子間分離用の厚い酸化膜上に積み上げ、実
効的なキャパシタ面積を増加させる試みもなされている
(例えば、アイ・イー・イー・イー、インターナショナ
ル、エレクトロン、デバイス、ミーティング、テクニカ
ルダイジェスト、IEEE Int、 Electro
n DevjcesMeeting、 Tech。
Dig、、 p348−351. Dec(1978)
におけるKoyanagi。
におけるKoyanagi。
Sunami、 HashimotoおよびAshik
awa等による“Novel high densit
y、 5tacked CapacitorMOSRA
Mに記載)。
awa等による“Novel high densit
y、 5tacked CapacitorMOSRA
Mに記載)。
第2図は、上記のごとき従来の積み上げ型キャパシタを
有するdRAMの断面図である。
有するdRAMの断面図である。
以下にその構造を説明する。
第2図において、ビット線に接続するドレイン5、ワー
ド線に接続するゲート電極4、キャパシタの一方の電極
となるソース6とからなるMOSトランジスタ(スイッ
チング用のトランジスタ)が素子間分離用の厚い酸化膜
2に囲まれた領域に作られている。
ド線に接続するゲート電極4、キャパシタの一方の電極
となるソース6とからなるMOSトランジスタ(スイッ
チング用のトランジスタ)が素子間分離用の厚い酸化膜
2に囲まれた領域に作られている。
また、上記のソース6に接し、しかも一部がゲート電極
4と素子間分離酸化膜2の上に乗るように多結晶シリコ
ン8が形成されており、この表面に絶縁膜9が形成され
ている。このため、ソース6の基板表面部分のみに絶縁
膜を形成する平面型キャパシタに比較して、面積を大き
くすることが可能となる。
4と素子間分離酸化膜2の上に乗るように多結晶シリコ
ン8が形成されており、この表面に絶縁膜9が形成され
ている。このため、ソース6の基板表面部分のみに絶縁
膜を形成する平面型キャパシタに比較して、面積を大き
くすることが可能となる。
なお、第2図において、1は半導体基板、3はゲート酸
化膜、7は層間分離用酸化膜、10は電源電位にあるキ
ャパシタの他方の電極、11は層間分離膜、15はワー
ド線、16はビット線、17は電源電位を示す。
化膜、7は層間分離用酸化膜、10は電源電位にあるキ
ャパシタの他方の電極、11は層間分離膜、15はワー
ド線、16はビット線、17は電源電位を示す。
上記のごとき従来の積み上げ型キャパシタ・セルでは、
キャパシタ用の絶縁膜として、堆積させた多結晶シリコ
ン8の表面を直接酸化して形成した二酸化ケイ素膜(S
i Ot )や堆積させた窒化ケイ素膜(S13N4
)を用いるか、またはそれらの二層膜を用いている。こ
のため、従来の平面型キャパシタに比べて容量の増加は
面積の増加分しかなく、より一層、セル面積を小さくし
ていった時には十分な蓄積容量が確保できなくなるとい
う間=4− 題があった。
キャパシタ用の絶縁膜として、堆積させた多結晶シリコ
ン8の表面を直接酸化して形成した二酸化ケイ素膜(S
i Ot )や堆積させた窒化ケイ素膜(S13N4
)を用いるか、またはそれらの二層膜を用いている。こ
のため、従来の平面型キャパシタに比べて容量の増加は
面積の増加分しかなく、より一層、セル面積を小さくし
ていった時には十分な蓄積容量が確保できなくなるとい
う間=4− 題があった。
本発明の目的は、従来の積み上げ型キャパシタ・セルと
面積的には同等ながら、蓄積容量は従来のものより遥か
に大きな容量が得られるMOS型半導体記憶装置を提供
する、もしくは、従来の積み上げ型キャパシタ・セルに
比べて面積は小さいながら、蓄積容量は従来のものと同
様のMOS型半導体記憶装置を提供することにある。
面積的には同等ながら、蓄積容量は従来のものより遥か
に大きな容量が得られるMOS型半導体記憶装置を提供
する、もしくは、従来の積み上げ型キャパシタ・セルに
比べて面積は小さいながら、蓄積容量は従来のものと同
様のMOS型半導体記憶装置を提供することにある。
上記の目的は、キャパシタの絶縁膜として、二酸化ケイ
素や窒化シリコンに替わってそれらよりも比誘電率の大
きな絶縁材料を用いることで解決できる。例えば五酸化
タンタル(’razos)の比誘電率は20〜25であ
り、S j、 O、と比べて同じキャパシタ面積ならば
5倍程度の容量増加が期待でき、また、同じ容量を実現
するためには、キャパシタの面積は115ですむ。
素や窒化シリコンに替わってそれらよりも比誘電率の大
きな絶縁材料を用いることで解決できる。例えば五酸化
タンタル(’razos)の比誘電率は20〜25であ
り、S j、 O、と比べて同じキャパシタ面積ならば
5倍程度の容量増加が期待でき、また、同じ容量を実現
するためには、キャパシタの面積は115ですむ。
しかし、Ta2o、、を従来の積み上げ型キャパシタに
適用しようとすると様々な問題が生じる。例えば、積み
上げ型キャパシタ・セルでは前記第2図に示したように
、一方のキャパシタ電極として多結晶シリコンを用いて
いるため、多結晶シリコン表面に存在する凹凸が電界集
中の原因となり、耐圧や長期的信頼性を低下させる要因
となっている。特にTa2O,膜などのように、スパッ
タ法等の物理的蒸着方法で堆積させる場合には、下地の
凹凸の影響が大きい。
適用しようとすると様々な問題が生じる。例えば、積み
上げ型キャパシタ・セルでは前記第2図に示したように
、一方のキャパシタ電極として多結晶シリコンを用いて
いるため、多結晶シリコン表面に存在する凹凸が電界集
中の原因となり、耐圧や長期的信頼性を低下させる要因
となっている。特にTa2O,膜などのように、スパッ
タ法等の物理的蒸着方法で堆積させる場合には、下地の
凹凸の影響が大きい。
これを解決するためのひとつの手段として、イクステン
ディド、アブストラクト、オブ、エレクトロケミカル、
ソサイアティ、スプリング、ミーティング、p190−
191、アブストラクトNo、 125゜(1984)
(Extended Abstract of El
ectrochemicalSociety、 Spr
ing Meeting)におけるN15hioka。
ディド、アブストラクト、オブ、エレクトロケミカル、
ソサイアティ、スプリング、ミーティング、p190−
191、アブストラクトNo、 125゜(1984)
(Extended Abstract of El
ectrochemicalSociety、 Spr
ing Meeting)におけるN15hioka。
Kimura、 Mukai等による“Dielect
ric Character−istic of a
very thin Ta2O,MIS capaci
tor”と題する論文において論じられているように、
TaZ Os / S iの二層構造に酸化処理を加え
、界面にSiO□膜を成長させるという方法を利用する
ことが考えられる。
ric Character−istic of a
very thin Ta2O,MIS capaci
tor”と題する論文において論じられているように、
TaZ Os / S iの二層構造に酸化処理を加え
、界面にSiO□膜を成長させるという方法を利用する
ことが考えられる。
この方法は、酸素がTa、O,膜中を拡散してゆき、界
面でSiと反応して酸化膜ができるものである。しかも
、酸素はTa2O,膜の特に薄い部分を拡散するため、
ピンホール等の欠陥の救済が可能となる。
面でSiと反応して酸化膜ができるものである。しかも
、酸素はTa2O,膜の特に薄い部分を拡散するため、
ピンホール等の欠陥の救済が可能となる。
しかし、この方法を用いても、Sio、とSiの界面に
は、多結晶シリコンの凹凸を反映した電界集中点は残る
。
は、多結晶シリコンの凹凸を反映した電界集中点は残る
。
そこで、本発明では、第1図に示したように、電極形状
に加工した多結晶シリコン8の表面全体にSi、N4膜
12を堆積させ、この上にTa、O,膜13を堆積し、
この状態で酸化処理を行い、Ta、O。
に加工した多結晶シリコン8の表面全体にSi、N4膜
12を堆積させ、この上にTa、O,膜13を堆積し、
この状態で酸化処理を行い、Ta、O。
膜13中を通った酸素によってSi、N4膜12を直接
酸化し、界面にSin、ll114を形成した。これに
よって、T a、 Os / S i Oz / S
ia N 4の三層絶縁膜構造を形成した。
酸化し、界面にSin、ll114を形成した。これに
よって、T a、 Os / S i Oz / S
ia N 4の三層絶縁膜構造を形成した。
なお、多結晶シリコンの加工端のように、基板に対して
ほぼ垂直になっているためTa、O,膜13が被着しに
くい所では、S i O2/ S ia N *の二層
絶縁膜構造ができる。
ほぼ垂直になっているためTa、O,膜13が被着しに
くい所では、S i O2/ S ia N *の二層
絶縁膜構造ができる。
一/−
多結晶シリコン8の表面にSi、N4膜12を堆積させ
る場合は、一般に公知の低圧CVD(Chemical
Vapor Deposition)法が用いられる
。
る場合は、一般に公知の低圧CVD(Chemical
Vapor Deposition)法が用いられる
。
この方法は、大気圧以下の雰囲気内にSiH4とNH3
のガスを導入し、これを熱分解させることによってSi
3N4膜を形成する手法である。
のガスを導入し、これを熱分解させることによってSi
3N4膜を形成する手法である。
この方法は、低圧であるため、被覆性等の点で物理的な
蒸着方法に比べて優れている。このため、凹凸のある基
板に堆積させた場合には、その凹凸を緩和するようにな
り、電圧を印加した時の電界集中が抑えられる。このよ
うな効果は、多結晶シリコンを直接酸化した場合には期
待できない効果である。
蒸着方法に比べて優れている。このため、凹凸のある基
板に堆積させた場合には、その凹凸を緩和するようにな
り、電圧を印加した時の電界集中が抑えられる。このよ
うな効果は、多結晶シリコンを直接酸化した場合には期
待できない効果である。
また、低圧CVD法で形成したSi3N4膜のステップ
・カバレッジは非常に良いため、加工した端のように、
基板に垂直な側壁にもほぼ均一に膜を被着させることが
可能である。
・カバレッジは非常に良いため、加工した端のように、
基板に垂直な側壁にもほぼ均一に膜を被着させることが
可能である。
次に、上記の5L3N、膜12の上に、Ta20=膜1
3を堆積させて二層膜を作る。この際、加工端への被覆
性はおどる。この二層膜構造でも十分にキャパンタ絶縁
膜としての特性を有しているが、加工端のようにSi、
N4の単層膜ではSi、N、膜に存在するピンホール等
の潜在欠陥のために、必ずしも十分な耐圧等を有してい
るという訳ではない。
3を堆積させて二層膜を作る。この際、加工端への被覆
性はおどる。この二層膜構造でも十分にキャパンタ絶縁
膜としての特性を有しているが、加工端のようにSi、
N4の単層膜ではSi、N、膜に存在するピンホール等
の潜在欠陥のために、必ずしも十分な耐圧等を有してい
るという訳ではない。
そこで、さらに、上記の構造に酸化処理を加え、Si、
N、膜の表面に酸化膜14を形成してやるとピンホール
等がふさがり、耐圧が向上する。
N、膜の表面に酸化膜14を形成してやるとピンホール
等がふさがり、耐圧が向上する。
Ta2O,とSi、N4の二層膜においても、Ta、0
゜膜中を拡散した酸素によって下地のSi、N、の極く
表面のみが酸化され、Si、N、のピンホール低減に大
きな効果がある。
゜膜中を拡散した酸素によって下地のSi、N、の極く
表面のみが酸化され、Si、N、のピンホール低減に大
きな効果がある。
このように、T a、 Os / S i Oz /
S is N 4の三層絶縁膜構造とS 102 /
S la N 4膜との二層絶縁膜構造を共存させるこ
とによって、容量が大きく、かつ、長期的信頼性にもす
ぐれた電荷蓄積キャパシタが得られる。
S is N 4の三層絶縁膜構造とS 102 /
S la N 4膜との二層絶縁膜構造を共存させるこ
とによって、容量が大きく、かつ、長期的信頼性にもす
ぐれた電荷蓄積キャパシタが得られる。
以下、本発明の一実施例を第3図により説明する。第3
図は、本発明を実施するための工程図であり、第3図の
(a)〜(f)は各工程における断面図を示しである。
図は、本発明を実施するための工程図であり、第3図の
(a)〜(f)は各工程における断面図を示しである。
第3図において、まず(a)は、従来の公知方法で作成
したMoSトランジスタの断面図である。
したMoSトランジスタの断面図である。
番号の指し示す各部分は、第1図に示したものと同じで
ある。
ある。
この上に、(b)のようにキャパシタの一方の電極とな
る多結晶シリコン8を堆積させ、ソース6と同じ導電型
にするために、りん拡散やイオン打込み等によって不純
物を導入する。その後、公知のホトリソグラフ法やドラ
イエツチング法を用いて必要な部分のみを残して他を除
去する。膜厚は例えば250nmである。
る多結晶シリコン8を堆積させ、ソース6と同じ導電型
にするために、りん拡散やイオン打込み等によって不純
物を導入する。その後、公知のホトリソグラフ法やドラ
イエツチング法を用いて必要な部分のみを残して他を除
去する。膜厚は例えば250nmである。
この上に公知の低圧CVD法を用いて、(c)のように
513N4膜12を15nm程度の厚さに堆積させる。
513N4膜12を15nm程度の厚さに堆積させる。
低圧CVD法ではステップ・カバレッジが良いため、加
工端のように基板に垂直な部分にも同じ膜厚で被着させ
ることができる。
工端のように基板に垂直な部分にも同じ膜厚で被着させ
ることができる。
この上にTa、O,膜13を(d)のように堆積させる
。Ta、Os膜は様々な方法で形成可能であるが、化学
量論組成や膜の緻密性などの点から、反応性スパッタ法
が適している。
。Ta、Os膜は様々な方法で形成可能であるが、化学
量論組成や膜の緻密性などの点から、反応性スパッタ法
が適している。
本実施例では、99.99%のタンタル板をターゲット
に用い、アルゴンと酸素の混合ガス中でスパッタを行な
う反応性スパッタ法を用いた。膜厚は20n曹以下であ
る。
に用い、アルゴンと酸素の混合ガス中でスパッタを行な
う反応性スパッタ法を用いた。膜厚は20n曹以下であ
る。
なお1反応性スパッタ法のような物理的な蒸着方法はス
テップ・カバレッジが悪いため、加工端の側壁にはTa
、O,膜がつかないことがある。
テップ・カバレッジが悪いため、加工端の側壁にはTa
、O,膜がつかないことがある。
次に、(d)のような状態のものに酸化処理を施すと、
Si、N4膜12の露出している所はSi、N4膜がそ
のまま酸化され、表面に数nmのS io2膜14が形
成される。Ta、O,膜13に被われた部分でも、酸素
はTa、Os膜中を容易に拡散してゆくため、その酸素
がSi、N、膜と反応してSun、膜ができる(e)。
Si、N4膜12の露出している所はSi、N4膜がそ
のまま酸化され、表面に数nmのS io2膜14が形
成される。Ta、O,膜13に被われた部分でも、酸素
はTa、Os膜中を容易に拡散してゆくため、その酸素
がSi、N、膜と反応してSun、膜ができる(e)。
本実施例では900℃、7気圧の高圧酸化法を用いた。
このようにして、同一キャパシタ上に、Ta、Os/5
io2/Si3N4の三層絶縁膜とS io2/ S
13 N 4の二層絶縁膜が形成される。本実施例では
、三層絶縁膜と二層絶縁膜が共存している構−n− 造について言及した。しかし、Ta2O,膜の被覆性が
良い場合には、キャパシタ全面に三層絶縁膜が形成され
る。
io2/Si3N4の三層絶縁膜とS io2/ S
13 N 4の二層絶縁膜が形成される。本実施例では
、三層絶縁膜と二層絶縁膜が共存している構−n− 造について言及した。しかし、Ta2O,膜の被覆性が
良い場合には、キャパシタ全面に三層絶縁膜が形成され
る。
最後に、(f)のように、キャパシタの他方の電極10
を堆積させ、かつ、必要な部分を残して他を除去する。
を堆積させ、かつ、必要な部分を残して他を除去する。
また、配線に継がるコンタクトホール上の絶縁膜も同時
に除去する。このようにして、キャパシタ部が完成する
。
に除去する。このようにして、キャパシタ部が完成する
。
次に、第4図は、本発明のMOS半導体記憶装置のレイ
アウト図である。
アウト図である。
第4図において、2は素子間分離用の厚い絶縁膜、15
はワード線、8はMOS)−ランジスタのドレインに接
続するキャパシタの一方の電極である。
はワード線、8はMOS)−ランジスタのドレインに接
続するキャパシタの一方の電極である。
また10はキャパシタの他方の電極であり、ビット線が
接続されるコンタクトホール11の領域を残して全面を
被っている。
接続されるコンタクトホール11の領域を残して全面を
被っている。
なお、この第4図では煩雑になるのを防ぐためにビット
線は省略している。
線は省略している。
また、この実施例では、回路動作上の雑音を低減させる
ために折り返しビット線構成になっているが、開放ビッ
ト線構成も可能である。
ために折り返しビット線構成になっているが、開放ビッ
ト線構成も可能である。
次に、第5図は、本発明の他の実施例の断面図である。
前記第1図の実施例においては、説明を簡略化するため
、スイッチング用のMOSトランジスタとして最も単純
な構造のものを例として説明した。
、スイッチング用のMOSトランジスタとして最も単純
な構造のものを例として説明した。
すなわち、上記の構造は、ソース・ドレイン領域の不純
物濃度が基板上の横方向でほぼ一定になっているもので
ある。
物濃度が基板上の横方向でほぼ一定になっているもので
ある。
ゲートの実効チャンネル長が2#l1以上の場合は、上
記のごとき単純なソース・ドレイン構造でも、動作上や
信頼性の点でなんら問題がない。しかし、ゲート長が短
くなるに従って、ドレイン端での電界集中が顕著になり
、ホットキャリアの注入による特性変動が大きな問題と
なってくる。
記のごとき単純なソース・ドレイン構造でも、動作上や
信頼性の点でなんら問題がない。しかし、ゲート長が短
くなるに従って、ドレイン端での電界集中が顕著になり
、ホットキャリアの注入による特性変動が大きな問題と
なってくる。
上記の問題を解決する一つの方法として提案されたのが
、第5図に示したL D D (LightlyDop
ed Drain)構造である。
、第5図に示したL D D (LightlyDop
ed Drain)構造である。
この構造は、ソース・ドレイン端に低濃度不純物層を形
成することによって、電界集中を緩和するようにしたも
のである。第5図において、5′はLDD構造のドレイ
ン、6′はLDD構造のソースを示す。
成することによって、電界集中を緩和するようにしたも
のである。第5図において、5′はLDD構造のドレイ
ン、6′はLDD構造のソースを示す。
第5図に示すごとく、本発明の半導体記憶装置において
も、上記のLDD構造のトランジスタを用いることが出
来る。
も、上記のLDD構造のトランジスタを用いることが出
来る。
LDD構造においては、熱処理によるLDDプロファイ
ルの変化を抑える必要があるので、LDD形成後に高温
熱処理のあるプロセスは好ましくない。
ルの変化を抑える必要があるので、LDD形成後に高温
熱処理のあるプロセスは好ましくない。
その点、本発明においては、プロファイルに影響を及ぼ
すような熱処理工程はない0例えば、多結晶シリコン8
やSi、N、膜12の形成には、700℃程度のCVD
法が用いられており、またTa、O。
すような熱処理工程はない0例えば、多結晶シリコン8
やSi、N、膜12の形成には、700℃程度のCVD
法が用いられており、またTa、O。
膜13は、スパッタ法で形成するので室温での堆積が可
能である。更に、Ta、O,膜形成後の酸化工程も10
00℃以下の高圧酸化法が用いられている。
能である。更に、Ta、O,膜形成後の酸化工程も10
00℃以下の高圧酸化法が用いられている。
上記のごとく、ソース・ドレインの不純物濃度プロファ
イルを厳密に制御する必要のあるLDD構造のトランジ
スタをスイッチング用トランジスタとじて用いる場合で
も本発明を適用することが出来る。
イルを厳密に制御する必要のあるLDD構造のトランジ
スタをスイッチング用トランジスタとじて用いる場合で
も本発明を適用することが出来る。
本発明によれば、同じ容量を得るのに、従来のキャパシ
タに比べて面積を大幅に縮少することが出来るだけでな
く、耐圧や長期的信頼性等にも非常に優れているため、
微細なメモリセルの作製が可能となり、MOS型半導体
装置の高集積化に優れた効果がある。
タに比べて面積を大幅に縮少することが出来るだけでな
く、耐圧や長期的信頼性等にも非常に優れているため、
微細なメモリセルの作製が可能となり、MOS型半導体
装置の高集積化に優れた効果がある。
第1図は本発明による積み上げ型キャパシタ・セルを有
するMOS型半導体記憶装置の一実施例の断面図、第2
図は従来の積み上げ型キャパシタ・セルを有するMOS
型半導体記憶装置の断面図。 第3図は本発明によるMOS型半導体記憶装置を作製す
るための工程図、第4図は本発明のMOS型半導体記憶
装置のレイアウトの一実施例図、第5図は本発明の他の
実施例の断面図である。 く符号の説明〉 1・・・半導体基板 2・・・素子間分離用酸化
膜3・・・ゲート酸化膜 4・・・ゲート電極5・
・・ドレイン 5′・・・LDD構造のドレイン 6・・・ソース 6′・・・LDD構造のソース 7・・・層間分離膜 8・・・多結晶シリコン9
・・・キャパシタ酸化膜 10・・・キャパシタの他方の電極 11・・・層間分離膜 12・・・Si、N4膜
13・・・Ta、 O,膜 14・・・Sio2
膜15・・・ワード線 16・・・ビット線1
7・・・電源電位
するMOS型半導体記憶装置の一実施例の断面図、第2
図は従来の積み上げ型キャパシタ・セルを有するMOS
型半導体記憶装置の断面図。 第3図は本発明によるMOS型半導体記憶装置を作製す
るための工程図、第4図は本発明のMOS型半導体記憶
装置のレイアウトの一実施例図、第5図は本発明の他の
実施例の断面図である。 く符号の説明〉 1・・・半導体基板 2・・・素子間分離用酸化
膜3・・・ゲート酸化膜 4・・・ゲート電極5・
・・ドレイン 5′・・・LDD構造のドレイン 6・・・ソース 6′・・・LDD構造のソース 7・・・層間分離膜 8・・・多結晶シリコン9
・・・キャパシタ酸化膜 10・・・キャパシタの他方の電極 11・・・層間分離膜 12・・・Si、N4膜
13・・・Ta、 O,膜 14・・・Sio2
膜15・・・ワード線 16・・・ビット線1
7・・・電源電位
Claims (1)
- 【特許請求の範囲】 1、ビット線に接続されるドレイン領域と、ワード線に
接続されるゲート電極と、蓄積容量の一方の電極となる
ソース領域とから形成されるMOS型トランジスタと、
上記ソース領域に接し、かつ、該ソース領域と導電形の
等しい導電体層を一方の電極とし、電源電圧に接続され
る導電体層を他方の電極とし、上記の両電極及び上記の
両電極に挟まれた絶縁膜とから形成された蓄積容量と、
によって構成されたMOS型半導体記憶装置において、
上記蓄積容量の絶縁膜として、五酸化タンタルと二酸化
ケイ素と窒化シリコンの三層膜、または五酸化タンタル
と窒化シリコンの二層膜を用いるか、若しくは二酸化ケ
イ素と窒化シリコンの二層膜と上記の多層膜のいずれか
一方との組合せを用いることを特徴とするMOS型半導
体記憶装置。 2、上記二酸化ケイ素と窒化シリコンの二層膜における
二酸化ケイ素として、上記窒化シリコン表面を直接に酸
化することによって形成した膜を用いることを特徴とす
る特許請求の範囲第1項記載のMOS型半導体記憶装置
。 3、上記五酸化タンタルと二酸化ケイ素と窒化シリコン
の三層膜における二酸化ケイ素として、上記五酸化タン
タル膜中に拡散した酸化種によって上記窒化シリコン表
面が直接に酸化された結果、形成された膜を用いること
を特徴とする特許請求の範囲第1項記載のMOS型半導
体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61060645A JPS62219659A (ja) | 1986-03-20 | 1986-03-20 | Mos型半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61060645A JPS62219659A (ja) | 1986-03-20 | 1986-03-20 | Mos型半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62219659A true JPS62219659A (ja) | 1987-09-26 |
Family
ID=13148269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61060645A Pending JPS62219659A (ja) | 1986-03-20 | 1986-03-20 | Mos型半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62219659A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4937645A (en) * | 1987-03-16 | 1990-06-26 | Hitachi, Ltd. | Semiconductor device and a method of manufacturing the same |
US5567964A (en) * | 1993-06-29 | 1996-10-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US5688724A (en) * | 1992-07-02 | 1997-11-18 | National Semiconductor Corporation | Method of providing a dielectric structure for semiconductor devices |
-
1986
- 1986-03-20 JP JP61060645A patent/JPS62219659A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4937645A (en) * | 1987-03-16 | 1990-06-26 | Hitachi, Ltd. | Semiconductor device and a method of manufacturing the same |
US5688724A (en) * | 1992-07-02 | 1997-11-18 | National Semiconductor Corporation | Method of providing a dielectric structure for semiconductor devices |
US5567964A (en) * | 1993-06-29 | 1996-10-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US5693553A (en) * | 1993-06-29 | 1997-12-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930001736B1 (ko) | 반도체장치의 제조방법 | |
US4495219A (en) | Process for producing dielectric layers for semiconductor devices | |
KR940009628B1 (ko) | 커패시터 및 그 제조방법 | |
KR960011653B1 (ko) | 디램 셀 및 그 제조방법 | |
JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
JPH02226754A (ja) | 半導体集積回路用キャパシタ | |
US6468856B2 (en) | High charge storage density integrated circuit capacitor | |
EP0077200B1 (en) | Producing insulating layers in semiconductor devices | |
JPH0311552B2 (ja) | ||
JPS62219659A (ja) | Mos型半導体記憶装置 | |
JP2721157B2 (ja) | 半導体装置 | |
JPH06338599A (ja) | 半導体装置およびその製造方法 | |
JPH0513706A (ja) | 半導体装置 | |
JPS62193275A (ja) | 3次元1トランジスタ・セル装置およびその製造方法 | |
JPH04179265A (ja) | 半導体装置の製造方法 | |
JP3127866B2 (ja) | 半導体素子の製造方法 | |
JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
JPH0736438B2 (ja) | 半導体装置 | |
JPH05190769A (ja) | 半導体素子製造方法 | |
JPH0329186B2 (ja) | ||
KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ | |
JPH0955485A (ja) | 半導体装置の製造方法 | |
JP2972270B2 (ja) | 半導体装置の製造方法 | |
JPH02168664A (ja) | 半導体装置の製造方法 | |
JPH06132496A (ja) | 半導体記憶装置およびその製造方法 |