JP3180323B2 - Semiconductor thin film thermistor and infrared detector - Google Patents
Semiconductor thin film thermistor and infrared detectorInfo
- Publication number
- JP3180323B2 JP3180323B2 JP06812193A JP6812193A JP3180323B2 JP 3180323 B2 JP3180323 B2 JP 3180323B2 JP 06812193 A JP06812193 A JP 06812193A JP 6812193 A JP6812193 A JP 6812193A JP 3180323 B2 JP3180323 B2 JP 3180323B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- amorphous alloy
- single element
- thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Radiation Pyrometers (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、温度の変化によって
抵抗値が変化する抵抗体を有するサーミスタおよびこれ
を用いた赤外線検出素子に関し、さらに詳しくは抵抗体
としてアモルファス半導体薄膜を用いたサーミスタおよ
びこの半導体薄膜サーミスタを検出部に用いた赤外線検
出素子に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thermistor having a resistor whose resistance value changes with a change in temperature and an infrared detecting element using the same, and more particularly, to a thermistor using an amorphous semiconductor thin film as a resistor and a infrared sensor. The present invention relates to an infrared detecting element using a semiconductor thin film thermistor as a detecting unit.
【０００２】[0002]
【従来の技術】サーミスタの抵抗体としてアモルファス
半導体薄膜を用いた感温装置が、特開昭５８−１７００
０１号公報で提案されている。 この公報に開示されている半導体薄膜サーミスタは、
低温で形成できるから、半導体薄膜中に歪みやクラッ
クが発生しにくい、 温度による抵抗変化率、導電率
が共に大きい高感度な感温装置を構成できる、 フォ
トエッチング技術等に代表される微細加工技術により、
超小型の感温装置を構成でき、そのため、特に、結晶半
導体をサーミスタの抵抗体として用いたものより低ノイ
ズの赤外線検出素子を提供できる、等の多くの利点を有
する。2. Description of the Related Art A temperature sensing device using an amorphous semiconductor thin film as a resistor of a thermistor is disclosed in Japanese Patent Laid-Open No. 58-1700.
No. 01 has proposed this. The semiconductor thin film thermistor disclosed in this publication,
Because it can be formed at low temperatures, it is difficult for distortion and cracks to occur in the semiconductor thin film. It can constitute a high-sensitivity temperature-sensitive device that has both a large rate of change in resistance and conductivity due to temperature. By
A very small temperature sensing device can be configured, and therefore has many advantages, such as providing an infrared detecting element with lower noise than that using a crystalline semiconductor as a resistor for a thermistor.
【０００３】しかしながら、昨今、温度による抵抗変化
率が非常に大きなサーミスタが求められており、このよ
うな要求を満たすためには５％／°Ｃ（サーミスタ定
数、いわゆる、Ｂ定数が５０００）以上の抵抗変化率を
もつサーミスタの実現が必要であると考えられる。とこ
ろが、上記公報記載のｐ型およびｎ型アモルファスシリ
コン（Ｓｉ）薄膜を用いたサーミスタでは、このような
高い抵抗変化率を実現することは容易ではない。また、
抵抗変化率を容易にかつ広範囲に制御することも困難で
ある。However, recently, a thermistor having a very large resistance change rate due to temperature has been demanded. In order to satisfy such a demand, a thermistor of 5% / ° C. (thermistor constant, so-called B constant is 5000) or more is required. It is considered necessary to realize a thermistor having a resistance change rate. However, it is not easy to achieve such a high rate of resistance change by using a thermistor using the p-type and n-type amorphous silicon (Si) thin films described in the above publication. Also,
It is also difficult to easily and widely control the resistance change rate.
【０００４】この点を解決するものとして、特開昭６１
−３０７３０号（特願昭５９−１５３５８６号）公報の
光センサには、アモルファスシリコンカーバイト（Ｓｉ
Ｃ）からなる半導体薄膜を用いたサーミスタが開示され
ている。上記アモルファスＳｉ半導体薄膜がＳｉなる単
一元素に必要に応じドーピングしてなるものであるのに
対し、このアモルファスＳｉＣ半導体薄膜は、ＳｉＣな
る合金に必要に応じドーピングしてなるものであり、高
い抵抗変化率を実現できる。[0004] To solve this problem, Japanese Patent Application Laid-Open No. Sho 61
An optical sensor disclosed in Japanese Patent Application No. 30730 (Japanese Patent Application No. 59-153586) includes an amorphous silicon carbide (Si).
A thermistor using a semiconductor thin film of C) is disclosed. Whereas the amorphous Si semiconductor thin film is formed by doping a single element of Si as necessary, the amorphous SiC semiconductor thin film is formed by doping an alloy of SiC as necessary, and has a high resistance. The rate of change can be realized.
【０００５】[0005]
【発明が解決しようとする課題】しかし、このアモルフ
ァス合金半導体薄膜は、前記アモルファス単一元素半導
体薄膜の場合に比べて、金属電極との間に良好なオーミ
ック特性を得るのが難しかった。すなわち、抵抗体とし
てアモルファス合金半導体薄膜を用いたサーミスタは、
半導体薄膜と金属電極との間のコンタクト性に問題があ
った。However, it has been more difficult for the amorphous alloy semiconductor thin film to obtain good ohmic characteristics with the metal electrode as compared with the amorphous single element semiconductor thin film. That is, a thermistor using an amorphous alloy semiconductor thin film as a resistor is:
There is a problem in the contact property between the semiconductor thin film and the metal electrode.
【０００６】そこで、この発明は、アモルファス合金半
導体薄膜が高い抵抗変化率を維持できるともに、金属電
極との間に良好なコンタクト性を持つ半導体薄膜サーミ
スタを提供すること、さらには、この半導体薄膜サーミ
スタを検出部に用いて、低ノイズ・高感度な赤外線検出
素子を提供することを課題とする。Accordingly, the present invention is to provide a semiconductor thin film thermistor capable of maintaining a high resistance change rate of an amorphous alloy semiconductor thin film and having a good contact property with a metal electrode. It is an object of the present invention to provide a low-noise and high-sensitivity infrared detection element by using an infrared detector as a detection unit.
【０００７】[0007]
【課題を解決するための手段】上記課題を解決するため
に、この発明にかかる半導体薄膜サーミスタは、温度の
変化によって抵抗値が変化する抵抗体が半導体薄膜で形
成されており、この半導体薄膜にそれぞれ接するように
して一対の金属電極が設けられている半導体薄膜サーミ
スタにおいて、前記半導体薄膜が、前記一対の金属電極
と非接触に配置されたアモルファス合金半導体薄膜と、
このアモルファス合金半導体薄膜と前記一対の金属電極
の間に配置された単一元素半導体薄膜とからなることを
特徴とする。In order to solve the above-mentioned problems, a semiconductor thin film thermistor according to the present invention has a resistor whose resistance value changes with a change in temperature, which is formed of a semiconductor thin film. In a semiconductor thin film thermistor provided with a pair of metal electrodes so as to be in contact with each other, the semiconductor thin film is an amorphous alloy semiconductor thin film arranged in non-contact with the pair of metal electrodes,
It is characterized by comprising an amorphous alloy semiconductor thin film and a single element semiconductor thin film disposed between the pair of metal electrodes.
【０００８】以下、この発明を図面を参照しながら具体
的に説明してゆく。この発明にかかる半導体薄膜サーミ
スタの基本的形態は、図１および図２に示す構造であ
る。まず、図１においては、アモルファス合金半導体薄
膜１１の両面にそれぞれ、単一元素半導体薄膜１２ａ、
１２ｂと金属電極２ａ、２ｂとが順次積層されて、半導
体薄膜サーミスタが構成されている。この場合は、一対
の金属電極２ａ、２ｂが、アモルファス合金半導体薄膜
１１とその両面の単一元素半導体薄膜１２ａ，１２ｂと
からなる半導体薄膜１を挟むように設けられている。す
なわち、サンドイッチ型となっている。Hereinafter, the present invention will be specifically described with reference to the drawings. The basic form of the semiconductor thin film thermistor according to the present invention is a structure shown in FIGS. First, in FIG. 1, single-element semiconductor thin films 12a,
12b and the metal electrodes 2a and 2b are sequentially stacked to form a semiconductor thin film thermistor. In this case, a pair of metal electrodes 2a and 2b are provided so as to sandwich the semiconductor thin film 1 composed of the amorphous alloy semiconductor thin film 11 and the single element semiconductor thin films 12a and 12b on both surfaces thereof. That is, it is a sandwich type.
【０００９】つぎに、図２においては、アモルファス合
金半導体薄膜１１の一面上に単一元素半導体薄膜１２、
金属電極２が順次積層されて半導体薄膜サーミスタが構
成されている。この場合は、始めアモルファス合金半導
体薄膜１１の一面全面に形成されていた単一元素半導体
薄膜１２の一部が、エッチング等により除去され、残っ
たものの上に金属電極２が形成されている。Next, in FIG. 2, a single element semiconductor thin film 12 is formed on one surface of an amorphous alloy semiconductor thin film 11.
The metal thin film thermistor is formed by sequentially laminating the metal electrodes 2. In this case, a part of the single element semiconductor thin film 12 formed on the entire surface of the amorphous alloy semiconductor thin film 11 at first is removed by etching or the like, and the metal electrode 2 is formed on the remaining one.
【００１０】図５も、この発明にかかる半導体薄膜サー
ミスタの構成例をあらわしており、この構成例は、アモ
ルファス合金半導体薄膜と単一元素半導体薄膜との間
に、前記アモルファス合金半導体薄膜から単一元素半導
体薄膜までのいずれかの組成を有する緩衝層が少なくと
も１層設けられている点が特徴となっている。すなわ
ち、図５の半導体薄膜サーミスタは、アモルファス合金
半導体薄膜と単一元素半導体薄膜の間の電気的障壁（バ
リア）による影響を除去あるいは低減させるために、ア
モルファス合金半導体薄膜と単一元素半導体薄膜（例え
ば、アモルファス単一元素半導体薄膜）の間に、アモル
ファス合金半導体薄膜と単一元素半導体薄膜の中間の物
性を有する緩衝層を挿入するようにしたものである。ア
モルファス合金半導体薄膜は、その組成比を変化させる
ことにより膜の物性を単一元素半導体薄膜の組成からア
モルファス合金半導体薄膜の組成まで連続的に変化させ
ることができる。FIG. 5 also shows a configuration example of a semiconductor thin film thermistor according to the present invention. This configuration example is a single-element semiconductor thin film between an amorphous alloy semiconductor thin film and a single element semiconductor thin film. It is characterized in that at least one buffer layer having any composition up to the element semiconductor thin film is provided. That is, the semiconductor thin film thermistor shown in FIG. 5 uses an amorphous alloy semiconductor thin film and a single element semiconductor thin film (barrier) in order to remove or reduce the influence of an electric barrier between the amorphous alloy semiconductor thin film and the single element semiconductor thin film. For example, a buffer layer having an intermediate property between an amorphous alloy semiconductor thin film and a single element semiconductor thin film is inserted between amorphous single element semiconductor thin films. By changing the composition ratio of the amorphous alloy semiconductor thin film, the physical properties of the film can be continuously changed from the composition of the single element semiconductor thin film to the composition of the amorphous alloy semiconductor thin film.
【００１１】具体的には図５にみるように、アモルファ
ス合金半導体薄膜１１の両外側に順次、一対の緩衝層１
３ａ、１３ｂ、一対の単一元素半導体薄膜（例えば、ア
モルファス単一元素半導体薄膜）１２ａ、１２ｂおよび
一対の金属電極２ａ、２ｂが積層されて、この発明の半
導体薄膜サーミスタが構成されている。そのうち、薄膜
抵抗体１は、アモルファス合金半導体薄膜１１、一対の
緩衝層１３ａ、１３ｂおよび一対の単一元素半導体薄膜
１２ａ、１２ｂからなる。この場合、一対の金属電極２
ａ、２ｂはサンドイッチ型の構造をなしている。図中、
１０は絶縁基板（金属基板でもよい。）である。More specifically, as shown in FIG. 5, a pair of buffer layers 1 are sequentially formed on both outer sides of the amorphous alloy semiconductor thin film 11.
3a, 13b, a pair of single element semiconductor thin films (for example, amorphous single element semiconductor thin films) 12a, 12b, and a pair of metal electrodes 2a, 2b are laminated to constitute a semiconductor thin film thermistor of the present invention. The thin film resistor 1 includes an amorphous alloy semiconductor thin film 11, a pair of buffer layers 13a and 13b, and a pair of single element semiconductor thin films 12a and 12b. In this case, a pair of metal electrodes 2
a and 2b have a sandwich type structure. In the figure,
Reference numeral 10 denotes an insulating substrate (may be a metal substrate).
【００１２】この発明にかかる赤外線検出素子は、図
６，７にみるように、一部が貫通または削りとられた基
板１５と、この貫通または削りとられた部分に跨がって
形成された熱絶縁膜６と、この熱絶縁膜上に配置された
赤外線吸収膜７および半導体薄膜サーミスタ９からなる
薄型の赤外線検出部とを備えた赤外線検出素子におい
て、前記半導体薄膜サーミスタ９として前記この発明の
半導体薄膜サーミスタが用いられていることを特徴とす
る。すなわち、図１や図５の形態を例にとれば、その半
導体薄膜サーミスタ９は、図６，７に示すように、半導
体薄膜１とこの半導体薄膜１にそれぞれ接するようにし
て設けられている一対の金属電極２ｂ，２ｃとからな
り、この半導体薄膜１がアモルファス合金半導体薄膜１
１とその両面の単一元素半導体薄膜１２ａ，１２ｂとか
らなる。As shown in FIGS. 6 and 7, the infrared detecting element according to the present invention is formed so that a part of the substrate 15 is penetrated or cut off and the penetrated or cut part is straddled. An infrared detecting element comprising a heat insulating film 6 and a thin infrared detecting section comprising an infrared absorbing film 7 and a semiconductor thin film thermistor 9 disposed on the heat insulating film, wherein the semiconductor thin film thermistor 9 of the present invention is used. It is characterized in that a semiconductor thin film thermistor is used. 1 and 5, the semiconductor thin film thermistor 9 has a semiconductor thin film 1 and a pair of semiconductor thin film thermistors 9 provided so as to be in contact with the semiconductor thin film 1 as shown in FIGS. The semiconductor thin film 1 is made of an amorphous alloy semiconductor thin film 1
1 and single element semiconductor thin films 12a and 12b on both surfaces thereof.
【００１３】この発明の半導体薄膜サーミスタにおける
抵抗体は、温度の変化によって抵抗値が変化し、これを
電気信号として取り出せるようになっている。この発明
におけるアモルファス合金半導体薄膜を構成する合金
は、例えば、アモルファス材料として多用されるアモル
ファスシリコン（ａ−Ｓｉ）について言えば、シリコン
と、炭素（Ｃ）等のシリコン以外の４族系元素および／
または窒素（Ｎ）等の５族系元素との合金が挙げられ
る。つまり、Ｓｉ等の半合金とＣ，Ｎ，Ｏ等の非合金が
挙げられる。より具体的には、ａ−ＳｉＣ（アモルファ
スシリコンカーバイト）、ａ−Ｓｉ3 Ｎ 4等のアモルフ
ァス合金半導体を指す。また、プラズマＣＶＤ法により
形成された酸化シリコン（ＳｉＯ）薄膜、窒素を含む酸
化シリコン（ＳｉＯＮ）薄膜あるいは窒化シリコン（Ｓ
ｉＮ）薄膜等の合金薄膜も非晶質（アモルファス）の状
態にあり、化学量論的な規制をあまり強く受けないこと
から、アモルファス合金半導体薄膜の材料として挙げら
れる。The resistance of the resistor in the semiconductor thin film thermistor according to the present invention changes with the change in temperature, and this can be taken out as an electric signal. The alloy constituting the amorphous alloy semiconductor thin film according to the present invention is, for example, in the case of amorphous silicon (a-Si) frequently used as an amorphous material, silicon and a group 4 element other than silicon such as carbon (C) and / or
Alternatively, an alloy with a Group 5 element such as nitrogen (N) may be used. That is, a semi-alloy such as Si and a non-alloy such as C, N, and O are included. More specifically, a-SiC (amorphous silicon carbide), refers to amorphous alloy semiconductor such as a-Si 3 N 4. In addition, a silicon oxide (SiO) thin film, a silicon oxide (SiON) thin film containing nitrogen, or a silicon nitride (S) formed by a plasma CVD method.
An alloy thin film such as an iN) thin film is also in an amorphous state and is not subject to stoichiometric regulation so strongly, and is therefore mentioned as a material for an amorphous alloy semiconductor thin film.
【００１４】このアモルファス合金半導体は、ボロン
（Ｂ）、燐（Ｐ）等の不純物（ドーパント）により、薄
膜の膜特性の制御あるいは再現性を容易に維持できる程
度の濃度になるよう、それぞれ、単一元素に対するドー
ピング不純物濃度が１０-4以上のドーピングレベルで比
較的高濃度にドーピングされているのが望ましい。アモ
ルファス合金半導体薄膜を構成する適当な合金として、
シリコンカーバイトであって薄膜での炭素濃度、すなわ
ち〔炭素原子の数／（シリコン原子の数＋炭素原子の
数）〕が０．０１〜０．５ものが挙げられる。つまり、
アモルファス合金半導体薄膜を構成する全元素の１〜５
０％が炭素であるものが適当なものとして挙げられるの
である。アモルファス合金半導体薄膜での炭素濃度が
０．０１〜０．５となる形成条件として、ＣＨ4，Ｓｉ
Ｈ4ガスを用いる容量結合型のプラズマＣＶＤ法の場
合、ＣＨ4／ＳｉＨ4比（流量比）を０．１〜１０の範囲
にする。なお、アモルファス合金半導体薄膜の炭素濃度
の測定は、例えば、オージェ分析法により行うことが出
来る。図８は、アモルファス合金半導体薄膜形成におけ
るＣＨ4／ＳｉＨ4比（流量比６以下）と炭素濃度の関係
をオージェ分析法を使って求めたものである。Each of the amorphous alloy semiconductors is individually doped with an impurity (dopant) such as boron (B) or phosphorus (P) so as to have a concentration such that the film characteristics of the thin film can be easily controlled or reproducible. It is desirable that the doping concentration of one element be relatively high at a doping level of 10 -4 or more. As a suitable alloy for forming the amorphous alloy semiconductor thin film,
A silicon carbide having a carbon concentration in a thin film, that is, [the number of carbon atoms / (the number of silicon atoms + the number of carbon atoms)] of 0.01 to 0.5 is exemplified. That is,
1 to 5 of all elements constituting the amorphous alloy semiconductor thin film
Those in which 0% is carbon are mentioned as suitable. The conditions for forming the amorphous alloy semiconductor thin film to have a carbon concentration of 0.01 to 0.5 include CH 4 , Si
In the case of a capacitively coupled plasma CVD method using H 4 gas, the CH 4 / SiH 4 ratio (flow rate ratio) is set in the range of 0.1 to 10. The carbon concentration of the amorphous alloy semiconductor thin film can be measured, for example, by Auger analysis. FIG. 8 shows the relationship between the CH 4 / SiH 4 ratio (flow rate ratio of 6 or less) and the carbon concentration in the formation of the amorphous alloy semiconductor thin film using the Auger analysis method.
【００１５】このアモルファス合金半導体薄膜のより具
体的な製造方法について述べれば、例えば、ｐ型ａ−Ｓ
ｉＣ薄膜は、ＣＨ4，ＳｉＨ4ガスを用いる容量結合型の
プラズマＣＶＤ法によって形成される。形成条件とし
て、用いるガスについては、ＣＨ4／ＳｉＨ4比（流量
比）が０．１〜１０の範囲、Ｂ2 Ｈ6 ／ＳｉＨ4 百分比
が０．０１〜２％の範囲程度が好ましい。ＣＨ4／Ｓｉ
Ｈ4比が０．１より小さければ、単一元素半導体薄膜と
あまりかわらないアモルファス合金半導体薄膜が構成さ
れることになり、また、Ｂ2 Ｈ6 ／ＳｉＨ4 百分比が
０．０１％より小さければ、薄膜の膜特性の制御あるい
は再現性の維持が難しくなる傾向があるからであり、他
方、ＣＨ4／ＳｉＨ4比が１０を超えれば半導体性が薄
れ、Ｂ2 Ｈ6 ／ＳｉＨ4 百分比が２％を超えれば抵抗変
化率の向上が余り望めなくなる傾向があるからである。A more specific manufacturing method of the amorphous alloy semiconductor thin film will be described.
The iC thin film is formed by a capacitively coupled plasma CVD method using CH 4 and SiH 4 gases. As the forming conditions, the gas used is preferably such that the CH 4 / SiH 4 ratio (flow rate ratio) is in the range of 0.1 to 10 and the B 2 H 6 / SiH 4 percentage is in the range of 0.01 to 2%. CH 4 / Si
When the H 4 ratio is smaller than 0.1, an amorphous alloy semiconductor thin film that is not so different from a single element semiconductor thin film is formed, and when the B 2 H 6 / SiH 4 percentage is smaller than 0.01%. On the other hand, if the ratio of CH 4 / SiH 4 exceeds 10, the semiconductor properties are weakened, and the percentage of B 2 H 6 / SiH 4 becomes 2 if the ratio of CH 4 / SiH 4 exceeds 10. %, There is a tendency that the improvement of the resistance change rate cannot be expected much.
【００１６】その他の製造条件としては、例えば、ガス
圧；０．０１〜１０Torr、放電パワ−；１０W 〜１５０
W 、基板温度；１００℃〜３００℃が好ましい。ａ−Ｓ
ｉＣ等の合金薄膜の膜厚は、数百Åから数ミクロンの薄
膜にまで変化させられる。具体的に、１ＭΩ程度の抵抗
値を実現するには、ＣＨ4／ＳｉＨ4：４、Ｂ2 Ｈ6 ／Ｓ
ｉＨ4 ：０．２５％の薄膜を１ミクロン程度積層すれば
よい。Other manufacturing conditions include, for example, gas pressure: 0.01 to 10 Torr, discharge power: 10 W to 150
W, substrate temperature; 100 ° C to 300 ° C is preferred. a-S
The thickness of the alloy thin film such as iC can be changed from a few hundreds of mm to a few microns. Specifically, in order to realize a resistance value of about 1 MΩ, CH 4 / SiH 4 : 4, B 2 H 6 / S
A thin film of iH 4 : 0.25% may be laminated on the order of 1 μm.
【００１７】この発明における緩衝層としては、アモル
ファス半導体薄膜と単一元素半導体薄膜（例えば、アモ
ルファス単一元素半導体薄膜）の中間の組成を有する層
が用いられる。すなわち、多層構成をなし、かつ、各層
がそれぞれアモルファス合金半導体薄膜と単一元素半導
体薄膜間に生じる電気的障壁を各層によってほぼ等分す
るような組成比で構成されているものや、アモルファス
合金半導体薄膜から単一元素半導体薄膜までの組成を連
続的に変化させた層が好ましいものとして挙げられる。As the buffer layer in the present invention, a layer having an intermediate composition between an amorphous semiconductor thin film and a single element semiconductor thin film (for example, an amorphous single element semiconductor thin film) is used. That is, an amorphous alloy semiconductor having a multi-layer structure and a composition ratio in which each layer substantially equally divides an electric barrier generated between the amorphous alloy semiconductor thin film and the single element semiconductor thin film by each layer. A layer in which the composition from the thin film to the single element semiconductor thin film is continuously changed is mentioned as a preferable one.
【００１８】２層の緩衝層の場合、アモルファス合金半
導体薄膜を構成する合金がシリコンカーバイトであって
薄膜での炭素濃度が約０．３であり、緩衝層が前記アモ
ルファス合金半導体薄膜側に位置し薄膜での炭素濃度約
０．２であるシリコンカーバイトの第１層と、単一元素
半導体薄膜側に位置し薄膜での炭素濃度約０．１である
シリコンカーバイトの第２層とからなる形態が例示され
る。第１層の介在でバリヤが等分され、加えて第２層の
介在でバリヤは３等分されることになる。 例えば、ア
モルファスシリコンとＣＨ4 ／ＳｉＨ4 ＝４（炭素濃度
約０．３）で形成されたアモルファスシリコンカーバイ
トを薄膜抵抗体として用いるサーミスタの場合には、Ｃ
Ｈ4 ／ＳｉＨ4 ＝２（炭素濃度約０．２の第１層）、Ｃ
Ｈ4 ／ＳｉＨ4 ＝０．７５（炭素濃度約０．１の第２
層）程度のガス組成比で形成されたアモルファス層が緩
衝層として望ましい。In the case of the two buffer layers, the alloy constituting the amorphous alloy semiconductor thin film is silicon carbide, the carbon concentration in the thin film is about 0.3, and the buffer layer is located on the amorphous alloy semiconductor thin film side. A first layer of silicon carbide having a carbon concentration of about 0.2 in the thin film and a second layer of silicon carbide having a carbon concentration of about 0.1 in the thin film which is located on the single element semiconductor thin film side. Is exemplified. With the interposition of the first layer, the barrier is equally divided, and in addition, with the interposition of the second layer, the barrier is equally divided into three. For example, in the case of a thermistor using amorphous silicon and amorphous silicon carbide formed of CH 4 / SiH 4 = 4 (carbon concentration about 0.3) as a thin film resistor, C
H 4 / SiH 4 = 2 (first layer with carbon concentration of about 0.2), C
H 4 / SiH 4 = 0.75 (second carbon concentration of about 0.1)
Layer) is desirable as a buffer layer.
【００１９】緩衝層がアモルファス合金半導体薄膜の組
成から単一元素半導体薄膜の組成まで連続的に組成を変
化させた層の場合、アモルファス合金半導体薄膜を構成
する合金がシリコンカーバイトであって薄膜での炭素濃
度が約０．３であり、緩衝層が前記アモルファス合金半
導体薄膜側から連続的に炭素濃度が約０．３〜０の間で
大きく変化しているシリコンカーバイトである形態が例
示される。When the buffer layer is a layer whose composition is continuously changed from the composition of the amorphous alloy semiconductor thin film to the composition of the single element semiconductor thin film, the alloy constituting the amorphous alloy semiconductor thin film is silicon carbide, and And the buffer layer is silicon carbide in which the carbon concentration continuously changes greatly from about 0.3 to 0 from the amorphous alloy semiconductor thin film side. You.
【００２０】例えば、アモルファス合金半導体薄膜が原
料ガス比（ＣＨ4／ＳｉＨ4）＝４（炭素濃度約０．３）
で作製されたシリコンカーバイトであり、緩衝層が前記
アモルファス合金半導体薄膜側から連続して炭素濃度が
約０．３〜０の間で大きく変化しているように原料ガス
比（ＣＨ4／ＳｉＨ4）を０〜４の間で連続的に大きく変
化させて作製されたアモルファスシリコンカーバイトが
緩衝層として望ましい。For example, when the amorphous alloy semiconductor thin film has a raw material gas ratio (CH 4 / SiH 4 ) = 4 (carbon concentration of about 0.3)
The raw material gas ratio (CH 4 / SiH 3) is such that the buffer layer continuously changes greatly from about 0.3 to 0 from the amorphous alloy semiconductor thin film side in the buffer layer. Amorphous silicon carbide prepared by continuously changing 4 ) between 0 and 4 is desirable as the buffer layer.
【００２１】ここで、約０．３とは０．２７〜０．３３
程度、約０．２とは０．１８〜０．２２程度、約０．１
とは０．０９〜０．１１程度の範囲である。なお、緩衝
層は、ボロン（Ｂ）、燐（Ｐ）等のドーパントにより、
薄膜の膜特性の制御あるいは再現性を容易に維持できる
程度の濃度になるようドーピングレベルが１０-4以上の
比較的高濃度にドーピングされているのが望ましい。緩
衝層の不純物濃度は、アモルファス合金半導体薄膜およ
び単一元素半導体薄膜（例えば、アモルファス単一元素
半導体薄膜）と同様、薄膜抵抗体の１構成要素であるこ
とから、アモルファス合金半導体薄膜あるいは単一元素
半導体薄膜の濃度量に応じた不純物濃度を有することが
必要である。Here, about 0.3 means 0.27 to 0.33.
About 0.2 means about 0.18 to 0.22, about 0.1
Is in the range of about 0.09 to 0.11. The buffer layer is made of a dopant such as boron (B) and phosphorus (P).
It is desirable that the thin film is doped at a relatively high concentration of 10 -4 or more so that the concentration of the thin film can be easily controlled or reproducible. The impurity concentration of the buffer layer is one component of the thin-film resistor like the amorphous alloy semiconductor thin film and the single element semiconductor thin film (for example, the amorphous single element semiconductor thin film). It is necessary to have an impurity concentration corresponding to the concentration amount of the semiconductor thin film.
【００２２】この発明における単一元素半導体薄膜は、
特にその材質の限定はないが、アモルファス合金半導体
薄膜よりもバンドギャップ（禁制帯巾）の小さいアモル
ファス半導体で形成されているのが好ましい。ここで、
バンドギャップとは、単一元素半導体薄膜やアモルファ
ス合金半導体薄膜のバンド図（図９、図１０参照）に示
されているように、価電子帯ＥVと伝導帯Ｅcの間に存在
する禁制帯Ｅgの巾を意味し、単一元素半導体薄膜を構
成する単一元素（Ｓｉ）と炭素（Ｃ）等との合金化によ
り形成されるアモルファス合金半導体薄膜では、単一元
素半導体薄膜より禁制帯巾（バンドギャップ）が大きく
なっているのである。The single element semiconductor thin film according to the present invention comprises:
Although there is no particular limitation on the material, it is preferably formed of an amorphous semiconductor having a smaller band gap (forbidden band width) than an amorphous alloy semiconductor thin film. here,
The band gap, the band diagram of a single element semiconductor thin film or an amorphous alloy semiconductor thin film (see FIGS. 9 and 10) As shown in the forbidden existing between the valence band E V and the conduction band E c means a width of the band E g, the amorphous alloy semiconductor thin film formed by an alloy of a single element constituting the single element semiconductor thin film and (Si) and carbon (C) or the like, forbidden from single element semiconductor thin film The band width (band gap) is increasing.
【００２３】単一元素半導体薄膜は、アモルファスであ
ることには限られず、また、微結晶、多結晶、単結晶等
のいずれであっても良い。単一元素半導体薄膜の膜厚
は、その上限はアモルファス合金半導体薄膜のそれより
は小さいことが望ましい。一方、下限は下地の金属電極
によりリークが発生しない程度（通常１００Å以上）の
膜厚が好ましい。The single element semiconductor thin film is not limited to being amorphous, and may be any of microcrystal, polycrystal, single crystal and the like. The upper limit of the thickness of the single element semiconductor thin film is preferably smaller than that of the amorphous alloy semiconductor thin film. On the other hand, the lower limit is preferably a film thickness that does not cause leakage due to the underlying metal electrode (usually 100 ° or more).
【００２４】ａ−Ｓｉ薄膜等を含む単一元素半導体薄膜
は、ボロン（Ｂ）、燐（Ｐ）等の不純物（ドーパント）
によりド−ピングされているのが望ましく、このａ−Ｓ
ｉ薄膜等の単一元素薄膜のド−ピング量はａ−ＳｉＣ薄
膜等の合金薄膜のド−ピング量と同じであっても良く、
異なっていても良い。同じであると、半導体薄膜として
のド−ピング量の制御が容易となる。ｐ型ａ−ＳｉＣと
の組み合わせではプラズマＣＶＤ法によってボロン
（Ｂ）がＢ2 Ｈ6 ／ＳｉＨ4 ：０．２５％添加されたｐ
型ａ−Ｓｉや、燐（Ｐ）がＰＨ3／ＳｉＨ4 ：１％添加
されたｎ型ａ−Ｓｉが用いられる。The single element semiconductor thin film including the a-Si thin film and the like is made of an impurity (dopant) such as boron (B) and phosphorus (P).
It is preferable that the a-S
The doping amount of a single element thin film such as an i thin film may be the same as the doping amount of an alloy thin film such as an a-SiC thin film.
It may be different. If they are the same, it is easy to control the doping amount as a semiconductor thin film. In combination with p-type a-SiC, p added with boron (B) at 0.25% of B 2 H 6 / SiH 4 by a plasma CVD method.
Type a-Si or n-type a-Si to which phosphorus (P) is added at PH 3 / SiH 4 : 1% is used.
【００２５】この発明における一対の金属電極は、半導
体薄膜における抵抗変化分を検出するためのものであ
り、通常、クロム電極やニッケル−クロム電極が多用さ
れる。しかし、これらに限定されない。その形成条件
は、公知の条件を適用することができる。例えば、電子
ビーム蒸着法により形成することができる。この発明に
おける赤外線検出素子の基板としては、シリコン基板が
多用され、熱絶縁膜としてはシリコン酸化膜とシリコン
窒化膜が多層に形成された多層構造のものや、シリコン
酸化膜のみの単層構造であってもよい。また、赤外線吸
収膜としては、酸化シリコン、金黒や炭素等が通常使用
されている。The pair of metal electrodes in the present invention is for detecting a change in resistance in the semiconductor thin film, and usually a chromium electrode or a nickel-chromium electrode is often used. However, it is not limited to these. Known conditions can be applied as the formation conditions. For example, it can be formed by an electron beam evaporation method. As the substrate of the infrared detecting element in the present invention, a silicon substrate is frequently used, and as the heat insulating film, a silicon oxide film and a silicon nitride film are formed in a multi-layer structure, or a single-layer structure of only a silicon oxide film is used. There may be. As the infrared absorbing film, silicon oxide, gold black, carbon, or the like is usually used.
【００２６】[0026]
【作用】 この発明において、半導体薄膜の主体とし
てアモルファス合金半導体薄膜を用いることにより、比
較的高濃度にドーピングしても高いＢ定数を有する半導
体薄膜サーミスタを実現できる機構について、以下に説
明する。まず、アモルファス半導体薄膜の抵抗の温度変
化機構について詳しく述べることにする。In the present invention, a mechanism for realizing a semiconductor thin film thermistor having a high B constant even when doped at a relatively high concentration by using an amorphous alloy semiconductor thin film as a main semiconductor thin film will be described below. First, the mechanism of the temperature change of the resistance of the amorphous semiconductor thin film will be described in detail.
【００２７】アモルファス半導体薄膜の抵抗値は、特開
昭５８−１７０００１号公報にも記載のごとくバンド型
伝導を示し、次式(1) で表される。 σ＝σ0 ｅｘｐ（−Ｅa ／ｋＴ） (1) ここで、Ｅa は活性化エネルギー、ｋはボルツマン定数
である。式(1)で示されるように、アモルファス半導体
薄膜の抵抗は負の温度係数を持つ。式(1)を変形する
と、 σ＝σ0 ｅｘｐ｛−（Ｅa ／ｋ）・（１／Ｔ）｝ (2) となり、サーミスタ定数（Ｂ定数）と活性化エネルギー
Ｅa とは次式のような関係になる。The resistance value of the amorphous semiconductor thin film exhibits band-type conduction as described in JP-A-58-170001, and is expressed by the following equation (1). σ = σ 0 exp (−E a / kT) (1) where E a is activation energy and k is Boltzmann's constant. As shown in equation (1), the resistance of the amorphous semiconductor thin film has a negative temperature coefficient. When equation (1) is modified, σ = σ 0 exp − (E a / k) · (1 / T)｝ (2), and the thermistor constant (B constant) and the activation energy E a are expressed by the following equation. It becomes such a relationship.
【００２８】 Ｂ＝（Ｅa ／ｋ） (3) 式(3)に示すように、Ｂ定数と活性化エネルギーＥa は
比例関係になる。このため、高いＢ定数を得るためには
活性化エネルギーＥa の大きな材料を使用しなければな
らない。ここで、特開昭５８−１７０００１号公報に開
示されている単一元素半導体薄膜としてのｐ型およびｎ
型のアモルファスシリコンについて考えてみる。B = (E a / k) (3) As shown in the equation (3), the B constant and the activation energy E a have a proportional relationship. Therefore, in order to obtain a high B constant, a material having a large activation energy Ea must be used. Here, the p-type and n-type single element semiconductor thin films disclosed in JP-A-58-170001 are disclosed.
Consider a type of amorphous silicon.
【００２９】図１１、図１２は、アモルファスシリコン
の一般的なドーピング特性を示したものであるが、図１
１および図１２にそれぞれ示すように、膜の導電率およ
び活性化エネルギーはボロン（Ｂ）、燐（Ｐ）の濃度に
より大きく変化する。これらの変化は、１０-4以下のド
ーピングレベルの低濃度領域においては非常に顕著であ
るが、それ以上の中・高濃度領域においては導電率、活
性化エネルギーともにあまり変化しない。そのため、単
一元素半導体薄膜の場合には、高いＢ定数をもつサーミ
スタの実現には低濃度にドーピングされたアモルファス
シリコン膜を使用しなければならない。ところが、この
ような低濃度領域では、ドーピングに対して非常に敏感
となるため、膜特性の制御あるいは再現性を得ることが
非常に困難であり、製造上の問題が発生する。このよう
な低濃度領域では、また、金属電極との接触部にショッ
トキー障壁等のバリヤ障壁が生じ、良好なオーミック特
性を得ることが困難となる。このため、特開昭５８−１
７０００１号公報記載の感温装置では１０-4以上（１０
０〜２５００ｐｐｍ）のドーピングレベルの比較的高濃
度にドーピングされたアモルファスシリコン薄膜が使用
されているのであり、このため、活性化エネルギーが大
きくならず高いＢ定数が得られないのである。FIGS. 11 and 12 show general doping characteristics of amorphous silicon.
As shown in FIG. 1 and FIG. 12, respectively, the conductivity and the activation energy of the film greatly change depending on the concentrations of boron (B) and phosphorus (P). These changes are very remarkable in the low-concentration region with a doping level of 10 -4 or less, but in the middle and high-concentration regions higher than that, neither the conductivity nor the activation energy changes much. Therefore, in the case of a single element semiconductor thin film, a low concentration doped amorphous silicon film must be used to realize a thermistor having a high B constant. However, in such a low-concentration region, since it is very sensitive to doping, it is extremely difficult to control or obtain reproducibility of film characteristics, and a manufacturing problem occurs. In such a low concentration region, a barrier barrier such as a Schottky barrier is generated at a contact portion with the metal electrode, and it is difficult to obtain good ohmic characteristics. For this reason, Japanese Patent Laid-Open No. 58-1
In the temperature sensing device described in JP-A-70001, 10 -4 or more (10
Since an amorphous silicon thin film doped at a relatively high concentration with a doping level of 0 to 2500 ppm) is used, the activation energy is not increased and a high B constant cannot be obtained.
【００３０】図９は、ボロン（Ｂ）によりｐ型にドーピ
ングされた単一元素半導体薄膜としてのアモルファスシ
リコンのバンド図を示している。比較的高濃度にドーピ
ングされたアモルファスシリコンのフェルミレベルＥF
は価電子帯ＥVから０．２ｅＶ付近に位置し、Ｂ定数を
支配する活性化エネルギ−ＥaはフェルミレベルＥFと価
電子帯ＥV間のエネルギー差で表される。FIG. 9 shows a band diagram of amorphous silicon as a single element semiconductor thin film doped with boron (B) in a p-type. Fermi level E F of amorphous silicon doped with relatively high concentration
It is located in the vicinity of 0.2eV from the valence band E V, activation energy -E a governing B constant is represented by the energy difference between the Fermi level E F and the valence band E V.
【００３１】ここで、このような、比較的高濃度にドー
ピングされたアモルファスシリコン等の単一元素半導体
薄膜に、炭素（Ｃ）等の４族系元素および／または窒素
（Ｎ）等の５族系元素を加えて合金化すると、図１０に
みるようなバンド図を示す。すなわち、単一元素半導体
薄膜としてのアモルファス半導体に炭素（Ｃ）等の非金
属元素が加えられると禁制帯中の欠陥凖位が増加し、不
純物のドーピングに対してフェルミレベルＥFは敏感に
は変化しなくなる。さらに、単一元素と炭素（Ｃ）等と
の合金化により、このアモルファス合金半導体では、禁
制帯巾が増加し、相対的にフェルミレベルＥFと価電子
帯ＥVとの差、すなわち、活性化エネルギーＥa が大き
くなるのである。しかも、このアモルファス合金半導体
の活性化エネルギーＥaは、図１３にみるように、単一
元素に対して合金化のために加えられる元素の量により
自由に変化させることができるのである。Here, a single element semiconductor thin film such as amorphous silicon doped with a relatively high concentration is coated with a group 4 element such as carbon (C) and / or a group 5 element such as nitrogen (N). When alloying is performed by adding a system element, a band diagram as shown in FIG. 10 is shown. That is, single element non-metallic elements such as carbon (C) in an amorphous semiconductor as a semiconductor thin film and is added to increase defects凖位in the forbidden band, the Fermi level E F is the sensitive to impurity doping Will not change. Further, an alloy of a single element and a carbon (C) or the like, in this amorphous alloy semiconductor, increases forbidden band width, the difference between the relatively Fermi level E F and the valence band E V, i.e., the active activation energy E a is the greater. Moreover, the activation energy E a of the amorphous alloy semiconductor, as seen in FIG. 13, it is possible to freely change the amount of elements added for alloying for a single element.
【００３２】要するに、この発明では、半導体薄膜とし
て、単一元素半導体薄膜を構成していた単一元素を合金
化したアモルファス合金半導体薄膜を用いるようにする
ことにより、１０-4以上のドーピングレベルで比較的高
濃度にドーピングして膜特性の制御あるいは再現性を容
易に維持しながら、活性化エネルギーＥaを大きくして
高いＢ定数を実現するようにしたのである。[0032] In summary, in this invention, as the semiconductor thin film, a single element that composed the single element semiconductor thin films by such use of amorphous alloy semiconductor thin film alloyed with 10 -4 or more doping level while maintaining relatively controlled or reproducibility of the high concentration doping the film properties easily, it was so as to achieve a high B constant by increasing the activation energy E a.
【００３３】 つぎに、この発明では、半導体薄膜と
金属電極間で良好なコンタクトを得ることができること
について説明する。この発明では、アモルファス合金半
導体薄膜（アモルファスＳｉＣ薄膜等）と金属電極間に
単一元素半導体薄膜を介在させ、オーミック性に問題の
あるアモルファス合金半導体薄膜をオーミック性の良い
単一元素半導体薄膜を介して金属電極に接触するように
したので、オーミック特性の低下を防ぐとともに、金属
電極との機械的な密着も良好にできるようになった。Next, in the present invention, the fact that a good contact can be obtained between the semiconductor thin film and the metal electrode will be described. According to the present invention, a single element semiconductor thin film is interposed between an amorphous alloy semiconductor thin film (amorphous SiC thin film or the like) and a metal electrode, and an amorphous alloy semiconductor thin film having a problem in ohmic properties is interposed through a single element semiconductor thin film having good ohmic properties. As a result, the ohmic characteristics are prevented from deteriorating, and mechanical contact with the metal electrode can be improved.
【００３４】 以下では、アモルファスシリコン（ａ
−Ｓｉ）薄膜とアモルファスシリコンカーバイト（ａ−
ＳｉＣ）薄膜からなる薄膜抵抗体における両膜の接合を
例にとって、電気的障壁が生じる理由と、この電気的障
壁が緩衝層で解消される理由を具体的に説明する。ま
ず、電気的障壁が生じる理由を説明する。図１４は、金
属電極としてクロム（Ｃｒ）を用いた場合のａ−Ｓｉ、
ａ−ＳｉＣに対するバンド配置図を示したものである。
ここで、ａ−Ｓｉ、ａ−ＳｉＣはどちらもｐ型にドーピ
ングされたものを考え、ａ−ＳｉＣは結晶ＳｉＣより類
推した値を用いた。図１４に示すように、ｐ型ａ−Ｓｉ
とｐ型ａ−ＳｉＣでは真空凖位から価電子帯までのエネ
ルギー差が２ｅＶ以上もある。In the following, amorphous silicon (a
-Si) thin film and amorphous silicon carbide (a-
Taking as an example the bonding of both films in a thin film resistor made of a SiC) thin film, the reason why an electric barrier is generated and the reason why this electric barrier is eliminated by the buffer layer will be specifically described. First, the reason why an electrical barrier occurs will be described. FIG. 14 shows a-Si when chromium (Cr) is used as a metal electrode,
FIG. 3 shows a band layout diagram for a-SiC.
Here, both a-Si and a-SiC are considered to be p-type doped, and a-SiC used a value inferred from crystalline SiC. As shown in FIG. 14, p-type a-Si
And p-type a-SiC, the energy difference from the vacuum level to the valence band is 2 eV or more.
【００３５】図１５はＣｒ膜、ｐ型ａ−Ｓｉ薄膜、ｐ型
ａ−ＳｉＣ薄膜をそれぞれ接続させた場合のバンド構造
図を示したものである。図１５より明らかなように、ｐ
型ａ−Ｓｉ薄膜とｐ型ａ−ＳｉＣ薄膜との間では２．３
ｅＶ程度の電気的障壁（バリア）が発生している。この
バリアは、上記真空凖位からのエネルギー差に起因する
ものであるが、これが、抵抗値のばらつき・ノイズ・Ｂ
定数低下の原因となり、サーミスタ特性が低減するおそ
れがあるという前記問題点の原因となると考えられる。
すなわち、図１５に示すように、このようなバリアの発
生によりキャリアの空乏（層）化が起こり、この部分が
薄膜抵抗体のサーミスタ抵抗としてでなく容量（コンデ
ンサ）として振る舞うのである。FIG. 15 shows a band structure diagram when a Cr film, a p-type a-Si thin film, and a p-type a-SiC thin film are connected to each other. As is clear from FIG.
2.3 between the a-type a-Si thin film and the p-type a-SiC thin film
An electric barrier (barrier) of about eV is generated. This barrier is caused by the energy difference from the above-mentioned vacuum level.
This is considered to cause a decrease in the constant and cause the above-mentioned problem that the thermistor characteristics may be reduced.
That is, as shown in FIG. 15, the occurrence of such a barrier causes the depletion (layer) of carriers, and this portion acts not as the thermistor resistance of the thin film resistor but as a capacitance (capacitor).
【００３６】図１６は、この状態を等価回路に示したも
のである。図１６に示すように、可変コンデンサ（バリ
ア容量）Ｃが薄膜抵抗体のサーミスタ抵抗（バルク抵
抗）Ｒに直列接続されたのと等価になる。これが、抵抗
値のばらつき・ノイズ・Ｂ定数低下の原因となっている
と考えられる。例えば、抵抗値のばらつきについては、
「バリア（容量）抵抗≪サーミスタ抵抗」の場合には問
題とならないが、バリア（容量）抵抗が無視できなくな
るとばらつきに影響を与える。これは、バリア部分は主
にトンネル電流により電流が流れると考えられるが、こ
のような電流を一定に制御することが難しく、また、ヘ
テロ接合によるバリア自体も不安定なものであるからで
ある。FIG. 16 shows this state in an equivalent circuit. As shown in FIG. 16, this is equivalent to a case where the variable capacitor (barrier capacitance) C is connected in series to the thermistor resistance (bulk resistance) R of the thin film resistor. This is considered to be the cause of variation in resistance value, noise, and a decrease in B constant. For example, regarding the variation of the resistance value,
There is no problem in the case of “barrier (capacitance) resistance≪thermistor resistance”, but if the barrier (capacitance) resistance cannot be ignored, it affects the variation. This is because a current is considered to flow mainly in the barrier portion due to a tunnel current. However, it is difficult to control such a current to be constant, and the barrier itself due to the heterojunction is also unstable.
【００３７】しかし、この発明では、アモルファス合金
半導体薄膜と単一元素半導体薄膜（例えば、アモルファ
ス単一元素半導体薄膜）の間に、アモルファス合金半導
体薄膜の組成と単一元素半導体薄膜の組成の中間の組成
を有する緩衝層を少なくとも１層挿入するようにしたの
で、上記バリアによるサーミスタ特性の低減を軽減でき
る。この理由を次に説明する。However, according to the present invention, an intermediate between the composition of the amorphous alloy semiconductor thin film and the composition of the single element semiconductor thin film is provided between the amorphous alloy semiconductor thin film and the single element semiconductor thin film (for example, the amorphous single element semiconductor thin film). Since at least one buffer layer having a composition is inserted, reduction in thermistor characteristics due to the barrier can be reduced. The reason will be described below.
【００３８】図１７には、緩衝層を２層挿入した場合の
バンド図を示している。図１７に示すように、緩衝層無
しの場合（図１５参照）に２．３ｅＶ程度あるバリア障
壁を３分割し、バリア部の容量を低減している。ここ
で、緩衝層に使用されるアモルファス層としては、アモ
ルファス合金半導体薄膜（アモルファスシリコンカーバ
イト薄膜）とアモルファス単一元素半導体薄膜（アモル
ファスシリコン薄膜）の中間の組成を有する層が用いら
れることは言うまでもない。例えば、ＣＨ4 ／ＳｉＨ4
＝４で形成されたアモルファスシリコンカーバイトと薄
膜アモルファスシリコン薄膜を薄膜抵抗体として用いる
サーミスタの場合には、ＣＨ4 ／ＳｉＨ4＝２．０（第
１層）、ＣＨ4 ／ＳｉＨ4 ＝０．７５（第２層）程度の
ガス組成比で形成されたアモルファス層が緩衝層として
用いることができる。FIG. 17 shows a band diagram when two buffer layers are inserted. As shown in FIG. 17, when no buffer layer is provided (see FIG. 15), a barrier having a voltage of about 2.3 eV is divided into three parts to reduce the capacitance of the barrier part. Here, it goes without saying that a layer having an intermediate composition between an amorphous alloy semiconductor thin film (amorphous silicon carbide thin film) and an amorphous single element semiconductor thin film (amorphous silicon thin film) is used as the amorphous layer used for the buffer layer. No. For example, CH 4 / SiH 4
= 4, CH 4 / SiH 4 = 2.0 (first layer), and CH 4 / SiH 4 = 0.4 in the case of a thermistor using an amorphous silicon carbide and a thin film amorphous silicon thin film formed at 4 as a thin film resistor. An amorphous layer formed with a gas composition ratio of about 75 (second layer) can be used as a buffer layer.
【００３９】また、図１８には、アモルファスシリコン
カーバイト薄膜からアモルファスシリコン薄膜までの組
成比を連続的に変化させた緩衝層を用いた場合を示した
ものであるが、この場合は、図１８に示すように、アモ
ルファスシリコンカーバイト薄膜とアモルファスシリコ
ン薄膜の間のバリヤ障壁はなくなり、サーミスタ特性を
大幅に改善できる。FIG. 18 shows a case where a buffer layer in which the composition ratio from the amorphous silicon carbide thin film to the amorphous silicon thin film is continuously changed is used. In this case, FIG. As shown in (1), there is no barrier between the amorphous silicon carbide thin film and the amorphous silicon thin film, and the thermistor characteristics can be greatly improved.
【００４０】なお、例えば、ａ−ＳｉＣ薄膜は、ｐ型の
場合、不純物濃度でＢ定数を大きく変化させられ、大き
なＢ定数を得ることが可能であるため、ｎ型よりもサー
ミスタ適性が大きい。In the case of an a-SiC thin film, for example, in the case of a p-type, the B constant can be largely changed by the impurity concentration, and a large B constant can be obtained.
【００４１】[0041]
【実施例】以下に、この発明にかかる実施例を図面を参
照しながら説明する。なお、この発明はそれによって限
定を受けるものではない。図１は、サンドイッチ型の一
対の金属電極構造をもつ、この発明の第１の実施例を示
す。Embodiments of the present invention will be described below with reference to the drawings. It should be noted that the present invention is not limited thereby. FIG. 1 shows a first embodiment of the present invention having a pair of sandwich-type metal electrode structures.
【００４２】図１において、この半導体薄膜サーミスタ
は、絶縁基板１０上にクロム（Ｃｒ）等による金属電極
２ａが形成され、この金属電極の上にはｐ型アモルファ
スシリコン層（単一元素半導体薄膜）１２ａが形成さ
れ、このｐ型アモルファスシリコン層の上にはｐ型アモ
ルファスシリコンカーバイト層（アモルファス合金半導
体薄膜）１１が形成され、さらにその上にはｐ型アモル
ファスシリコン層（単一元素半導体薄膜）１２ｂが形成
されており、これらｐ型アモルファスシリコン層１２
ａ、１２ｂとｐ型アモルファスシリコンカーバイト層１
１で半導体薄膜１が構成され、ｐ型アモルファスシリコ
ン層上にクロム（Ｃｒ）等による金属電極２ｂが形成さ
れてなる。In FIG. 1, in the semiconductor thin film thermistor, a metal electrode 2a of chromium (Cr) or the like is formed on an insulating substrate 10, and a p-type amorphous silicon layer (single element semiconductor thin film) is formed on the metal electrode. 12a is formed, a p-type amorphous silicon carbide layer (amorphous alloy semiconductor thin film) 11 is formed on the p-type amorphous silicon layer, and a p-type amorphous silicon layer (single element semiconductor thin film) is further formed thereon. 12b are formed, and these p-type amorphous silicon layers 12b are formed.
a, 12b and p-type amorphous silicon carbide layer 1
1, a semiconductor thin film 1 is formed, and a metal electrode 2b of chromium (Cr) or the like is formed on a p-type amorphous silicon layer.
【００４３】以下に、その製造方法について説明する。
図１において、まず、ガラス等の絶縁基板１０上にクロ
ム電極２ａを電子ビーム蒸着法により２０００Å程度形
成した。次に、クロム電極２ａ上にボロンをＢ2 Ｈ6 ／
ＳｉＨ4 ：０．２５％添加してｐ型アモルファスシリコ
ン層１２ａを３００Å程度形成した。Hereinafter, the manufacturing method will be described.
In FIG. 1, first, a chromium electrode 2a was formed on an insulating substrate 10 made of glass or the like by about 2000.degree. Next, boron is deposited on the chromium electrode 2a with B 2 H 6 /
A p-type amorphous silicon layer 12a was formed at about 300 ° by adding 0.25% of SiH 4 .
【００４４】次に、アモルファス合金半導体薄膜１１と
して、アモルファスシリコンカーバイト層を５０００Å
程度積層した。このアモルファスシリコンカーバイト
は、容量結合型のプラズマＣＶＤ法により下記に示す表
１に示すような条件で形成した。Next, as the amorphous alloy semiconductor thin film 11, an amorphous silicon carbide layer of 5000
About laminated. The amorphous silicon carbide was formed by a capacitively coupled plasma CVD method under the conditions shown in Table 1 below.
【００４５】[0045]
【表１】 [Table 1]
【００４６】その後、Ｂ2 Ｈ6 ／ＳｉＨ4 ：０．２５％
のｐ型アモルファスシリコン層１２ｂを３００Å程度形
成し、最後に、クロム電極２ｂを電子ビーム蒸着法によ
り２０００Å程度形成して半導体薄膜サーミスタを作製
した。この実施例の半導体薄膜サーミスタは、図１９の
直線Ｌに示すような温度特性を呈し、５０００程度の高
いＢ定数を有するものであり、図１９の直線Ｍに示すよ
うな温度特性を呈する従来のサーミスタに比べ非常に温
度特性の優れたものとなっている。Thereafter, B 2 H 6 / SiH 4 : 0.25%
The p-type amorphous silicon layer 12b was formed to about 300 °, and finally, the chromium electrode 2b was formed to about 2000 ° by electron beam evaporation to produce a semiconductor thin film thermistor. The semiconductor thin film thermistor of this embodiment has a temperature characteristic as shown by a straight line L in FIG. 19, has a high B constant of about 5000, and has a temperature characteristic as shown by a straight line M in FIG. It has very excellent temperature characteristics as compared to a thermistor.
【００４７】図２、図３はそれぞれくし型の一対の金属
電極構造をもつ、この発明の第２、３の各実施例を示
す。クロム電極、各薄膜の形成条件については上記第１
の実施例と同様である。図２に示す半導体薄膜サーミス
タは、絶縁基板１０上にｐ型アモルファスシリコンカー
バイト薄膜１１が形成され、さらにその上にはｐ型アモ
ルファスシリコン薄膜１２が形成されており、このｐ型
アモルファスシリコン薄膜は、エッチング等により部分
的に除去され、その上にクロム（Ｃｒ）等による金属電
極２が形成されてなる。半導体薄膜３としては、この金
属電極２の間で挟まれた部分が使用されるのである。FIGS. 2 and 3 show second and third embodiments of the present invention each having a pair of comb-shaped metal electrode structures. Regarding the conditions for forming the chromium electrode and each thin film,
This is the same as the embodiment. In the semiconductor thin film thermistor shown in FIG. 2, a p-type amorphous silicon carbide thin film 11 is formed on an insulating substrate 10, and a p-type amorphous silicon thin film 12 is further formed thereon. Is partially removed by etching or the like, and a metal electrode 2 of chromium (Cr) or the like is formed thereon. The portion sandwiched between the metal electrodes 2 is used as the semiconductor thin film 3.
【００４８】図３に示す半導体薄膜サーミスタは、絶縁
基板１０上にクロム（Ｃｒ）等による金属電極２が離間
して形成され、さらにその上にはｐ型アモルファスシリ
コン薄膜１２が形成される。このｐ型アモルファスシリ
コン薄膜は、エッチング等により、離間した金属電極部
を除いて除去される。次に、ｐ型アモルファスシリコン
カーバイト薄膜１１が全体を覆うように形成されてな
る。ここで、ｐ型アモルファスシリコン薄膜１２は離間
していなくともこの発明の目的を達成できる場合がある
が、図３に示すように離間していることが望ましい。半
導体薄膜４はｐ型アモルファスシリコンカーバイト薄膜
１１とｐ型アモルファスシリコン薄膜１２からなる。In the semiconductor thin film thermistor shown in FIG. 3, a metal electrode 2 made of chromium (Cr) or the like is formed on an insulating substrate 10 at a distance, and a p-type amorphous silicon thin film 12 is formed thereon. The p-type amorphous silicon thin film is removed by etching or the like except for the metal electrode portions separated from each other. Next, the p-type amorphous silicon carbide thin film 11 is formed so as to cover the whole. Here, the object of the present invention can sometimes be achieved without the p-type amorphous silicon thin films 12 being separated, but it is desirable that they be separated as shown in FIG. The semiconductor thin film 4 includes a p-type amorphous silicon carbide thin film 11 and a p-type amorphous silicon thin film 12.
【００４９】これら上記第２および３の各実施例でも、
図１９の直線Ｌに示すような優れた温度特性を呈する。
このような上記第１、２および３の各実施例の半導体薄
膜サーミスタにおいて、合金の原料ガスとなるＣＨ4 濃
度を変化させた場合の膜抵抗とＢ定数の変化は、すでに
述べた図１３のようである。この図でのボロン濃度は、
Ｂ2 Ｈ6 ／ＳｉＨ4 ：０．２５％（一定）とした。In each of the second and third embodiments,
Excellent temperature characteristics are exhibited as indicated by the straight line L in FIG.
In the semiconductor thin film thermistors of the first, second and third embodiments, the change in the film resistance and the B constant when the concentration of CH 4 as the material gas of the alloy is changed is the same as that of FIG. It seems. The boron concentration in this figure is
B 2 H 6 / SiH 4 : 0.25% (constant).
【００５０】図１３に示すように、比較的高濃度にド−
ピングされているにもかかわらず、加えられるＣＨ4 量
によりＢ定数・膜抵抗を容易に変化させることができ
る。図１３に示す実験値においては、ＣＨ4 量増加によ
りＢ定数を５０００から７０００に、膜の導電率を１０
-7Ｓ／ｃｍから１０-10 Ｓ／ｃｍまで変化させることが
できた。As shown in FIG. 13, the dose is relatively high.
Despite being pinged, the B constant and the film resistance can be easily changed by the added amount of CH 4 . In the experimental values shown in FIG. 13, the B constant was increased from 5000 to 7000 by increasing the amount of CH 4 , and the conductivity of the film was increased by 10%.
It could be changed from -7 S / cm to 10 -10 S / cm.
【００５１】図４は、さらに良好なオーミック特性を示
すこの発明の第４の実施例を示す。この実施例の半導体
薄膜サーミスタでは、まず、ガラス等の絶縁基板１０上
にクロム電極２ａを電子ビーム蒸着法により２０００Å
程度形成した。次に、単一元素半導体薄膜としてｎ型ア
モルファスシリコン薄膜１２ｃを形成する。この際、形
成はプラズマＣＶＤ法によって燐（Ｐ）がＰＨ3／Ｓｉ
Ｈ4 ：約２％で添加されたｎ型ａ−Ｓｉ膜を下地のクロ
ム電極２ａによりリークが発生しない程度（通常１００
Å以上）積層する。次に、ｎ型アモルファスシリコン薄
膜１２ｃ上に、これとは逆導電型のｐ型のアモルファス
シリコンカーバイト薄膜１１を形成する。具体的に、１
ＭΩ程度の抵抗値を実現するには、ＣＨ4／ＳｉＨ4：
４、Ｂ2 Ｈ 6 ／ＳｉＨ4 ：０．２５％の膜を１ミクロン
程度積層すればよい。FIG. 4 shows better ohmic characteristics.
A fourth embodiment of the present invention will be described. Semiconductor of this embodiment
In the thin film thermistor, first, on an insulating substrate 10 made of glass or the like.
The chromium electrode 2a is 2,000 mm thick by electron beam evaporation.
Degree formed. Next, an n-type semiconductor is formed as a single element semiconductor thin film.
The morphous silicon thin film 12c is formed. At this time,
Phosphorus (P) is formed by PH by plasma CVD.Three/ Si
HFour: The n-type a-Si film added at about 2%
To the extent that leakage does not occur due to the
Å Above) Laminate. Next, n-type amorphous silicon thin
On the film 12c, a p-type amorphous of opposite conductivity type is formed.
A silicon carbide thin film 11 is formed. Specifically, 1
To realize a resistance value of about MΩ, CHFour/ SiHFour:
4, BTwoH 6/ SiHFour: 0.25% film is 1 micron
What is necessary is just to laminate about.
【００５２】さらに、ｐ型アモルファスシリコンカーバ
イト薄膜１１の上には、これとは逆導電型のｎ型のアモ
ルファスシリコン層１２ｄ、クロム電極２ｂをそれぞれ
ｎ型アモルファスシリコン層１２ｃ、クロム電極２ａと
同様の方法で形成する。半導体薄膜５はｐ型アモルファ
スシリコンカーバイト薄膜１１とｎ型アモルファスシリ
コン薄膜１２ｃ、１２ｄからなる。Further, on the p-type amorphous silicon carbide thin film 11, an n-type amorphous silicon layer 12d and a chromium electrode 2b of the opposite conductivity type are respectively formed in the same manner as the n-type amorphous silicon layer 12c and the chromium electrode 2a. It is formed by the method described above. The semiconductor thin film 5 includes a p-type amorphous silicon carbide thin film 11 and n-type amorphous silicon thin films 12c and 12d.
【００５３】半導体薄膜内においては、アモルファス合
金半導体薄膜と単一元素半導体薄膜の接合面にアモルフ
ァス合金半導体薄膜と単一元素半導体薄膜間の再結合電
流によりバリア障壁が生じるが、この実施例では、両者
１１，１２ｃ（１２ｄ）を逆導電型にすることにより、
このバリア障壁による影響を低減したものである。この
原理について、この実施例で用いたのと同様に、単一元
素半導体薄膜としての、例えば、ａ−Ｓｉ薄膜と、アモ
ルファス合金半導体薄膜としての、例えば、ａ−ＳｉＣ
薄膜とで半導体薄膜が構成されている場合の両膜の接合
を例にとって以下に詳しく説明する。In the semiconductor thin film, a barrier occurs due to a recombination current between the amorphous alloy semiconductor thin film and the single element semiconductor thin film at the junction surface between the amorphous alloy semiconductor thin film and the single element semiconductor thin film. By making both 11, 12c (12d) reverse conductivity type,
The effect of the barrier is reduced. With respect to this principle, as in the case of this embodiment, for example, an a-Si thin film as a single element semiconductor thin film and an a-SiC thin film as an amorphous alloy semiconductor thin film are used.
This will be described in detail below by taking as an example the bonding of both films when a semiconductor thin film is constituted by the thin film.
【００５４】図１４は金属電極としてＣｒを用いた場合
のａ−Ｓｉ、ａ−ＳｉＣに対するバンド配置図を示した
ものである。ここで、ａ−Ｓｉ、ａ−ＳｉＣはどちらも
ｐ型にドーピングされたものを考え、ａ−ＳｉＣは結晶
ＳｉＣより類推した値を用いた。図１４に示すように、
ｐ型ａ−Ｓｉとｐ型ａ−ＳｉＣでは真空凖位から価電子
帯までのエネルギー差が２ｅＶ以上もある。FIG. 14 shows a band layout diagram for a-Si and a-SiC when Cr is used as the metal electrode. Here, both a-Si and a-SiC are considered to be p-type doped, and a-SiC used a value inferred from crystalline SiC. As shown in FIG.
In p-type a-Si and p-type a-SiC, the energy difference from the vacuum level to the valence band is 2 eV or more.
【００５５】図１５はＣｒ膜、ｐ型ａ−Ｓｉ薄膜、ｐ型
ａ−ＳｉＣ薄膜をそれぞれ接続させた場合のバンド構造
図を示したものである。図１５より明らかなようにｐ型
ａ−Ｓｉ薄膜とｐ型ａ−ＳｉＣ薄膜との間では２．３ｅ
Ｖ程度の電気的障壁（バリア）が発生している。このバ
リアは、上記真空凖位からのエネルギー差に起因するも
のである。すなわち、図１５に示すように、このような
バリアの発生によりキャリアの空乏（層）化が起こり、
この部分は抵抗体としてでなく容量（コンデンサ）のよ
うに振る舞う。FIG. 15 is a band structure diagram when a Cr film, a p-type a-Si thin film, and a p-type a-SiC thin film are connected to each other. As is apparent from FIG. 15, 2.3 e between the p-type a-Si thin film and the p-type a-SiC thin film.
An electric barrier (barrier) of about V is generated. This barrier is caused by the energy difference from the vacuum level. That is, as shown in FIG. 15, the generation of such a barrier causes the depletion (layer) of carriers to occur,
This part behaves like a capacitor (capacitor), not as a resistor.
【００５６】図２０は、この状態を等価回路に示したも
のである。図２０に示すように、可変コンデンサＣがサ
ーミスタ抵抗Ｒに直列接続されたのと等価になる。これ
が、抵抗値のばらつき・ノイズ・Ｂ定数低下の原因とな
っていると考えられる。例えば、抵抗値のばらつきにつ
いては、「バリア（容量）抵抗≪サーミスタ抵抗」の場
合には問題とならないが、バリア（容量）抵抗が無視で
きなくなるとばらつきに影響する。これは、バリア部分
は主にトンネル電流により電流が流れると考えられる
が、このような電流を一定に制御することは難しく、ま
た、ヘテロ接合によるバリア自体も不安定なものである
からである。FIG. 20 shows this state in an equivalent circuit. As shown in FIG. 20, this is equivalent to connecting the variable capacitor C to the thermistor resistor R in series. This is considered to be the cause of variation in resistance value, noise, and a decrease in B constant. For example, the variation of the resistance value does not matter in the case of “barrier (capacitance) resistance≪thermistor resistance”, but affects the variation if the barrier (capacitance) resistance cannot be ignored. This is because a current is considered to flow mainly in the barrier portion due to a tunnel current. However, it is difficult to control such a current to be constant, and the barrier itself due to the heterojunction is also unstable.
【００５７】また、Ｂ定数低下については以下のように
説明できる。前記バリアをショットキー型のバリアと仮
定すればＩ（電流）−Ｖ（電圧）特性は次式で与えられ
る。 Ｉ＝Ｉ0 ｛ｅｘｐ（Ｖ／ＶT ) −１｝ (4) ここで、 ＶT ＝ｋＴ／ｑ Ｉ0 ＝ＡＲＴ2 ・ｅｘｐ（−φb ／ＶT ） Ｒ ：リチャードソン定数 φb ：バリア高さ である。(4)式を温度について微分すると、 （ｄＩ／ｄＴ）v=const ＝Ｉ0 ｛［（１／Ｉ0 ）・（ｄＩ0 ／ｄＴ）］ −［Ｖ／（ＶT Ｔ）］｝ (5) となる。第１項については、 ｄＩ0 ／ｄＴ＝｛（２／Ｔ）＋［φb ／（ＶT Ｔ）］｝Ｉ0 〜［φb ／（ＶT Ｔ）］Ｉ0 となり、 （１／Ｉ0 ）・（ｄＩ0 ／ｄＴ）＝φb ／（ＶT Ｔ） (6) と記述できる。そこで(6)式を(5)式に代入すると、 （ｄＩ／ｄＴ）v=const ＝Ｉ0 ｛［φb ／（ＶT Ｔ）］−［Ｖ／（ＶT Ｔ）］｝ ＝Ｉ0 ｛［ｑ（φb −Ｖ）］／ｋＴ2 ｝〜１／Ｔ2 となる。したがって、バリア部分の抵抗値は温度の二乗
の逆数に比例して変化する。The decrease in the B constant can be explained as follows. Assuming that the barrier is a Schottky barrier, the I (current) -V (voltage) characteristic is given by the following equation. I = I 0 {exp (V / V T ) −1} (4) where V T = kT / q I 0 = ART 2 · exp (−φ b / V T ) R: Richardson constant φ b : The barrier height. (4) Differentiating the temperature equation, (dI / dT) v = const = I 0 {[(1 / I 0) · (dI 0 / dT)] - [V / (V T T)]} (5 ). Regarding the first term, dI 0 / dT = {(2 / T) + [φ b / (V T T)]} I 0 to [φ b / (V T T)] I 0 , and (1 / I 0 ) · (dI 0 / dT) = φ b / (V T T) (6) So (6) Substituting expression (5) below, (dI / dT) v = const = I 0 {[φ b / (V T T)] - [V / (V T T)]} = I 0 a {[q (φ b -V) ] / kT 2} ~1 / T 2. Therefore, the resistance value of the barrier portion changes in proportion to the reciprocal of the square of the temperature.
【００５８】これに対し薄膜抵抗体に使用されるアモル
ファス半導体は、バンド型伝導を示すため、温度に対し
ては指数関数的に変化する。このため、前記バリアの存
在によりＢ定数低下に影響するのである。図２１はそれ
ぞれ真空凖位からのバンド図、図２２は上記３つの材料
を接触させた場合のバンド図を示したものである。ここ
で、ｎ型アモルファスシリコンの伝導に寄与するキャリ
アは電子であり、ｐ型アモルファスシリコンカーバイト
の伝導に寄与するキャリアは正孔（ホール）である。こ
のため、図２２に示すように、ｎ型アモルファスシリコ
ン層とｐ型アモルファスシリコンカーバイト層の間では
電子と正孔が再結合し再結合電流が流れるようになる。
この再結合電流については、図２２より明らかなように
アモルファスシリコン層とｐ型アモルファスシリコンカ
ーバイト層間に生じるバリア障壁には影響されず、良好
なオーミック特性が得られるのである。ここで、再結合
の完全化を図るためにはアモルファスシリコン層とアモ
ルファスシリコンカーバイト層の間に再結合中心（例え
ば欠陥凖位）を多く有する層を設けることが望ましい。On the other hand, an amorphous semiconductor used for a thin film resistor exhibits band-type conduction, and thus changes exponentially with temperature. Therefore, the presence of the barrier affects the B constant. FIG. 21 is a band diagram from the vacuum level, and FIG. 22 is a band diagram when the above three materials are brought into contact. Here, the carriers that contribute to the conduction of the n-type amorphous silicon are electrons, and the carriers that contribute to the conduction of the p-type amorphous silicon carbide are holes. Therefore, as shown in FIG. 22, electrons and holes recombine between the n-type amorphous silicon layer and the p-type amorphous silicon carbide layer, and a recombination current flows.
This recombination current is not affected by the barrier formed between the amorphous silicon layer and the p-type amorphous silicon carbide layer, as shown in FIG. 22, and good ohmic characteristics can be obtained. Here, in order to complete recombination, it is desirable to provide a layer having many recombination centers (for example, defect levels) between the amorphous silicon layer and the amorphous silicon carbide layer.
【００５９】要するに、この第４の実施例では、アモル
ファス合金半導体薄膜と金属電極の間に、アモルファス
合金半導体薄膜とは逆導電型の単一元素半導体薄膜を挿
入したことから、薄膜抵抗体と金属電極間のショットキ
ー障壁等のバリヤをアモルファス合金半導体薄膜と金属
電極間に生じたよりも低減し、しかも、アモルファス合
金半導体薄膜と単一元素半導体薄膜間の再結合電流によ
り薄膜抵抗体で発生するバリア障壁による影響を低減し
たものである。In short, in the fourth embodiment, a single-element semiconductor thin film having a conductivity type opposite to that of the amorphous alloy semiconductor thin film is inserted between the amorphous alloy semiconductor thin film and the metal electrode. A barrier, such as a Schottky barrier between electrodes, which is smaller than that between the amorphous alloy semiconductor thin film and the metal electrode, and which is generated in the thin film resistor due to a recombination current between the amorphous alloy semiconductor thin film and the single element semiconductor thin film. The effect of the barrier is reduced.
【００６０】図２３は、ｐ型のアモルファスシリコンカ
ーバイト薄膜と、これとは逆導電型の単一元素半導体薄
膜として、ＰＨ3／ＳｉＨ4 ：１％のｎ型アモルファス
シリコン薄膜を用いた場合のＩ（電流）−Ｖ（電圧）特
性を示したものである。一方、図２４は、薄膜抵抗体内
のアモルファスシリコンカーバイト薄膜と単一元素半導
体薄膜を同一導電型にした構造のＩ−Ｖ特性を示す。図
２３、図２４から明らかなように、この第４の実施例の
ほうが、両薄膜を同一導電型にした構造に比べ、物性の
歪み・容量成分が改善され抵抗体内の薄膜の接合によっ
て生じるバリア障壁による影響が低減されているのが分
かる。FIG. 23 shows a case where an n-type amorphous silicon thin film of PH 3 / SiH 4 : 1% is used as a p-type amorphous silicon carbide thin film and a single-element semiconductor thin film of the opposite conductivity type. It shows an I (current) -V (voltage) characteristic. On the other hand, FIG. 24 shows the IV characteristics of a structure in which the amorphous silicon carbide thin film and the single element semiconductor thin film in the thin film resistor have the same conductivity type. As is clear from FIGS. 23 and 24, in the fourth embodiment, compared to a structure in which both thin films are of the same conductivity type, the distortion and the capacitance component of the physical properties are improved, and the barrier generated by the bonding of the thin films in the resistor is improved. It can be seen that the effect of the barrier is reduced.
【００６１】なお、この第４の実施例でも、図１９の直
線Ｌに示すような優れた温度特性を呈する。続いて、半
導体薄膜サーミスが緩衝層を有する第５の実施例を説明
する。図５は、第５の実施例の半導体薄膜サーミスを示
す。図５において、半導体薄膜サーミスタは、温度の変
化によって抵抗値が変化する薄膜抵抗体１がアモルファ
スシリコンカーバイト薄膜１１、そのアモルファスシリ
コンカーバイト薄膜の両側に一対の緩衝層１３ａ、１３
ｂ、一対のアモルファスシリコン薄膜１２ａ、１２ｂお
よび一対のクロム電極２ａ、２ｂが順次設けられてな
る。さらに、緩衝層１３ａ、１３ｂはアモルファスシリ
コンカーバイト薄膜１１からそれぞれアモルファスシリ
コン薄膜１２ａ、１２ｂまでのいずれかの組成を有す
る。The fourth embodiment also exhibits excellent temperature characteristics as shown by a straight line L in FIG. Next, a description will be given of a fifth embodiment in which the semiconductor thin film thermistor has a buffer layer. FIG. 5 shows a semiconductor thin film thermistor of the fifth embodiment. In FIG. 5, a semiconductor thin film thermistor includes an amorphous silicon carbide thin film 11 whose resistance value changes with a change in temperature, and a pair of buffer layers 13a, 13a on both sides of the amorphous silicon carbide thin film.
b, a pair of amorphous silicon thin films 12a and 12b and a pair of chromium electrodes 2a and 2b are sequentially provided. Further, the buffer layers 13a and 13b have any composition from the amorphous silicon carbide thin film 11 to the amorphous silicon thin films 12a and 12b, respectively.
【００６２】以下製造方法について説明する。まず、図
５中のガラス等の絶縁基板１０上にクロム電極２ａを電
子ビーム蒸着法により２０００Å程度形成した。次に、
ドーピングされた（ｐ型あるいはｎ型））アモルファス
シリコン薄膜１２ａを形成する。形成は、プラズマＣＶ
Ｄ法によって下地のクロム電極２ａの表面形状により、
リークが発生しない程度（通常１００Å以上）積層す
る。Hereinafter, the manufacturing method will be described. First, a chromium electrode 2a was formed on an insulating substrate 10 made of glass or the like in FIG. next,
A doped (p-type or n-type) amorphous silicon thin film 12a is formed. The formation is plasma CV
According to the surface shape of the underlying chrome electrode 2a by the D method,
The layers are laminated to the extent that no leak occurs (usually 100 ° or more).
【００６３】次に、緩衝層１３ａを積層する。この緩衝
層は次に積層するアモルファスシリコンカーバイト薄膜
１１との中間の組成を有する層が用いられる。さらに、
緩衝層１３ａの上にはアモルファスシリコンカーバイト
薄膜１１を積層した。形成は、プラズマＣＶＤ法によっ
て、ＣＨ4 ／ＳｉＨ4 ＝１〜１０程度で炭素濃度が約
０．１強〜０．５程度のものが積層される。Next, the buffer layer 13a is laminated. As this buffer layer, a layer having an intermediate composition with the amorphous silicon carbide thin film 11 to be laminated next is used. further,
The amorphous silicon carbide thin film 11 was laminated on the buffer layer 13a. The layers are formed by a plasma CVD method with CH 4 / SiH 4 = 1 to 10 and a carbon concentration of about 0.1 to 0.5.
【００６４】さらに、このアモルファスシリコンカーバ
イト薄膜１１の上には、緩衝層１３ａ、アモルファスシ
リコン薄膜１２ａと同様にして形成された緩衝層１３
ｂ、アモルファスシリコン薄膜１２ｂが積層される。最
後に、クロム電極２ａと同様にしてクロム電極２ｂが形
成される。具体的には、ＣＨ4 ／ＳｉＨ4 ＝４（炭素濃
度が約０．３）、Ｂ2 Ｈ6 ／ＳｉＨ4 ＝０．２５％のｐ
型アモルファスシリコンカーバイト薄膜１１を１．５μ
ｍ厚に形成し、Ｂ2 Ｈ6 ／ＳｉＨ4 ＝１％のｐ型アモル
ファスシリコン薄膜１２ａ、１２ｂを用いた。緩衝層１
３ａ、１３ｂとして、ｐ型アモルファスシリコン薄膜１
２ａ、１２ｂの側から、それぞれＣＨ4 ／ＳｉＨ4 ＝
０．７５（炭素濃度が約０．１）、Ｂ2 Ｈ6 ／ＳｉＨ4
＝１％のアモルファスシリコンカーバイト薄膜、ＣＨ
4 ／ＳｉＨ4 ＝２（炭素濃度が約０．２）、Ｂ2 Ｈ6 ／
ＳｉＨ4 ＝１％のアモルファスシリコンカーバイト薄
膜、のある２層構造を用いた。バリヤは３等分される形
となる。Further, on the amorphous silicon carbide thin film 11, a buffer layer 13a and a buffer layer 13 formed in the same manner as the amorphous silicon thin film 12a are formed.
b, an amorphous silicon thin film 12b is laminated. Finally, a chrome electrode 2b is formed in the same manner as the chrome electrode 2a. Specifically, p 4 of CH 4 / SiH 4 = 4 (carbon concentration is about 0.3) and B 2 H 6 / SiH 4 = 0.25%
1.5 μm amorphous silicon carbide thin film 11
m is formed with a thickness, B 2 H 6 / SiH 4 = 1% of p-type amorphous silicon thin film 12a, and 12b were used. Buffer layer 1
3a and 13b, p-type amorphous silicon thin film 1
From the sides of 2a and 12b, CH 4 / SiH 4 =
0.75 (carbon concentration about 0.1), B 2 H 6 / SiH 4
= 1% amorphous silicon carbide thin film, CH
4 / SiH 4 = 2 (carbon concentration about 0.2), B 2 H 6 /
A two-layer structure with an amorphous silicon carbide thin film of SiH 4 = 1% was used. The barrier is divided into three equal parts.
【００６５】そして、第５の実施例の場合、加えて、ｐ
型アモルファスシリコンカーバイト薄膜１１と緩衝層１
３ａ、１３ｂの間にそれぞれ、ＣＨ4 ／ＳｉＨ4 ＝４
（炭素濃度が約０．３）、Ｂ2 Ｈ6 ／ＳｉＨ4 ＝１％の
アモルファスシリコンカーバイト薄膜を設け、ｐ型アモ
ルファスシリコンカーバイト薄膜１１と緩衝層１３ａ、
１３ｂの接合が良好なものとなるようにした。つまり、
ｐ型アモルファスシリコンカーバイト薄膜１１と緩衝層
１３ａ、１３ｂの間に接合層用のアモルファスシリコン
カーバイト薄膜を介設したのである。Then, in the case of the fifth embodiment, p
Type amorphous silicon carbide thin film 11 and buffer layer 1
CH 4 / SiH 4 = 4 between 3a and 13b, respectively
(Carbon concentration of about 0.3), an amorphous silicon carbide thin film of B 2 H 6 / SiH 4 = 1% is provided, and a p-type amorphous silicon carbide thin film 11 and a buffer layer 13a are provided.
13b was made to be good. That is,
An amorphous silicon carbide thin film for a bonding layer was interposed between the p-type amorphous silicon carbide thin film 11 and the buffer layers 13a and 13b.
【００６６】図２５は、この構成により形成したサーミ
スタのＩ（電流）−Ｖ（電圧）特性であり、図２４の場
合と比較すると、明らかに特性の歪み・容量成分が改善
され、バリア障壁による影響が低減されているのがわか
る。また、この発明の他の実施例として、緩衝層が、図
１８に示すように、アモルファスシリコン薄膜の側から
アモルファスシリコンカーバイト薄膜までの炭素濃度０
〜約０．３の間で連続するようにガス組成比ＣＨ4 ／Ｓ
ｉＨ4 を０〜４の間で連続的に変化させて形成されてい
るものが挙げられ、図２６は、この構成において緩衝層
をＣＨ4 ／ＳｉＨ4 ＝０〜４まで連続的に変化させた場
合のサーミスタのＩ（電流）−Ｖ（電圧）特性を示した
ものであるが、この場合も同様に、明らかに特性の歪み
・容量成分が改善され、バリヤ障壁による影響が低減さ
れているのがわかる。FIG. 25 shows the I (current) -V (voltage) characteristics of the thermistor formed by this configuration. Compared with FIG. 24, the distortion / capacitance component of the characteristics is clearly improved, and It can be seen that the effect has been reduced. In another embodiment of the present invention, as shown in FIG. 18, the buffer layer has a carbon concentration of 0% from the amorphous silicon thin film side to the amorphous silicon carbide thin film.
Gas composition ratio CH 4 / S so as to be continuous between
One example is that the iH 4 is formed by continuously changing iH 4 between 0 and 4. FIG. 26 shows that the buffer layer is continuously changed from CH 4 / SiH 4 = 0 to 4 in this configuration. The graph shows the I (current) -V (voltage) characteristics of the thermistor in this case. Similarly, in this case, the distortion / capacitance component of the characteristics is clearly improved, and the influence of the barrier barrier is reduced. I understand.
【００６７】つぎに、上記第１の実施例の半導体薄膜サ
ーミスタを赤外線検出素子の検出部に用いた場合の第６
の実施例を示す。図６、図７は赤外線検出素子の断面図
と立体図を示したものである。図６、図７に示す赤外線
検出素子では、ＨＦ−ＨＮＯ3 系あるいはＫＯＨ等のエ
ッチング液により裏面から表面に貫通するようにエッチ
ングされたシリコン基板１５と、このシリコン基板の表
面にシリコン酸化膜とシリコン窒化膜が多層に形成され
た熱絶縁膜６が形成されている。この実施例においては
このようにシリコン酸化膜とシリコン窒化膜の多層構造
を用いているが、これは引っ張り・圧縮特性をもつ薄膜
を多層積層することにより全体の反りを軽減することを
目的とするものであって、シリコン酸化膜等の熱絶縁膜
単層であってもよい。Next, a sixth embodiment will be described in which the semiconductor thin film thermistor of the first embodiment is used as a detecting section of an infrared detecting element.
The following shows an example. 6 and 7 show a sectional view and a three-dimensional view of the infrared detecting element. In the infrared detecting element shown in FIGS. 6 and 7, a silicon substrate 15 is etched by an etching solution such as HF-HNO 3 or KOH so as to penetrate from the back surface to the front surface, and a silicon oxide film is formed on the surface of the silicon substrate. A thermal insulating film 6 in which a silicon nitride film is formed in multiple layers is formed. In this embodiment, a multilayer structure of a silicon oxide film and a silicon nitride film is used as described above, but this is intended to reduce the overall warpage by laminating multiple thin films having tensile and compressive characteristics. It may be a single layer of a heat insulating film such as a silicon oxide film.
【００６８】赤外線検出素子の基板１５は、ＨＦ−ＨＮ
Ｏ3 系あるいはＫＯＨ等のエッチング液により裏面から
表面に貫通するようにエッチングされており、そのエッ
チング部分に赤外線検出部が熱絶縁膜６を介して薄膜サ
ーミスタ、赤外線吸収膜７の順に設けられてなる。次
に、この熱絶縁膜６上には金属電極薄膜２ｃが形成され
るが、これはＮｉ−Ｃｒ系であることが望ましい。さら
に、この金属電極薄膜上には上記第１実施例の薄膜抵抗
体１が形成され、Ｃｒ系の金属電極薄膜２ｂが形成さ
れ、最後にこれらを覆うように赤外線吸収膜７が形成さ
れる。なお、符号８はスリットである。The substrate 15 of the infrared detecting element is made of HF-HN
It is etched by an etchant such as O 3 system or KOH so as to penetrate from the back surface to the front surface. At the etched portion, a thin-film thermistor and a infrared absorption film 7 are provided in this order via a heat insulating film 6. Become. Next, a metal electrode thin film 2c is formed on the heat insulating film 6, and it is preferable that this is a Ni-Cr type. Further, the thin film resistor 1 of the first embodiment is formed on the metal electrode thin film, a Cr-based metal electrode thin film 2b is formed, and finally, an infrared absorbing film 7 is formed so as to cover them. Reference numeral 8 denotes a slit.
【００６９】なお、上記第２〜５の各実施例の半導体薄
膜サーミスタも、勿論、赤外線検出素子の検出部に用い
ることができることは言うまでもない。It is needless to say that the semiconductor thin film thermistors of the second to fifth embodiments can also be used for the detecting section of the infrared detecting element.
【００７０】[0070]
【発明の効果】以上のように、この発明では、アモルフ
ァス単一元素薄膜を抵抗体に用いた従来の半導体薄膜サ
ーミスタにおける問題点、 高いＢ定数（５０００以
上）のサーミスタが実現しにくい、 低濃度ドーピン
グによりＢ定数を高くした場合には、膜質制御および再
現性等に問題がある、また、金属電極との良好なオーミ
ック特性も得られにくい、等を合金化により解決するも
のである。すなわち、この発明では、抵抗体としてアモ
ルファス合金半導体膜を用いたので、高いＢ定数を有す
るサーミスタが膜質の制御が容易で再現性良く実現でき
る。また、Ｂ定数・膜抵抗については、単一元素に加え
る合金化元素（例えば炭素等）の量により自由に変化さ
せることができ、自由度の高いサーミスタ設計と安定し
た製造工程を提供できるものである。As described above, according to the present invention, there are problems in the conventional semiconductor thin film thermistor using an amorphous single element thin film as a resistor, and it is difficult to realize a thermistor having a high B constant (5000 or more). When the B constant is increased by doping, problems such as film quality control and reproducibility and difficulty in obtaining good ohmic characteristics with a metal electrode are solved by alloying. That is, in the present invention, since the amorphous alloy semiconductor film is used as the resistor, a thermistor having a high B constant can easily control the film quality and can be realized with good reproducibility. Further, the B constant and the film resistance can be freely changed depending on the amount of an alloying element (for example, carbon or the like) added to a single element, so that a highly flexible thermistor design and a stable manufacturing process can be provided. is there.
【００７１】この発明は、半導体薄膜の金属電極に接す
る面に単一元素半導体薄膜を設けたので、サーミスタ特
性の低下を解決し、半導体薄膜と金属電極間の良好な接
合強度を得ることができるものである。これらのことか
ら、この発明にかかる赤外線検出素子は、低ノイズ・高
感度なものとなっている。そして、アモルファス合金半
導体薄膜と単一元素半導体薄膜の間に、アモルファス合
金半導体薄膜と単一元素半導体薄膜の中間の物性を有す
る緩衝層を挿入する場合、バリア障壁による影響を除去
あるいは低減してノイズ・抵抗値のばらつき・Ｂ定数の
低下を防止でき、これによりサーミスタ特性が低減する
のを回避でき、薄膜抵抗体と金属電極間のコンタクトも
より良くなるという利点がある。According to the present invention, since the single-element semiconductor thin film is provided on the surface of the semiconductor thin film which is in contact with the metal electrode, a decrease in thermistor characteristics can be solved, and a good bonding strength between the semiconductor thin film and the metal electrode can be obtained. Things. For these reasons, the infrared detection element according to the present invention has low noise and high sensitivity. When a buffer layer having an intermediate property between the amorphous alloy semiconductor thin film and the single element semiconductor thin film is inserted between the amorphous alloy semiconductor thin film and the single element semiconductor thin film, the effect of the barrier barrier is removed or reduced to reduce noise. There is an advantage that a variation in resistance value and a decrease in the B constant can be prevented, whereby a decrease in thermistor characteristics can be avoided, and a contact between the thin-film resistor and the metal electrode is improved.
【図１】この発明の第１の実施例を示す構成説明図。FIG. 1 is a configuration explanatory view showing a first embodiment of the present invention.
【図２】この発明の第２の実施例を示す構成説明図。FIG. 2 is a configuration explanatory view showing a second embodiment of the present invention.
【図３】この発明の第３の実施例を示す構成説明図。FIG. 3 is a configuration explanatory view showing a third embodiment of the present invention.
【図４】この発明の第４の実施例を示す構成説明図。FIG. 4 is a configuration explanatory view showing a fourth embodiment of the present invention.
【図５】この発明の第５の実施例を示す構成説明図。FIG. 5 is a configuration explanatory view showing a fifth embodiment of the present invention.
【図６】上記第１の実施例の半導体薄膜をサーミスタに
用いた場合の、この発明の第６の実施例にかかる赤外線
検出素子の構成説明図。FIG. 6 is a structural explanatory view of an infrared detecting element according to a sixth embodiment of the present invention when the semiconductor thin film of the first embodiment is used for a thermistor.
【図７】この第６の実施例にかかる赤外線検出素子の一
部断面斜視図。FIG. 7 is a perspective view, partly in section, of an infrared detecting element according to a sixth embodiment;
【図８】シリコンカーバイドにおけるガス組成比と炭素
濃度の関係を示すグラフFIG. 8 is a graph showing a relationship between a gas composition ratio and a carbon concentration in silicon carbide.
【図９】ボロン（Ｂ）によりｐ型にドーピングされた単
一元素半導体のバンド図。FIG. 9 is a band diagram of a single element semiconductor doped p-type with boron (B).
【図10】比較的高濃度にド−ピングされた、合金半導体
のバンド図。FIG. 10 is a band diagram of an alloy semiconductor doped at a relatively high concentration.
【図11】アモルファスシリコンの一般的なドーピング特
性を示す、ドープ量対膜の導電率特性図。FIG. 11 is a graph showing the doping amount versus the conductivity characteristic of a film, showing general doping characteristics of amorphous silicon.
【図12】アモルファスシリコンの一般的なドーピング特
性を示す、ドープ量対膜の活性化エネルギ−特性図。FIG. 12 is a graph showing the doping amount versus the activation energy of the film, showing the general doping characteristics of amorphous silicon.
【図13】合金半導体薄膜サーミスタの製造において、Ｃ
Ｈ4 濃度を変化させた場合の膜抵抗とＢ定数の変化を示
す特性図。FIG. 13 illustrates a method for manufacturing an alloy semiconductor thin film thermistor.
FIG. 6 is a characteristic diagram showing changes in the film resistance and the B constant when the H 4 concentration is changed.
【図14】金属電極としてのＣｒ膜を用いた場合のａ−Ｓ
ｉ膜、ａ−ＳｉＣ膜に対する一般的なバンド配置図。FIG. 14: aS in the case of using a Cr film as a metal electrode
FIG. 4 is a general band layout diagram for an i film and an a-SiC film.
【図15】金属電極としてのＣｒ膜、ａ−Ｓｉ膜、ａ−Ｓ
ｉＣ膜をそれぞれ接続させた場合のバンド構造図。FIG. 15 shows a Cr film, a-Si film, and aS as metal electrodes.
The band structure figure at the time of connecting each iC film.
【図16】図１５の等価回路図。16 is an equivalent circuit diagram of FIG.
【図17】緩衝層のある場合の半導体薄膜サーミスタにお
けるバンド図。FIG. 17 is a band diagram of a semiconductor thin film thermistor having a buffer layer.
【図18】緩衝層のある場合の他の半導体薄膜サーミスタ
におけるバンド図。FIG. 18 is a band diagram of another semiconductor thin film thermistor having a buffer layer.
【図19】この発明の半導体薄膜サーミスタと従来のサー
ミスタの温度特性図。FIG. 19 is a temperature characteristic diagram of the semiconductor thin film thermistor of the present invention and a conventional thermistor.
【図20】図１５の等価回路図。20 is an equivalent circuit diagram of FIG.
【図21】クロム電極、ｎ型アモルファスシリコン薄膜
（単一元素半導体薄膜）およびｐ型アモルファスシリコ
ンカーバイト薄膜（アモルファス合金半導体薄膜）にお
けるそれぞれ真空凖位からのバンド図。FIG. 21 is a band diagram from a vacuum level in each of a chromium electrode, an n-type amorphous silicon thin film (single element semiconductor thin film), and a p-type amorphous silicon carbide thin film (amorphous alloy semiconductor thin film).
【図22】クロム電極と、ｎ型アモルファスシリコン薄膜
（単一元素半導体薄膜）と、ｐ型アモルファスシリコン
カーバイト薄膜（アモルファス合金半導体薄膜）を接触
させた場合のバンド構造図。FIG. 22 is a band structure diagram when a chromium electrode, an n-type amorphous silicon thin film (single element semiconductor thin film), and a p-type amorphous silicon carbide thin film (amorphous alloy semiconductor thin film) are brought into contact.
【図23】上記第４の実施例の場合のＩ（電流）−Ｖ（電
圧）特性図。FIG. 23 is an I (current) -V (voltage) characteristic diagram in the case of the fourth embodiment.
【図24】合金半導体薄膜と単一元素半導体薄膜を同一導
電型にした構造のＩ（電流）−Ｖ（電圧）特性図。FIG. 24 is an I (current) -V (voltage) characteristic diagram of a structure in which an alloy semiconductor thin film and a single element semiconductor thin film have the same conductivity type.
【図25】第５の実施例の場合のＩ（電流）−Ｖ（電圧）
特性図。FIG. 25: I (current) -V (voltage) in the case of the fifth embodiment
Characteristic diagram.
【図26】第５の実施例の変形例の場合のＩ（電流）−Ｖ
（電圧）特性図。FIG. 26 shows a relation between I (current) -V in a modification of the fifth embodiment.
(Voltage) characteristic diagram.
１，３，４，５ いずれも、半導体薄膜 ２，２ａ，２ｂ いずれも、クロム（Ｃｒ）電
極（金属電極） ２ｃ ニッケル−クロム（Ｎｉ−Ｃｒ）電極
（金属電極） ６ 熱絶縁膜 ７ 赤外線吸収膜 ９ 半導体薄膜サーミスタ １１ ｐ型ａ−ＳｉＣ膜（アモルファス合金半
体薄膜） １２，１２ａ，１２ｂ いずれも、ｐ型ａ−Ｓ
ｉ膜（単一元素半導体薄膜） １２ｃ，１２ｄ いずれも、ｎ型ａ−Ｓｉ膜
（単一元素半導体薄膜） １３ａ，１３ｂ いずれも、緩衝層膜） １５ 赤外線検出素子の基板1, 3, 4, 5 All semiconductor thin films 2, 2a, 2b All chromium (Cr) electrodes (metal electrodes) 2c Nickel-chromium (Ni-Cr) electrodes (metal electrodes) 6 Thermal insulation film 7 Infrared absorption Film 9 Semiconductor thin film thermistor 11 p-type a-SiC film (amorphous alloy half-film) 12, 12a, 12b All p-type a-S
i film (single element semiconductor thin film) 12c, 12d Both n-type a-Si film (single element semiconductor thin film) 13a, 13b Both buffer layer films 15 Substrate of infrared detecting element
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪井 淳 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 相澤 浩一 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 中邑 卓郎 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 昭61−30730（ＪＰ，Ａ) 特開 昭62−245602（ＪＰ，Ａ) 特開 昭63−285902（ＪＰ，Ａ) 特開 昭54−35352（ＪＰ，Ａ) 「電子展望」昭和57年５月号 Ｐ78〜 81 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Jun Sakai, Matsushita Electric Works Co., Ltd., 1048 Kadoma, Kadoma, Osaka Prefecture (72) Inventor Koichi Aizawa 1048 Kadoma, Kazuma, Kadoma, Osaka, Japan Inventor Takuo Nakamura 1048 Kazuma Kadoma, Kadoma City, Osaka Pref. Matsushita Electric Works, Ltd. (56) Reference JP-A-61-30730 (JP, A) JP-A-62-245602 (JP, A) JP-A 63-285902 (JP, A) JP-A-54-35352 (JP, A) "Electronic Outlook", May 1982, pp. 78-81
Claims (13)
抗体が半導体薄膜で形成されており、この半導体薄膜に
それぞれ接するようにして一対の金属電極が設けられて
いる半導体薄膜サーミスタにおいて、前記半導体薄膜
が、前記一対の金属電極と非接触に配置されたアモルフ
ァス合金半導体薄膜と、このアモルファス合金半導体薄
膜と前記一対の金属電極の間に配置された単一元素半導
体薄膜とからなることを特徴とする半導体薄膜サーミス
タ。1. A semiconductor thin film thermistor in which a resistor whose resistance value changes according to a change in temperature is formed of a semiconductor thin film, and a pair of metal electrodes are provided so as to be in contact with the semiconductor thin film, respectively. The thin film comprises an amorphous alloy semiconductor thin film disposed in non-contact with the pair of metal electrodes, and a single element semiconductor thin film disposed between the amorphous alloy semiconductor thin film and the pair of metal electrodes. Semiconductor thin film thermistor.
ンとシリコン以外の４族系元素および／または５族系元
素との合金からなるアモルファス半導体薄膜である請求
項１記載の半導体薄膜サーミスタ。2. The semiconductor thin film thermistor according to claim 1, wherein the amorphous alloy semiconductor thin film is an amorphous semiconductor thin film made of an alloy of silicon and a group 4 element and / or a group 5 element other than silicon.
合金がシリコンカーバイトであって薄膜での炭素濃度
〔炭素原子の数／（シリコン原子の数＋炭素原子の
数）〕が０．０１〜０．５である請求項２記載の半導体
薄膜サーミスタ。3. The amorphous alloy semiconductor thin film is composed of silicon carbide having a carbon concentration [number of carbon atoms / (number of silicon atoms + number of carbon atoms)] of 0.01 to 0. 3. The semiconductor thin film thermistor according to claim 2, wherein
半導体薄膜とが、ほぼ同じ不純物濃度を有する請求項１
から３までのいずれかに記載の半導体薄膜サーミスタ。4. An amorphous alloy semiconductor thin film and a single element semiconductor thin film have substantially the same impurity concentration.
4. The semiconductor thin film thermistor according to any one of items 1 to 3.
半導体薄膜とが、逆導電型となるよう不純物がドーピン
グされている請求項１から４までのいずれかに記載の半
導体薄膜サーミスタ。5. The semiconductor thin film thermistor according to claim 1, wherein the amorphous alloy semiconductor thin film and the single element semiconductor thin film are doped with impurities so as to have opposite conductivity types.
に設けられている請求項１から５までのいずれかに記載
の半導体薄膜サーミスタ。6. The semiconductor thin film thermistor according to claim 1, wherein a pair of metal electrodes are provided so as to sandwich the semiconductor thin film.
半導体薄膜との間に、前記アモルファス合金半導体薄膜
の組成から前記単一元素半導体薄膜の組成までのいずれ
かの組成を有する緩衝層が少なくとも１層設けられてい
る請求項１から６までのいずれかに記載の半導体薄膜サ
ーミスタ。7. At least one buffer layer having a composition from the composition of the amorphous alloy semiconductor thin film to the composition of the single element semiconductor thin film is provided between the amorphous alloy semiconductor thin film and the single element semiconductor thin film. The semiconductor thin film thermistor according to any one of claims 1 to 6, which is provided.
ルファス合金半導体薄膜と単一元素半導体薄膜の間に生
じる電気的障壁をほぼ３等分するような組成比で構成さ
れている請求項７記載の半導体薄膜サーミスタ。8. A buffer layer comprising two layers, wherein the two layers have a composition ratio such that an electric barrier generated between the amorphous alloy semiconductor thin film and the single element semiconductor thin film is substantially equally divided into three. Item 7. A semiconductor thin film thermistor according to Item 7.
合金がシリコンカーバイトであって薄膜での炭素濃度が
約０．３であり、緩衝層が前記アモルファス合金半導体
薄膜側に位置し薄膜での炭素濃度約０．２であるシリコ
ンカーバイトの第１層と、単一元素半導体薄膜側に位置
し薄膜での炭素濃度約０．１であるシリコンカーバイト
の第２層とからなる請求項８記載の半導体薄膜サーミス
タ。9. An amorphous alloy semiconductor thin film is composed of silicon carbide having a carbon concentration of about 0.3 in the thin film, and a buffer layer is located on the amorphous alloy semiconductor thin film side and the carbon concentration in the thin film is small. 9. The method of claim 8, further comprising a first layer of silicon carbide having a thickness of about 0.2 and a second layer of silicon carbide having a carbon concentration of about 0.1 on the single element semiconductor thin film side. Semiconductor thin film thermistor.
組成から単一元素半導体薄膜の組成まで連続的に組成を
変化させた層である請求項７記載の半導体薄膜サーミス
タ。10. The semiconductor thin film thermistor according to claim 7, wherein the buffer layer is a layer whose composition is continuously changed from the composition of the amorphous alloy semiconductor thin film to the composition of the single element semiconductor thin film.
合金がシリコンカーバイトであって薄膜での炭素濃度が
約０．３であり、緩衝層が前記アモルファス合金半導体
薄膜側から連続して炭素濃度が約０．３〜０の間で大き
く変化しているシリコンカーバイトである請求項１０記
載の半導体薄膜サーミスタ。11. An amorphous alloy semiconductor thin film is composed of silicon carbide having a carbon concentration of about 0.3 in the thin film, and a buffer layer having a carbon concentration of about 0.3 continuously from the amorphous alloy semiconductor thin film side. The semiconductor thin film thermistor according to claim 10, which is a silicon carbide that varies greatly between 0.3 and 0.
リコンカーバイトである請求項１から１１までのいずれ
かに記載の半導体薄膜サーミスタ。12. The semiconductor thin film thermistor according to claim 1, wherein the amorphous alloy semiconductor thin film is a p-type silicon carbide.
この貫通または削りとられた部分に跨がって形成された
熱絶縁膜と、この熱絶縁膜上に配置された赤外線吸収膜
および半導体薄膜サーミスタからなる薄型の赤外線検出
部とを備えた赤外線検出素子において、前記半導体薄膜
サーミスタとして請求項１から１２までのいずれかに記
載の半導体薄膜サーミスタが用いられていることを特徴
とする赤外線検出素子。13. A substrate partially penetrated or shaved,
An infrared detection device including a thermal insulating film formed over the penetrated or shaved portion, and a thin infrared detecting unit including an infrared absorbing film and a semiconductor thin film thermistor disposed on the thermal insulating film. 13. An infrared detecting element, wherein the semiconductor thin-film thermistor according to claim 1 is used as the semiconductor thin-film thermistor.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06812193A JP3180323B2 (en) | 1992-07-28 | 1993-03-26 | Semiconductor thin film thermistor and infrared detector |
| US08/141,336 US5426412A (en) | 1992-10-27 | 1993-10-26 | Infrared detecting device and infrared detecting element for use in the device |
| EP98201051A EP0862190B1 (en) | 1992-10-27 | 1993-10-27 | Thermistor |
| DE69331345T DE69331345T2 (en) | 1992-10-27 | 1993-10-27 | thermistor |
| DE69329708T DE69329708T2 (en) | 1992-10-27 | 1993-10-27 | Infrared radiation detector and infrared detector element for use in the detector |
| EP93202999A EP0599364B1 (en) | 1992-10-27 | 1993-10-27 | Infrared detecting device and infrared detecting element for use in the device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20158392 | 1992-07-28 | ||
| JP4-289132 | 1992-10-27 | ||
| JP4-201583 | 1992-10-27 | ||
| JP28913292 | 1992-10-27 | ||
| JP06812193A JP3180323B2 (en) | 1992-07-28 | 1993-03-26 | Semiconductor thin film thermistor and infrared detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196307A JPH06196307A (en) | 1994-07-15 |
| JP3180323B2 true JP3180323B2 (en) | 2001-06-25 |
Family
ID=27299645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06812193A Expired - Fee Related JP3180323B2 (en) | 1992-07-28 | 1993-03-26 | Semiconductor thin film thermistor and infrared detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180323B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102537400B1 (en) | 2020-12-31 | 2023-05-30 | 주식회사씨아이티시스템 | A keeping warm system for baby pig |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4780689B2 (en) * | 2001-03-09 | 2011-09-28 | ローム株式会社 | Chip resistor |
| WO2013145052A1 (en) * | 2012-03-28 | 2013-10-03 | 日本電気株式会社 | Thermistor element |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06103218B2 (en) * | 1984-07-23 | 1994-12-14 | 光照 木村 | Optical sensor |
| JPS62245602A (en) * | 1986-04-17 | 1987-10-26 | 鐘淵化学工業株式会社 | Temperature detector |
-
1993
- 1993-03-26 JP JP06812193A patent/JP3180323B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 「電子展望」昭和５７年５月号 Ｐ７８〜８１ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102537400B1 (en) | 2020-12-31 | 2023-05-30 | 주식회사씨아이티시스템 | A keeping warm system for baby pig |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06196307A (en) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627964B2 (en) | Gas sensor | |
| JP3180323B2 (en) | Semiconductor thin film thermistor and infrared detector | |
| JPH04212048A (en) | Gas sensor | |
| WO2005060011A1 (en) | Wide range energy radiation detector and manufacturing method | |
| Werner et al. | Thermistor based on doped polycrystalline diamond thin films | |
| JP2665116B2 (en) | Semiconductor thin film thermistor | |
| JP2978653B2 (en) | Semiconductor thin film thermistor and infrared detector | |
| JP3195441B2 (en) | Infrared detector | |
| Nishida et al. | Seebeck and piezoresistance effects in amorphous-microcrystalline mixed-phase silicon films and applications to power sensors and strain gauges | |
| Knight | Effect of structure on the piezoresistive properties of thin metal films | |
| JP3440583B2 (en) | Semiconductor device and infrared detecting element | |
| JPH08236799A (en) | Semiconductor radiation detector and rectifier | |
| JP3124815B2 (en) | Thermal insulation film for diaphragm structure and method of manufacturing the same | |
| JP3195443B2 (en) | Infrared detector | |
| JPS59165455A (en) | Semiconductor device | |
| JP2577546B2 (en) | Thermocouple element and its manufacturing method | |
| JPH0964404A (en) | Thin film semiconductor element | |
| JPS61161776A (en) | Diode and manufacture thereof | |
| JPH04356979A (en) | Infrared ray sensor | |
| JPH0541303A (en) | Thermistor | |
| JPH08125127A (en) | Resistance element and temperature sensor | |
| JPH04348502A (en) | Semiconductor thin-film thermistor | |
| JPS61236173A (en) | Amorphous silicon optical sensor | |
| JPH0587643A (en) | Thermometer for extremely low temperature | |
| JPH04324685A (en) | Photovoltaic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |