JPH0964404A - Thin film semiconductor element - Google Patents
Thin film semiconductor elementInfo
- Publication number
- JPH0964404A JPH0964404A JP21911295A JP21911295A JPH0964404A JP H0964404 A JPH0964404 A JP H0964404A JP 21911295 A JP21911295 A JP 21911295A JP 21911295 A JP21911295 A JP 21911295A JP H0964404 A JPH0964404 A JP H0964404A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- type
- layer
- film semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜半導体素子に
関し、特に、シリコン薄膜又は炭化シリコン薄膜により
温度センサおよび歪みセンサを構成する薄膜半導体素子
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film semiconductor element, and more particularly to a thin film semiconductor element which constitutes a temperature sensor and a strain sensor by a silicon thin film or a silicon carbide thin film.
【０００２】[0002]
【従来の技術】一般に、半導体は温度変化や歪みによっ
て電気的特性が変化するため温度センサや歪みセンサ等
に用いられている。特に、結晶シリコン（以下、結晶Ｓ
ｉと称す）における拡散抵抗や、ｐｎ接合ダイオードを
温度センサや歪みセンサ等に応用したものが知られてい
る。2. Description of the Related Art Generally, semiconductors are used for temperature sensors, strain sensors, etc. because their electrical characteristics change due to temperature changes and strains. In particular, crystalline silicon (hereinafter, crystalline S
It is known that the diffused resistance in (referred to as i) or the pn junction diode is applied to a temperature sensor, a strain sensor, or the like.
【０００３】近年では、結晶Ｓｉに代わるものとして、
アモルファスＳｉ（以下、ａ−Ｓｉと称す）をはじめと
する薄膜半導体を応用するセンサの開発が活発になって
きている。特に、ａ−Ｓｉ薄膜は、比較的低温で形成が
可能で、結晶Ｓｉを用いたセンサに比べて、センサの製
造工程が容易であり、低コスト化が図れる、ガラス等の
任意の基板（絶縁性基板）上に形成できるという特徴が
ある。In recent years, as an alternative to crystalline Si,
The development of sensors applying thin film semiconductors such as amorphous Si (hereinafter referred to as a-Si) is becoming active. In particular, the a-Si thin film can be formed at a relatively low temperature, the manufacturing process of the sensor is easier than that of the sensor using crystalline Si, and the cost can be reduced. It can be formed on a flexible substrate).
【０００４】ａ−Ｓｉ薄膜は上記特徴を有するため、ａ
−Ｓｉ薄膜を用いたセンサでは、結晶Ｓｉを用いたセン
サと同様に、薄膜抵抗素子のサーミスタやピエゾ素子、
温度変化や歪みに敏感なｐｉｎダイオード等の薄膜半導
体素子が開発されている。Since the a-Si thin film has the above characteristics,
-A sensor using a Si thin film, similar to a sensor using crystalline Si, a thermistor of a thin film resistance element, a piezo element,
Thin film semiconductor devices such as pin diodes, which are sensitive to temperature changes and strains, have been developed.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記薄
膜半導体素子で構成したセンサは、結晶Ｓｉを用いたセ
ンサと比較して感度が低いという問題があった。本発明
は上記事由に鑑みて為されたものであり、その目的は、
温度変化や歪みに高感度な薄膜半導体素子を提供するこ
とにある。However, the sensor formed of the above-mentioned thin film semiconductor element has a problem that its sensitivity is lower than that of the sensor using crystalline Si. The present invention has been made in view of the above reasons, and its purpose is to:
An object is to provide a thin film semiconductor element having high sensitivity to temperature change and strain.
【０００６】[0006]
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、絶縁基板上に形成された第１の
電極と、前記第１の電極上に形成されたｐ形、ｉ形、ｎ
形のシリコン薄膜又は炭化シリコン薄膜を積層して構成
した第１の薄膜半導体層からなるｐｉｎダイオード要素
と、前記第１の薄膜半導体層上に形成された第２の電極
と、ｐ形、ｉ形、ｎ形のシリコン薄膜又は炭化シリコン
薄膜を積層して構成した第２の薄膜半導体層の最下層ま
たは最上層のいずれか一方に２つの電極が設けられ且つ
前記絶縁基板上に形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオード要素と前記半導体抵抗体とが
並列に接続されて成ることを特徴とするので、前記ｐｉ
ｎダイオード要素及び前記半導体抵抗体に定電圧を印加
した場合、温度変化に対する電流変化率が大きい。In order to achieve the above-mentioned object, a first electrode formed on an insulating substrate and a p-type formed on the first electrode are provided. i type, n
-Shaped silicon thin film or silicon carbide thin film is laminated to form a first thin film semiconductor layer, a pin diode element, a second electrode formed on the first thin film semiconductor layer, p-type, i-type , A semiconductor resistor having two electrodes provided on either the lowermost layer or the uppermost layer of a second thin film semiconductor layer formed by laminating n-type silicon thin films or silicon carbide thin films and formed on the insulating substrate. And a semiconductor diode, the pin diode element and the semiconductor resistor are connected in parallel.
When a constant voltage is applied to the n-diode element and the semiconductor resistor, the current change rate with respect to temperature change is large.
【０００７】請求項２の発明は、絶縁基板上に形成され
た第１の電極と、前記第１の電極上に形成されたｐ形、
ｉ形、ｎ形のシリコン薄膜又は炭化シリコン薄膜を順次
積層して構成した第１の薄膜半導体層からなるｐｉｎダ
イオード要素と、前記第１の薄膜半導体層上に形成され
た第２の電極と、ｐ形、ｉ形、ｎ形のシリコン薄膜又は
炭化シリコン薄膜を順次積層して構成した第２の薄膜半
導体層のｐ形シリコン薄膜またはｐ形炭化シリコン薄膜
に２つの電極が形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオードと前記半導体抵抗体とが並列
に接続されて成ることを特徴とするので、前記ｐｉｎダ
イオード要素及び前記半導体抵抗体に定電圧を印加した
場合、温度変化や歪みに対する電流変化率が大きい。According to a second aspect of the present invention, a first electrode formed on the insulating substrate and a p-type formed on the first electrode,
a pin diode element composed of a first thin film semiconductor layer formed by sequentially laminating i-type and n-type silicon thin films or silicon carbide thin films, and a second electrode formed on the first thin film semiconductor layer, A semiconductor resistor in which two electrodes are formed on a p-type silicon thin film or a p-type silicon carbide thin film of a second thin film semiconductor layer formed by sequentially stacking p-type, i-type, n-type silicon thin films or silicon carbide thin films Since the pin diode and the semiconductor resistor are connected in parallel, when a constant voltage is applied to the pin diode element and the semiconductor resistor, a change in temperature or strain occurs. The current change rate is large.
【０００８】請求項３の発明は、絶縁基板上に形成され
た第１の電極と、前記第１の電極上に形成されたｎ形、
ｉ形、ｐ形のシリコン薄膜又は炭化シリコン薄膜を順次
積層して構成した第１の薄膜半導体層からなるｐｉｎダ
イオード要素と、前記第１の薄膜半導体層上に形成され
た第２の電極と、ｎ形、ｉ形、ｐ形のシリコン薄膜又は
炭化シリコン薄膜を順次積層して構成した第２の薄膜半
導体層のｐ形シリコン薄膜またはｐ形炭化シリコン薄膜
に２つの電極が形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオードと前記半導体抵抗体とが並列
に接続されて成ることを特徴とするので、前記ｐｉｎダ
イオード要素及び前記半導体抵抗体に定電圧を印加した
場合、温度変化や歪みに対する電流変化率が大きい。According to a third aspect of the present invention, a first electrode formed on an insulating substrate, an n-type formed on the first electrode,
a pin diode element composed of a first thin film semiconductor layer formed by sequentially laminating i-type and p-type silicon thin films or silicon carbide thin films, and a second electrode formed on the first thin film semiconductor layer, A semiconductor resistor in which two electrodes are formed on a p-type silicon thin film or a p-type silicon carbide thin film of a second thin film semiconductor layer formed by sequentially laminating n-type, i-type and p-type silicon thin films or silicon carbide thin films Since the pin diode and the semiconductor resistor are connected in parallel, when a constant voltage is applied to the pin diode element and the semiconductor resistor, a change in temperature or strain occurs. The current change rate is large.
【０００９】請求項４の発明は、ｐ形シリコン薄膜また
はｐ形炭化シリコン薄膜が微結晶相を含む薄膜半導体で
あることを特徴とするので、請求項２および請求項３の
発明よりも歪みに対する電流変化率が大きい。請求項５
の発明は、温度センサを構成したことを特徴とするの
で、高感度の温度センサとして使用できる。The invention of claim 4 is characterized in that the p-type silicon thin film or the p-type silicon carbide thin film is a thin film semiconductor containing a microcrystalline phase. Therefore, strain against strain is greater than that of the inventions of claims 2 and 3. The current change rate is large. Claim 5
Since the invention of (1) is characterized by comprising a temperature sensor, it can be used as a highly sensitive temperature sensor.
【００１０】請求項６の発明は、歪みセンサを構成した
ことを特徴とするので、高感度の歪みセンサとして使用
できる。Since the invention of claim 6 is characterized in that the strain sensor is configured, it can be used as a highly sensitive strain sensor.
【００１１】[0011]
【発明の実施の形態】以下、本発明を実施の形態により
説明する。 （実施の形態１）本実施の形態は、請求項１および請求
項２および請求項５の発明に対応するものであり、以
下、図１および図２により説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to embodiments. (Embodiment 1) This embodiment corresponds to the inventions of claims 1, 2 and 5, and will be described below with reference to FIGS. 1 and 2.
【００１２】本実施の形態の薄膜半導体素子は、図１に
示すように、絶縁基板１上で薄膜ｐｉｎダイオードＤと
薄膜半導体抵抗体ｒとを並列に接続している（等価回路
を図２に示す）。ここで、薄膜ｐｉｎダイオードＤは、
絶縁基板１上に設けられた第１の電極２と、第１の電極
２上に積層された第１のｐ形ａ−Ｓｉ層６ａ、第１のｉ
形ａ−Ｓｉ層５ａ、第１のｎ形ａ−Ｓｉ層４ａと、第１
のｎ形ａ−Ｓｉ層４ａ上に積層された第２の電極３とで
構成される。一方、薄膜半導体抵抗体ｒは、絶縁基板１
上および第１の電極２上に形成された第２のｐ形ａ−Ｓ
ｉ層６ｂと、第２のｐ形ａ−Ｓｉ層６ｂ上に積層された
第２のｉ形ａ−Ｓｉ層５ｂ、第２のｎ形ａ−Ｓｉ層４ｂ
とで構成される。As shown in FIG. 1, the thin film semiconductor device of this embodiment has a thin film pin diode D and a thin film semiconductor resistor r connected in parallel on an insulating substrate 1 (an equivalent circuit is shown in FIG. 2). Shown). Here, the thin film pin diode D is
The first electrode 2 provided on the insulating substrate 1, the first p-type a-Si layer 6a laminated on the first electrode 2, and the first i.
A-type a-Si layer 5a, a first n-type a-Si layer 4a, and a first
And the second electrode 3 stacked on the n-type a-Si layer 4a. On the other hand, the thin film semiconductor resistor r is the insulating substrate 1
Second p-type a-S formed on the first and second electrodes 2
The i layer 6b, the second i-type a-Si layer 5b, and the second n-type a-Si layer 4b stacked on the second p-type a-Si layer 6b.
It is composed of
【００１３】薄膜半導体抵抗体ｒは、図１に示すよう
に、ａ−Ｓｉによるｐｉｎダイオード要素を有するが、
このｐｉｎダイオード要素は、第２のｐ形ａ−Ｓｉ層６
ｂのみに第１の電極２が（２ヶ所）接触するように構成
されている。このため、薄膜半導体抵抗体ｒは、第２の
ｎ形ａ−Ｓｉ層４ｂが高抵抗な第２のｉ形ａ−Ｓｉ層５
ｂにより絶縁分離され、実質的には第２のｐ形ａ−Ｓｉ
層６ｂの抵抗値をもつのと同等である。The thin film semiconductor resistor r has a pin diode element made of a-Si as shown in FIG.
This pin diode element comprises a second p-type a-Si layer 6
The first electrode 2 is configured to be in contact with (b) only at b. Therefore, in the thin film semiconductor resistor r, the second i-type a-Si layer 5 whose second n-type a-Si layer 4b has high resistance is used.
The second p-type a-Si is substantially isolated by b.
Equivalent to having the resistance of layer 6b.
【００１４】ところで、薄膜ｐｉｎダイオードＤへの印
加電圧Ｖと、薄膜ｐｉｎダイオードＤに流れる電流Ｉd
との関係は、薄膜ｐｉｎダイオードＤの逆方向飽和電流
をＩ 0 、電子の電荷をｑ、ダイオード因子をｎ1 、ボル
ツマン定数をｋ、絶対温度をＴとすると、 Ｉd ＝Ｉ0 ｛ｅｘｐ（ｑＶ／ｎ1 ｋＴ）−１｝ と表される。By the way, marking on the thin film pin diode D is performed.
Applied voltage V and current I flowing through thin film pin diode Dd
Is the reverse saturation current of the thin film pin diode D.
To I 0, Electron charge is q, diode factor is n1, Bol
If the Tuman constant is k and the absolute temperature is T, then Id= I0{Exp (qV / n1kT) -1}.
【００１５】また、第２のｐ形ａ−Ｓｉ層６ｂの抵抗値
をＲ、第２のｐ形ａ−Ｓｉ層６ｂへの印加電圧をＶ、第
２のｐ形ａ−Ｓｉ層６ｂに流れる電流をＩRとすると、
ＩR ＝Ｖ／Ｒとなる。したがって、図２のように、薄膜
ｐｉｎダイオードＤと第２のｐ形ａ−Ｓｉ層６ｂとを並
列接続した場合，全体の電流をＩとすると、 Ｉ＝Ｉ0 ｛ｅｘｐ（ｑＶ／ｎ1 ｋＴ）−１｝＋Ｖ／Ｒ となる。Further, the resistance value of the second p-type a-Si layer 6b is R, the voltage applied to the second p-type a-Si layer 6b is V, and the second p-type a-Si layer 6b is flown to the second p-type a-Si layer 6b. If the current is I R ,
I R = V / R. Therefore, when the thin film pin diode D and the second p-type a-Si layer 6b are connected in parallel as shown in FIG. 2, and the total current is I, I = I 0 {exp (qV / n 1 kT ) -1} + V / R.
【００１６】このため、上記薄膜半導体素子で温度セン
サを構成するには、例えば、端子Ｔ 1 ，Ｔ2 間に定電圧
源を接続し、温度変化に伴う電流Ｉの変化を検出すれば
よい。つまり、印加電圧が一定で温度が上昇すると薄膜
ｐｉｎダイオードＤを流れる電流Ｉd が増加する。ま
た、第２のｐ形ａ−Ｓｉ層６ｂは抵抗値Ｒが減じるの
で、電流ＩR が増加する。すなわち、薄膜ｐｉｎダイオ
ードＤと第２のｐ形ａ−Ｓｉ層６ｂよりなる薄膜半導体
抵抗体との夫々を単独で用いた場合より、電流の変化率
が大きくなり、高感度の温度センサが得られるのであ
る。Therefore, in the above thin film semiconductor device, the temperature sensor is
To configure the service, for example, the terminal T 1, T2Constant voltage between
If the source is connected and the change of the current I due to the temperature change is detected,
Good. That is, when the applied voltage is constant and the temperature rises, the thin film
Current I flowing through the pin diode DdWill increase. Ma
Also, the resistance value R of the second p-type a-Si layer 6b decreases.
And the current IRWill increase. That is, thin film pindio
Thin-film semiconductor consisting of the battery D and the second p-type a-Si layer 6b
The rate of change of the current compared to the case where each of the resistors is used alone
Becomes larger and a highly sensitive temperature sensor can be obtained.
You.
【００１７】以下、上記薄膜半導体素子の製造方法を簡
単に説明する。絶縁性基板１上にクロム（Ｃｒ），アル
ミニウム（Ａｌ）等の金属薄膜よりなる第１の電極２を
所定の形状に形成する。次に、例えば、プラズマＣＶＤ
装置などによりＳｉＨ4 ，Ｂ2 Ｈ6 ，Ｈ2 等の混合ガス
を用いてｐ形ａ−Ｓｉ層を成膜し、その後、ＳｉＨ4 ，
Ｈ2 等の混合ガスを用いて（ドーピングなしの）ｉ形ａ
−Ｓｉ層を順次成膜する。連続して、ＳｉＨ4 ，Ｈ2 ，
ＰＨ3 等の混合ガスを用いて、ｉ形ａ−Ｓｉ層上にｎ形
ａ−Ｓｉ層を成膜する。その後、前記ｐ形ａ−Ｓｉ層、
ｉ形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層を薄膜ｐｉｎダイオー
ドＤ用、薄膜半導体抵抗体ｒ用の形状に加工する。A method of manufacturing the above thin film semiconductor device will be briefly described below. A first electrode 2 made of a metal thin film such as chromium (Cr) or aluminum (Al) is formed in a predetermined shape on an insulating substrate 1. Then, for example, plasma CVD
A p-type a-Si layer is formed using a mixed gas of SiH 4 , B 2 H 6 , H 2 and the like by an apparatus, and then SiH 4 ,
I-type a (without doping) using a mixed gas such as H 2
-Si layers are sequentially formed. In succession, SiH 4 , H 2 ,
An n-type a-Si layer is formed on the i-type a-Si layer using a mixed gas such as PH 3 . Then, the p-type a-Si layer,
The i-type a-Si layer and the n-type a-Si layer are processed into shapes for the thin film pin diode D and the thin film semiconductor resistor r.
【００１８】次に、第２の電極３を第１のｎ形ａ−Ｓｉ
層４ａ上および所定領域に形成することにより図１に示
す構造が得られる。上記製造方法によれば、薄膜ｐｉｎ
ダイオードＤと第２のｐ形ａ−Ｓｉ層６ｂよりなる薄膜
半導体抵抗体ｒとが同時に形成される。なお、上記構成
において、ａ−Ｓｉ層を第１の電極２上にｎ，ｉ，ｐの
順に積層してもよく、この場合は、ｎ形ａ−Ｓｉ層より
なる薄膜半導体抵抗体ｒが形成される。また、ａ−Ｓｉ
の代わりにアモルファス炭化シリコン（以下、ａ−Ｓｉ
Ｃと称す）を用いても良く、ａ−ＳｉＣを用いると、ａ
−Ｓｉを用いた場合に比べて、更に、電流の変化率が大
きくなるので、検出感度が向上する。Next, the second electrode 3 is connected to the first n-type a-Si.
The structure shown in FIG. 1 is obtained by forming it on the layer 4a and in a predetermined region. According to the above manufacturing method, the thin film pin
The diode D and the thin film semiconductor resistor r including the second p-type a-Si layer 6b are simultaneously formed. In the above structure, the a-Si layer may be laminated on the first electrode 2 in the order of n, i, p. In this case, the thin film semiconductor resistor r formed of the n-type a-Si layer is formed. To be done. Also, a-Si
Instead of amorphous silicon carbide (hereinafter a-Si
C) may be used, and when a-SiC is used, a
As compared with the case of using -Si, the rate of change of the current is further increased, so that the detection sensitivity is improved.
【００１９】（実施の形態２）本実施の形態は、請求項
１および請求項３乃至請求項６の発明に対応するもので
あり、以下、図３により説明する。本実施の形態の薄膜
半導体素子は、図３に示すように、図１同様、絶縁基板
１上で薄膜ｐｉｎダイオードＤと薄膜半導体抵抗体ｒと
を並列に接続している。(Embodiment 2) This embodiment corresponds to the inventions of claims 1 and 3 to 6, and will be described below with reference to FIG. As shown in FIG. 3, in the thin film semiconductor element of the present embodiment, as in FIG. 1, the thin film pin diode D and the thin film semiconductor resistor r are connected in parallel on the insulating substrate 1.
【００２０】ここで、薄膜ｐｉｎダイオードＤは、絶縁
基板１上に設けられた第１の電極２と、第１の電極２上
に積層された第１のｎ形ａ−Ｓｉ層４ａ、第１のｉ形ａ
−Ｓｉ層５ａ、第１のｐ形ａ−Ｓｉ層６ａと、第１のｐ
形ａ−Ｓｉ層６ａ上に積層された第２の電極３とで構成
される。一方、薄膜半導体抵抗体ｒは、絶縁基板１上に
積層された第２のｎ形ａ−Ｓｉ層４ｂ、第２のｉ形ａ−
Ｓｉ層５ｂ、第２のｐ形ａ−Ｓｉ層６ｂと、第２のｐ形
ａ−Ｓｉ層６ｂの両端に形成された第２の電極３とで構
成される。Here, the thin film pin diode D includes a first electrode 2 provided on an insulating substrate 1, a first n-type a-Si layer 4a laminated on the first electrode 2, and a first n-type a-Si layer 4a. I form a
-Si layer 5a, first p-type a-Si layer 6a, and first p-type a-Si layer 6a
The second electrode 3 laminated on the a-Si layer 6a. On the other hand, the thin film semiconductor resistor r is composed of the second n-type a-Si layer 4b and the second i-type a- which are laminated on the insulating substrate 1.
It is composed of a Si layer 5b, a second p-type a-Si layer 6b, and second electrodes 3 formed on both ends of the second p-type a-Si layer 6b.
【００２１】薄膜半導体抵抗体ｒは、図３に示すよう
に、ａ−Ｓｉによるｐｉｎダイオード要素を有するが、
このｐｉｎダイオード要素は、第２のｐ形ａ−Ｓｉ層６
ｂのみに第２の電極３が（２ヶ所）接触するように構成
されている。このため、薄膜半導体抵抗体ｒは、第２の
ｎ形ａ−Ｓｉ層４ｂが高抵抗な第２のｉ形ａ−Ｓｉ層５
ｂにより絶縁分離され、実質的には第２のｐ形ａ−Ｓｉ
層６ｂの抵抗値をもつのと同等である。As shown in FIG. 3, the thin film semiconductor resistor r has a pin diode element made of a-Si,
This pin diode element comprises a second p-type a-Si layer 6
The second electrode 3 is configured to be in contact with only b (at two places). Therefore, in the thin film semiconductor resistor r, the second i-type a-Si layer 5 whose second n-type a-Si layer 4b has high resistance is used.
The second p-type a-Si is substantially isolated by b.
Equivalent to having the resistance of layer 6b.
【００２２】以下、上記薄膜半導体素子の製造方法を簡
単に説明する。絶縁基板１上にＣｒ，Ａｌ等の金属薄膜
よりなる第１の電極２を所定の形状に形成する。次に、
例えば、プラズマＣＶＤ装置などによりＳｉＨ4 ，
Ｈ2 ，ＰＨ 3 等の混合ガスを用いてｎ形ａ−Ｓｉ層を成
膜し、その後、ＳｉＨ4 ，Ｈ2 の混合ガスを用いてｉ形
ａ−Ｓｉ層を成膜する。連続して、ＳｉＨ4 ，Ｈ2 ，Ｂ
2 Ｈ 6 等の混合ガスを用いてｉ形ａ−Ｓｉ層上にｐ形ａ
−Ｓｉ層を成膜する。その後、前記ｎ形ａ−Ｓｉ層、ｉ
形ａ−Ｓｉ層、ｐ形ａ−Ｓｉ層を薄膜ｐｉｎダイオード
Ｄ用、薄膜半導体抵抗体ｒ用として所定の形状に加工す
る。The method of manufacturing the above-mentioned thin film semiconductor device will be described below
Just explain. A metal thin film such as Cr or Al on the insulating substrate 1.
The first electrode 2 made of is formed into a predetermined shape. next,
For example, using a plasma CVD device or the like, SiHFour,
H2, PH ThreeN-type a-Si layer is formed using a mixed gas such as
Film, then SiHFour, H2I-type using mixed gas of
An a-Si layer is formed. SiH continuouslyFour, H2, B
2H 6On the i-type a-Si layer using a mixed gas such as
Form a Si layer. Then, the n-type a-Si layer, i
A-Si layer and p-type a-Si layer are thin film pin diodes
Processed into a predetermined shape for D and thin film semiconductor resistor r
You.
【００２３】次に、第２の電極３を第１のｐ形ａ−Ｓｉ
層６ａおよび第２のｐ形ａ−Ｓｉ層の両端上とその他の
所定領域とに形成することにより図３に示す構造が得ら
れる。上記製造方法によれば、薄膜ｐｉｎダイオードＤ
とｐ形ａ−Ｓｉ層６ｂよりなる薄膜半導体抵抗体ｒとが
同時に形成される。Next, the second electrode 3 is connected to the first p-type a-Si.
By forming on both ends of the layer 6a and the second p-type a-Si layer and other predetermined regions, the structure shown in FIG. 3 is obtained. According to the above manufacturing method, the thin film pin diode D
And the thin film semiconductor resistor r made of the p-type a-Si layer 6b are formed at the same time.
【００２４】なお、本半導体薄膜素子は実施の形態１と
同様の原理で温度センサを構成することができる。本薄
膜半導体素子を歪みセンサとして使用する場合、ｐ形ａ
−Ｓｉ層６ｂの抵抗は歪みに対する変化率が小さい。こ
のため、薄膜ｐｉｎダイオードＤに薄膜半導体抵抗体ｒ
を並列接続した効果が小さい。ところで、ｐ形微結晶Ｓ
ｉは、ｐ形ａ−Ｓｉ層６ｂに比べて歪みに対する抵抗変
化率が大きい。歪みの場合、歪みを受ける方向、つま
り、圧縮方向と引張方向とで電流値の増減の傾向が異な
るので薄膜ｐｉｎダイオードＤに流れる電流Ｉd と薄膜
半導体抵抗体ｒに流れる電流Ｉ R とが同じ傾向で変化す
るように選ばなければならない。歪みの方向による電流
の増減傾向をまとめると表１のようになる。The semiconductor thin film device according to the first embodiment is different from that of the first embodiment.
The temperature sensor can be configured on the same principle. Thin
When a film semiconductor element is used as a strain sensor, a p-type a
The rate of change of the resistance of the Si layer 6b with respect to strain is small. This
Therefore, the thin film pin diode D is connected to
The effect of connecting in parallel is small. By the way, p-type microcrystal S
i is a resistance variation with respect to strain as compared with the p-type a-Si layer 6b.
The conversion rate is high. In the case of distortion, the direction in which
Therefore, the tendency of increase and decrease of the current value differs depending on the compression direction and the tension direction.
Current I flowing in the thin film pin diode DdAnd thin film
Current I flowing through the semiconductor resistor r RAnd change with the same tendency
Have to choose. Current due to strain direction
Table 1 summarizes the trend of increase and decrease.
【００２５】[0025]
【表１】 [Table 1]
【００２６】表１より、薄膜ｐｉｎダイオードＤとｐ形
微結晶Ｓｉよりなる薄膜半導体抵抗体ｒとを並列接続す
ることによって電流変化率を大きくすることができるこ
とが分かる。このため、薄膜半導体抵抗ｒの抵抗要素と
してｐ形微結晶Ｓｉを形成することにより、歪みセンサ
の感度を向上させることができる。この場合、上記製造
方法に準ずれば、薄膜ｐｉｎダイオードＤとｐ形微結晶
Ｓｉ層６ｂのピエゾ抵抗素子とが同時に形成される。It can be seen from Table 1 that the current change rate can be increased by connecting the thin film pin diode D and the thin film semiconductor resistor r made of p-type microcrystalline Si in parallel. Therefore, the sensitivity of the strain sensor can be improved by forming the p-type microcrystalline Si as the resistance element of the thin film semiconductor resistor r. In this case, according to the above manufacturing method, the thin film pin diode D and the piezoresistive element of the p-type microcrystalline Si layer 6b are simultaneously formed.
【００２７】なお、本実施の形態の薄膜半導体素子が、
温度センサを構成できることは勿論である。また、温度
センサを構成する場合は、薄膜半導体抵抗体の抵抗要素
（電極に接続される層）をｎ形ａ−Ｓｉ層またはｎ形微
結晶Ｓｉで構成しても良い。また、微結晶Ｓｉの代わり
に微結晶ＳｉＣを用いても良く、微結晶ＳｉＣを用いる
と、微結晶Ｓｉを用いた場合に比べて電流の変化率を大
きくとることができるので温度センサおよび歪みセンサ
の感度が向上する。The thin film semiconductor device of this embodiment is
Of course, the temperature sensor can be configured. When the temperature sensor is formed, the resistance element (layer connected to the electrode) of the thin film semiconductor resistor may be formed of an n-type a-Si layer or an n-type microcrystalline Si. Further, microcrystalline SiC may be used instead of microcrystalline Si. When microcrystalline SiC is used, the rate of change in current can be made larger than that in the case of using microcrystalline Si, so the temperature sensor and strain sensor The sensitivity of is improved.
【００２８】（実施の形態３）本実施の形態は、実施の
形態１を応用した薄膜半導体素子である。本薄膜半導体
素子は、図４に示すように、実施の形態１で述べた薄膜
ｐｉｎダイオードが２つ（Ｄ1 ，Ｄ2 ）直列に接続され
たものである（図５に等価回路を示す）。製造方法は、
実施の形態１および実施の形態２に準ずる。(Embodiment 3) This embodiment is a thin film semiconductor device to which Embodiment 1 is applied. As shown in FIG. 4, this thin film semiconductor element is formed by connecting two thin film pin diodes (D 1 , D 2 ) described in the first embodiment in series (an equivalent circuit is shown in FIG. 5). . The manufacturing method is
This is based on the first and second embodiments.
【００２９】ところで、実施の形態１の薄膜半導体素子
で構成したセンサを定電圧で使用する場合、ダイオード
電流が急激に立ち上がる領域では扱いにくいため、それ
より小さな電圧領域で使用することが望ましい。そこ
で、本実施の形態では、薄膜ｐｉｎダイードを２つ直列
接続をすることによって使用電圧範囲を広くしている。
なお、本薄膜半導体素子では、２つの薄膜ｐｉｎダイオ
ードＤ1 ，Ｄ2 を横に配置して電極部を介して直列接続
しているが、第１の電極／ｐｉｎダイオード要素／ｐｉ
ｎダイオード要素／第２の電極のように縦に積層するこ
とにより２つの薄膜ｐｉｎダイオードＤ1 ，Ｄ2 を直列
接続しても良い。また、直列に接続する薄膜ｐｉｎダイ
ードの数は２つに限定するものではなく、２つ以上でも
よい。By the way, when the sensor constituted by the thin film semiconductor element of the first embodiment is used at a constant voltage, it is difficult to handle in the region where the diode current rises abruptly, so it is desirable to use it in a voltage region smaller than that. Therefore, in this embodiment, the operating voltage range is widened by connecting two thin film pin diodes in series.
In this thin film semiconductor device, the two thin film pin diodes D 1 and D 2 are arranged laterally and connected in series via the electrode portion, but the first electrode / pin diode element / pi
The two thin film pin diodes D 1 and D 2 may be connected in series by vertically stacking like n diode element / second electrode. The number of thin film pin diodes connected in series is not limited to two, and may be two or more.
【００３０】[0030]
【発明の効果】請求項１の発明は、ｐｉｎダイオード要
素と半導体抵抗体とが並列に接続されているので、前記
ｐｉｎダイオード及び前記半導体抵抗体に定電圧を印加
した場合、温度変化に対する電流変化率が大きいという
効果がある。請求項２の発明は、ｐｉｎダイオード要素
と半導体抵抗体とが並列に接続されているので、前記ｐ
ｉｎダイオード及び前記半導体抵抗体に定電圧を印加し
た場合、温度変化や歪みに対する電流変化率が大きいと
いう効果がある。According to the first aspect of the present invention, since the pin diode element and the semiconductor resistor are connected in parallel, when a constant voltage is applied to the pin diode and the semiconductor resistor, the change in current with respect to temperature change. The effect is that the rate is high. According to the invention of claim 2, since the pin diode element and the semiconductor resistor are connected in parallel,
When a constant voltage is applied to the in-diode and the semiconductor resistor, there is an effect that the current change rate with respect to temperature change and strain is large.
【００３１】請求項３の発明は、請求項２の発明と同じ
効果がある。請求項４の発明は、ｐ形シリコン薄膜また
はｐ形炭化シリコン薄膜が微結晶相を含む薄膜半導体な
ので、請求項２および請求項３の発明よりも歪みに対す
る電流変化率が大きいという効果がある。請求項５の発
明は、温度センサを構成したので、高感度の温度センサ
として使用できるという効果がある。The invention of claim 3 has the same effect as the invention of claim 2. Since the p-type silicon thin film or the p-type silicon carbide thin film is a thin film semiconductor containing a microcrystalline phase, the invention of claim 4 has an effect that the current change rate with respect to strain is larger than that of the inventions of claims 2 and 3. Since the invention of claim 5 constitutes the temperature sensor, there is an effect that it can be used as a highly sensitive temperature sensor.
【００３２】請求項６の発明は、歪みセンサを構成した
ので、高感度の歪みセンサとして使用できるという効果
がある。According to the sixth aspect of the invention, since the strain sensor is configured, there is an effect that it can be used as a highly sensitive strain sensor.
【図１】（ａ）実施の形態１の上面図である。 （ｂ）同上の断面図である。FIG. 1A is a top view of the first embodiment. (B) It is sectional drawing same as the above.
【図２】同上の等価回路図である。FIG. 2 is an equivalent circuit diagram of the above.
【図３】（ａ）実施の形態２の上面図である。 （ｂ）同上の断面図である。FIG. 3A is a top view of the second embodiment. (B) It is sectional drawing same as the above.
【図４】（ａ）実施の形態３の上面図である。 （ｂ）同上の断面図である。FIG. 4A is a top view of the third embodiment. (B) It is sectional drawing same as the above.
【図５】同上の等価回路図である。FIG. 5 is an equivalent circuit diagram of the above.
１ 絶縁基板 ２ 第１の電極 ３ 第２の電極 ４ａ 第１のｎ形ａ−Ｓｉ層 ４ｂ 第２のｎ形ａ−Ｓｉ層 ５ａ 第１のｉ形ａ−Ｓｉ層 ５ｂ 第２のｉ形ａ−Ｓｉ層 ６ａ 第１のｐ形ａ−Ｓｉ層 ６ｂ 第２のｐ形ａ−Ｓｉ層 Ｄ 薄膜ｐｉｎダイオード ｒ 薄膜半導体抵抗体 1 Insulating Substrate 2 1st Electrode 3 2nd Electrode 4a 1st n-type a-Si Layer 4b 2nd n-type a-Si Layer 5a 1st i-type a-Si Layer 5b 2nd i-type a -Si layer 6a First p-type a-Si layer 6b Second p-type a-Si layer D Thin film pin diode r Thin film semiconductor resistor
Claims (6)
前記第１の電極上に形成されたｐ形、ｉ形、ｎ形のシリ
コン薄膜又は炭化シリコン薄膜を積層して構成した第１
の薄膜半導体層からなるｐｉｎダイオード要素と、前記
第１の薄膜半導体層上に形成された第２の電極と、ｐ
形、ｉ形、ｎ形のシリコン薄膜又は炭化シリコン薄膜を
積層して構成した第２の薄膜半導体層の最下層または最
上層のいずれか一方に２つの電極が設けられ且つ前記絶
縁基板上に形成された半導体抵抗体とを備えて成り、前
記ｐｉｎダイオード要素と前記半導体抵抗体とが並列に
接続されて成ることを特徴とする薄膜半導体素子。1. A first electrode formed on an insulating substrate,
A first structure formed by stacking p-type, i-type, and n-type silicon thin films or silicon carbide thin films formed on the first electrode.
A thin film semiconductor layer, a pin diode element, a second electrode formed on the first thin film semiconductor layer, and
Two electrodes are provided on either the bottom layer or the top layer of the second thin film semiconductor layer formed by laminating silicon thin films or silicon carbide thin films of i-type, i-type, and n-type, and are formed on the insulating substrate. A thin film semiconductor element, characterized in that the pin diode element and the semiconductor resistor are connected in parallel.
前記第１の電極上に形成されたｐ形、ｉ形、ｎ形のシリ
コン薄膜又は炭化シリコン薄膜を順次積層して構成した
第１の薄膜半導体層からなるｐｉｎダイオード要素と、
前記第１の薄膜半導体層上に形成された第２の電極と、
ｐ形、ｉ形、ｎ形のシリコン薄膜又は炭化シリコン薄膜
を順次積層して構成した第２の薄膜半導体層のｐ形シリ
コン薄膜またはｐ形炭化シリコン薄膜に２つの電極が形
成された半導体抵抗体とを備えて成り、前記ｐｉｎダイ
オードと前記半導体抵抗体とが並列に接続されて成るこ
とを特徴とする薄膜半導体素子。2. A first electrode formed on an insulating substrate,
A pin diode element comprising a first thin film semiconductor layer formed by sequentially stacking p-type, i-type, n-type silicon thin films or silicon carbide thin films formed on the first electrode;
A second electrode formed on the first thin film semiconductor layer;
A semiconductor resistor in which two electrodes are formed on a p-type silicon thin film or a p-type silicon carbide thin film of a second thin film semiconductor layer formed by sequentially stacking p-type, i-type, n-type silicon thin films or silicon carbide thin films A thin film semiconductor device, comprising: the pin diode and the semiconductor resistor connected in parallel.
前記第１の電極上に形成されたｎ形、ｉ形、ｐ形のシリ
コン薄膜又は炭化シリコン薄膜を順次積層して構成した
第１の薄膜半導体層からなるｐｉｎダイオード要素と、
前記第１の薄膜半導体層上に形成された第２の電極と、
ｎ形、ｉ形、ｐ形のシリコン薄膜又は炭化シリコン薄膜
を順次積層して構成した第２の薄膜半導体層のｐ形シリ
コン薄膜またはｐ形炭化シリコン薄膜に２つの電極が形
成された半導体抵抗体とを備えて成り、前記ｐｉｎダイ
オードと前記半導体抵抗体とが並列に接続されて成るこ
とを特徴とする薄膜半導体素子。3. A first electrode formed on an insulating substrate,
A pin diode element comprising a first thin film semiconductor layer formed by sequentially laminating n-type, i-type, p-type silicon thin films or silicon carbide thin films formed on the first electrode;
A second electrode formed on the first thin film semiconductor layer;
A semiconductor resistor in which two electrodes are formed on a p-type silicon thin film or a p-type silicon carbide thin film of a second thin film semiconductor layer formed by sequentially laminating n-type, i-type and p-type silicon thin films or silicon carbide thin films A thin film semiconductor device, comprising: the pin diode and the semiconductor resistor connected in parallel.
ン薄膜が微結晶相を含む薄膜半導体であることを特徴と
する請求項２または請求項３記載の薄膜半導体素子。4. The thin film semiconductor device according to claim 2, wherein the p-type silicon thin film or the p-type silicon carbide thin film is a thin film semiconductor containing a microcrystalline phase.
請求項１記載の薄膜半導体素子。5. The thin film semiconductor device according to claim 1, wherein a temperature sensor is configured.
請求項２または請求項３記載の薄膜半導体素子。6. The thin film semiconductor device according to claim 2, wherein a strain sensor is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21911295A JPH0964404A (en) | 1995-08-28 | 1995-08-28 | Thin film semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21911295A JPH0964404A (en) | 1995-08-28 | 1995-08-28 | Thin film semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964404A true JPH0964404A (en) | 1997-03-07 |
Family
ID=16730445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21911295A Withdrawn JPH0964404A (en) | 1995-08-28 | 1995-08-28 | Thin film semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964404A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006163244A (en) * | 2004-12-10 | 2006-06-22 | Mitsubishi Electric Corp | Thin film transistor array substrate, electro-optic display device, and method of manufacturing thin film transistor array substrate |
| WO2008114760A1 (en) * | 2007-03-13 | 2008-09-25 | Sharp Kabushiki Kaisha | Piezo-diode cantilever mems |
| US8324624B2 (en) | 2008-12-26 | 2012-12-04 | Samsung Display Co., Ltd. | Thin film transistor array substrate for an X-ray detector and method of fabricating the same |
| US9240358B2 (en) | 2013-05-29 | 2016-01-19 | Mitsubishi Electric Corporation | Semiconductor device provided with temperature sensing diode and manufacturing method thereof |
| CN112798126A (en) * | 2021-04-08 | 2021-05-14 | 成都蓉矽半导体有限公司 | High-sensitivity silicon carbide integratable temperature sensor |
-
1995
- 1995-08-28 JP JP21911295A patent/JPH0964404A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7763947B2 (en) | 2002-04-23 | 2010-07-27 | Sharp Laboratories Of America, Inc. | Piezo-diode cantilever MEMS |
| JP2006163244A (en) * | 2004-12-10 | 2006-06-22 | Mitsubishi Electric Corp | Thin film transistor array substrate, electro-optic display device, and method of manufacturing thin film transistor array substrate |
| JP4667846B2 (en) * | 2004-12-10 | 2011-04-13 | 三菱電機株式会社 | Method for manufacturing thin film transistor array substrate |
| WO2008114760A1 (en) * | 2007-03-13 | 2008-09-25 | Sharp Kabushiki Kaisha | Piezo-diode cantilever mems |
| US8324624B2 (en) | 2008-12-26 | 2012-12-04 | Samsung Display Co., Ltd. | Thin film transistor array substrate for an X-ray detector and method of fabricating the same |
| US9240358B2 (en) | 2013-05-29 | 2016-01-19 | Mitsubishi Electric Corporation | Semiconductor device provided with temperature sensing diode and manufacturing method thereof |
| CN112798126A (en) * | 2021-04-08 | 2021-05-14 | 成都蓉矽半导体有限公司 | High-sensitivity silicon carbide integratable temperature sensor |
| CN112798126B (en) * | 2021-04-08 | 2021-07-02 | 成都蓉矽半导体有限公司 | High-sensitivity silicon carbide integratable temperature sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100374838C (en) | Monolithic silicon based SOI high-temperature low-drift pressure sensor | |
| US4618873A (en) | Thin film device | |
| JP2890601B2 (en) | Semiconductor sensor | |
| JP2010109073A (en) | Infrared detecting element and sensor, and method of manufacturing infrared detecting element | |
| JPH0964404A (en) | Thin film semiconductor element | |
| JPH05299705A (en) | Diamond thin film electronic device and manufacture thereof | |
| CN112563405B (en) | Pressure sensor unit, multi-dimensional pressure sensor and method for manufacturing the same | |
| JP3440583B2 (en) | Semiconductor device and infrared detecting element | |
| JP3546151B2 (en) | Distortion detecting element and method for manufacturing distortion detecting element | |
| CN201259453Y (en) | SOI pressure resistant pressure sensor for high-doped point electrode | |
| JP2002162303A (en) | Pressure sensor | |
| JP2987946B2 (en) | Stacked photovoltaic device | |
| JP2003098025A (en) | Semiconductor sensor and its manufacturing method | |
| JPH08125127A (en) | Resistance element and temperature sensor | |
| JPH0786618A (en) | Semiconductor pressure sensor | |
| JPS6141156B2 (en) | ||
| JPH0992845A (en) | Semiconductor device | |
| JP3474891B2 (en) | Method for manufacturing photovoltaic device | |
| JPH06268239A (en) | Surge absorbing diode | |
| JP3343282B2 (en) | Hybrid integrated circuit components | |
| JPS5610954A (en) | Semiconductor device | |
| KR100242390B1 (en) | High resistance device and manufacturing method thereof | |
| JPH03252169A (en) | Strain-dependent resistor and manufacture thereof | |
| JPS61224447A (en) | Semiconductor resistor device | |
| JP3057846B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |