JP3179845B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3179845B2 JP3179845B2 JP5242492A JP5242492A JP3179845B2 JP 3179845 B2 JP3179845 B2 JP 3179845B2 JP 5242492 A JP5242492 A JP 5242492A JP 5242492 A JP5242492 A JP 5242492A JP 3179845 B2 JP3179845 B2 JP 3179845B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- die pad
- hole
- semiconductor device
- preform material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。さ
らに詳しくは半導体チップを樹脂で封入したパッケージ
のクラック発生を防止した半導体装置に関する。
らに詳しくは半導体チップを樹脂で封入したパッケージ
のクラック発生を防止した半導体装置に関する。
【０００２】
【従来の技術】半導体装置の製造工程において、実装用
のため、リードにハンダのリフローを行なったり、また
半導体装置を実装するため、ハンダ付けを行うが、その
ときにパッケージ全体が200 ℃以上に加熱される。その
ため、半導体チップを封入している樹脂が吸湿している
と、水分が気化膨張し、その圧力で樹脂にクラックが発
生することがある。
のため、リードにハンダのリフローを行なったり、また
半導体装置を実装するため、ハンダ付けを行うが、その
ときにパッケージ全体が200 ℃以上に加熱される。その
ため、半導体チップを封入している樹脂が吸湿している
と、水分が気化膨張し、その圧力で樹脂にクラックが発
生することがある。
【０００３】このクラックの入った様子を図３に示す。
図３において、１はダイパッド、２はリード、３は半導
体チップ、４は半導体チップ３をダイパッド１にダイボ
ンディングする接着剤であるプリフォーム材、５は半導
体チップ３の電極パッドとリード２とを電気的接続する
ための金線、６は半導体チップ３およびその周辺のワイ
ヤボンディング部分を封入した樹脂である。７はダイパ
ッド１の下面と樹脂６とのあいだの剥離により生じた空
隙で、８は樹脂６に入ったクラックである。
図３において、１はダイパッド、２はリード、３は半導
体チップ、４は半導体チップ３をダイパッド１にダイボ
ンディングする接着剤であるプリフォーム材、５は半導
体チップ３の電極パッドとリード２とを電気的接続する
ための金線、６は半導体チップ３およびその周辺のワイ
ヤボンディング部分を封入した樹脂である。７はダイパ
ッド１の下面と樹脂６とのあいだの剥離により生じた空
隙で、８は樹脂６に入ったクラックである。
【０００４】このクラック８の発生する理由は、つぎの
ように考えられている。すなわち、樹脂６はエポキシ樹
脂で、ダイパッド１はＦｅ- Ｎｉ系の42合金などで形成
されており、材料の相違による熱膨張率の差のため、ま
ずダイパッド１の周囲の側壁部分でダイパッド１と樹脂
６のあいだに浮きが生じ、樹脂６が吸湿した水分がその
浮きの生じた部分に入り、温度上昇により水蒸気となっ
て膨張し、さらに浮きを大きくして空隙７を形成する。
吸湿した水分は一層多くダイパッドの裏の空隙７に拡散
し、これがハンダのリフロー時などのときの200 ℃以上
への上昇により水蒸気となって膨張し、応力が発生し、
樹脂６の曲げ強度を超えたとき樹脂６にクラック８が入
ると考えられている（たとえば「エポキシ封止材の技術
動向」（エレクトロニクス 実装技術、1991年11月号、
65〜72頁）を参照）。
ように考えられている。すなわち、樹脂６はエポキシ樹
脂で、ダイパッド１はＦｅ- Ｎｉ系の42合金などで形成
されており、材料の相違による熱膨張率の差のため、ま
ずダイパッド１の周囲の側壁部分でダイパッド１と樹脂
６のあいだに浮きが生じ、樹脂６が吸湿した水分がその
浮きの生じた部分に入り、温度上昇により水蒸気となっ
て膨張し、さらに浮きを大きくして空隙７を形成する。
吸湿した水分は一層多くダイパッドの裏の空隙７に拡散
し、これがハンダのリフロー時などのときの200 ℃以上
への上昇により水蒸気となって膨張し、応力が発生し、
樹脂６の曲げ強度を超えたとき樹脂６にクラック８が入
ると考えられている（たとえば「エポキシ封止材の技術
動向」（エレクトロニクス 実装技術、1991年11月号、
65〜72頁）を参照）。
【０００５】この樹脂６のクラック８を防止するため、
ダイパッドの裏面にディンプル（凹凸）を設けて表面積
を広げ力の分散を図ったり、ダイパッドの裏面まで貫通
する孔を樹脂にあけたベントを形成し、たまった水分の
蒸気を外部に放散させたり、ダイパッドの裏面にポリイ
ミドコートやガラスマットを入れて応力の緩和を図るな
どの対策が前述の文献にも示されている。
ダイパッドの裏面にディンプル（凹凸）を設けて表面積
を広げ力の分散を図ったり、ダイパッドの裏面まで貫通
する孔を樹脂にあけたベントを形成し、たまった水分の
蒸気を外部に放散させたり、ダイパッドの裏面にポリイ
ミドコートやガラスマットを入れて応力の緩和を図るな
どの対策が前述の文献にも示されている。
【０００６】
【発明が解決しようとする課題】しかし前述のような対
策が施されても、樹脂のクラックを完全には防止できな
い。その原因として文献「パッケージの半田クラックの
発生過程をＸ線観察」（日経マイクロデバイス、1991年
12月、145 〜150 頁）にも記載されているように、半導
体チップを接着するプリフォーム材の吸湿性によりプリ
フォーム材の水分が蒸気になって剥離を生じ、その蒸気
がダイパッドの裏側にも廻り込み、ダイパッドの裏側か
らクラックが入るのを助長するためと考えられる。
策が施されても、樹脂のクラックを完全には防止できな
い。その原因として文献「パッケージの半田クラックの
発生過程をＸ線観察」（日経マイクロデバイス、1991年
12月、145 〜150 頁）にも記載されているように、半導
体チップを接着するプリフォーム材の吸湿性によりプリ
フォーム材の水分が蒸気になって剥離を生じ、その蒸気
がダイパッドの裏側にも廻り込み、ダイパッドの裏側か
らクラックが入るのを助長するためと考えられる。
【０００７】本発明はこのような状況に鑑み、従来の樹
脂の吸湿性による水分に基づくダイパッド裏面の剥離を
防止すると共に、ダイパッドの表側のプリフォーム材の
吸湿性による水分に基づく剥離も防止して樹脂にクラッ
クが生じない半導体装置を提供することを目的とする。
脂の吸湿性による水分に基づくダイパッド裏面の剥離を
防止すると共に、ダイパッドの表側のプリフォーム材の
吸湿性による水分に基づく剥離も防止して樹脂にクラッ
クが生じない半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明による半導体装置
は、ダイパッドに半導体チップがプリフォーム材でダイ
ボンディングされ、該半導体チップおよびその周囲のワ
イヤボンディング部が樹脂で封入されてなる半導体装置
であって、前記ダイパッドに貫通孔が形成され、前記半
導体チップ裏面の全面を覆う前記プリフォーム材から発
生する水蒸気が前記樹脂の外部に連通するように前記樹
脂が形成されていることを特徴とするものである。
は、ダイパッドに半導体チップがプリフォーム材でダイ
ボンディングされ、該半導体チップおよびその周囲のワ
イヤボンディング部が樹脂で封入されてなる半導体装置
であって、前記ダイパッドに貫通孔が形成され、前記半
導体チップ裏面の全面を覆う前記プリフォーム材から発
生する水蒸気が前記樹脂の外部に連通するように前記樹
脂が形成されていることを特徴とするものである。
【０００９】
【作用】本発明によれば、ダイパッド裏面に連通する孔
を樹脂に形成すると共に、ダイパッドにも貫通孔を形成
しているため、ダイパッド表面のプリフォーム材の吸湿
性による水分の蒸気もダイパッドの貫通孔および樹脂の
孔を経由して外部に放出され、蒸気の膨張による樹脂と
の剥離の助長を防止し、樹脂のクラックも発生しない。
を樹脂に形成すると共に、ダイパッドにも貫通孔を形成
しているため、ダイパッド表面のプリフォーム材の吸湿
性による水分の蒸気もダイパッドの貫通孔および樹脂の
孔を経由して外部に放出され、蒸気の膨張による樹脂と
の剥離の助長を防止し、樹脂のクラックも発生しない。
【００１０】ダイパッドの貫通孔と樹脂の孔とが連続し
て形成されていれば、ダイパッド表面での蒸気を容易に
外部に放出できるが、樹脂の孔がダイパッドの貫通孔の
場所とは異なる所に形成されていても、ダイパッドと樹
脂とのあいだは剥離までは至らないが界面が形成されて
外部に連通しており、その界面を経由してダイパッドの
貫通孔および樹脂の孔を介して外部に放出され、樹脂の
剥離は生じない。
て形成されていれば、ダイパッド表面での蒸気を容易に
外部に放出できるが、樹脂の孔がダイパッドの貫通孔の
場所とは異なる所に形成されていても、ダイパッドと樹
脂とのあいだは剥離までは至らないが界面が形成されて
外部に連通しており、その界面を経由してダイパッドの
貫通孔および樹脂の孔を介して外部に放出され、樹脂の
剥離は生じない。
【００１１】
【実施例】つぎに、図面を参照しながら本発明について
詳細に説明する。図１は本発明の一実施例である半導体
装置の断面構造を示す説明図である。同図において、ダ
イパッド１の表面に半導体チップ３がＡｇペーストなど
のプリフォーム材４で接着され、ダイパッド１の周囲に
配置されたリード２と前記半導体チップ３の各電極パッ
ドが金線５で接続され、その周囲が樹脂６で封入されて
いる。本実施例ではこのダイパッド１に貫通孔11が設け
られると共に、樹脂６のダイパッド１の裏面側に孔61が
形成され、この実施例ではダイパッド１の貫通孔11と樹
脂の孔61が連続するように形成されている。
詳細に説明する。図１は本発明の一実施例である半導体
装置の断面構造を示す説明図である。同図において、ダ
イパッド１の表面に半導体チップ３がＡｇペーストなど
のプリフォーム材４で接着され、ダイパッド１の周囲に
配置されたリード２と前記半導体チップ３の各電極パッ
ドが金線５で接続され、その周囲が樹脂６で封入されて
いる。本実施例ではこのダイパッド１に貫通孔11が設け
られると共に、樹脂６のダイパッド１の裏面側に孔61が
形成され、この実施例ではダイパッド１の貫通孔11と樹
脂の孔61が連続するように形成されている。
【００１２】このダイパッド１の貫通孔11はダイパッド
１や各リード２をリードフレームでパンチングまたはエ
ッチングにより形成するときに同時に形成し、樹脂６の
孔61は半導体チップ３などを樹脂６で封入するとき、樹
脂成形の金型に突起を設けておくことにより容易に形成
できる。この貫通孔11および孔61の大きさはチップの大
きさ、プリフォーム材の材料や量などにより自由に選定
できるが、たとえば10mm角の半導体チップでＡｇペース
トのプリフォーム材を５〜30μｍ厚位で接着するばあ
い、直径４mmφ位の貫通孔が好ましい。また半導体チッ
プ３をダイパッド１にダイボンディングするとき、プリ
フォーム材４はダイパッド１の中心１箇所に塗布するの
ではなく、貫通孔11の周囲に散在させ、プリフォーム材
が接着面に拡がるように塗布する。
１や各リード２をリードフレームでパンチングまたはエ
ッチングにより形成するときに同時に形成し、樹脂６の
孔61は半導体チップ３などを樹脂６で封入するとき、樹
脂成形の金型に突起を設けておくことにより容易に形成
できる。この貫通孔11および孔61の大きさはチップの大
きさ、プリフォーム材の材料や量などにより自由に選定
できるが、たとえば10mm角の半導体チップでＡｇペース
トのプリフォーム材を５〜30μｍ厚位で接着するばあ
い、直径４mmφ位の貫通孔が好ましい。また半導体チッ
プ３をダイパッド１にダイボンディングするとき、プリ
フォーム材４はダイパッド１の中心１箇所に塗布するの
ではなく、貫通孔11の周囲に散在させ、プリフォーム材
が接着面に拡がるように塗布する。
【００１３】この貫通孔11および孔61を形成することに
よりプリフォーム材４の部分が直接外気に露出すること
となる。その結果、プリフォーム材４の吸湿性による水
分の蒸気が発生しても、貫通孔11および孔61を経由して
外部に逃げ、ダイパッド１と樹脂６とのあいだの剥離力
としては作用しない。また樹脂６の吸湿性による水分の
蒸気も、ダイパッド１の下面と樹脂６との界面を経て孔
61より外部に放出されるため、樹脂６を剥離する力とし
ては作用しない。そのため、ダイパッド１と樹脂６の剥
離には至らず、樹脂６のクラックも発生しない。
よりプリフォーム材４の部分が直接外気に露出すること
となる。その結果、プリフォーム材４の吸湿性による水
分の蒸気が発生しても、貫通孔11および孔61を経由して
外部に逃げ、ダイパッド１と樹脂６とのあいだの剥離力
としては作用しない。また樹脂６の吸湿性による水分の
蒸気も、ダイパッド１の下面と樹脂６との界面を経て孔
61より外部に放出されるため、樹脂６を剥離する力とし
ては作用しない。そのため、ダイパッド１と樹脂６の剥
離には至らず、樹脂６のクラックも発生しない。
【００１４】前述の実施例ではダイパッド１の貫通孔11
と樹脂６の孔61とを連続して形成する例で説明したが、
この構成では内部の水分の蒸気を放出する効果は大きい
反面、半導体装置を使用する雰囲気が多湿雰囲気である
ばあいには、逆に外部の水蒸気がプリフォーム材の方に
容易に侵入し易くなる。最近の樹脂で封入する技術の向
上によりワイヤボンディング部の樹脂の密着性は向上
し、プリフォーム材に侵入した水分が直接ワイヤボンデ
ィング部分に侵入して腐蝕による特性劣化などは起り難
いが、その懸念を防止して内部の水分蒸気は容易に外部
に放出し、外部の水分は内部に侵入しにくい構造として
図２のような構造を採用することもできる。
と樹脂６の孔61とを連続して形成する例で説明したが、
この構成では内部の水分の蒸気を放出する効果は大きい
反面、半導体装置を使用する雰囲気が多湿雰囲気である
ばあいには、逆に外部の水蒸気がプリフォーム材の方に
容易に侵入し易くなる。最近の樹脂で封入する技術の向
上によりワイヤボンディング部の樹脂の密着性は向上
し、プリフォーム材に侵入した水分が直接ワイヤボンデ
ィング部分に侵入して腐蝕による特性劣化などは起り難
いが、その懸念を防止して内部の水分蒸気は容易に外部
に放出し、外部の水分は内部に侵入しにくい構造として
図２のような構造を採用することもできる。
【００１５】図２は本発明の他の実施例である半導体装
置の断面構造の説明図である。同図において62、63は樹
脂６に設けた孔で、他の符号は図１と同じ部分を示し、
製造方法も図１と同様である。本実施例では、樹脂６に
設けた孔62、63がダイパッド１に形成した貫通孔11と連
続しないようにずらせて形成したものである。その結果
ダイパッド１の貫通孔11には樹脂６が充填されるが、ダ
イパッド１の材料はたとえば、Ｆｅ- Ｎｉ系42合金など
の金属材料で、樹脂とは材料が異なり、両者のあいだに
は界面が形成されており、プリフォーム材４と孔62、63
とは界面を介して連通している。そのため、内部の水分
が蒸気化して圧力が高くなるとこの界面を経由して蒸気
が外部に放出されるが、圧力がかからないときはこの面
を通過せず、外部からの水分は内部に侵入しにくい。す
なわちプリフォーム材４は貫通孔11と孔62、63および樹
脂６とダイパッド１の界面を経由して外部に連通してお
り、プリフォーム材４の水分蒸気の蒸気圧が大きくなる
と外部に放出され易くなるように構成されている。
置の断面構造の説明図である。同図において62、63は樹
脂６に設けた孔で、他の符号は図１と同じ部分を示し、
製造方法も図１と同様である。本実施例では、樹脂６に
設けた孔62、63がダイパッド１に形成した貫通孔11と連
続しないようにずらせて形成したものである。その結果
ダイパッド１の貫通孔11には樹脂６が充填されるが、ダ
イパッド１の材料はたとえば、Ｆｅ- Ｎｉ系42合金など
の金属材料で、樹脂とは材料が異なり、両者のあいだに
は界面が形成されており、プリフォーム材４と孔62、63
とは界面を介して連通している。そのため、内部の水分
が蒸気化して圧力が高くなるとこの界面を経由して蒸気
が外部に放出されるが、圧力がかからないときはこの面
を通過せず、外部からの水分は内部に侵入しにくい。す
なわちプリフォーム材４は貫通孔11と孔62、63および樹
脂６とダイパッド１の界面を経由して外部に連通してお
り、プリフォーム材４の水分蒸気の蒸気圧が大きくなる
と外部に放出され易くなるように構成されている。
【００１６】前述の第２の実施例では、樹脂６に形成し
た孔を２個の例で説明したが、これを貫通孔11の外側を
とりまくようなリング状の孔で形成することもでき、ま
た２個以上の多数個の孔で形成することもできる。さら
に第１の実施例も共に、ダイパッドに形成する貫通孔も
１個でなく多数個形成することもできる。また前述の第
２の実施例で貫通孔11に樹脂６を充填する例で説明した
が、プリフォーム材４で貫通孔11を充填しても同様であ
ることはいうまでもない。
た孔を２個の例で説明したが、これを貫通孔11の外側を
とりまくようなリング状の孔で形成することもでき、ま
た２個以上の多数個の孔で形成することもできる。さら
に第１の実施例も共に、ダイパッドに形成する貫通孔も
１個でなく多数個形成することもできる。また前述の第
２の実施例で貫通孔11に樹脂６を充填する例で説明した
が、プリフォーム材４で貫通孔11を充填しても同様であ
ることはいうまでもない。
【００１７】
【発明の効果】以上説明したように本発明によれば、樹
脂が吸湿した水分のみでなく、プリフォーム材が吸湿し
た水分の蒸気も有効に成形された樹脂の外に放出できる
ため、ハンダのリフローなどプリント基板への装着時に
高温になっても、樹脂とダイパッドの界面に水分が拡散
して蒸気の膨張による樹脂の剥離やクラックが生じると
いうことはない。そのため、歩留が向上し、信頼性の高
い半導体装置をえられる。
脂が吸湿した水分のみでなく、プリフォーム材が吸湿し
た水分の蒸気も有効に成形された樹脂の外に放出できる
ため、ハンダのリフローなどプリント基板への装着時に
高温になっても、樹脂とダイパッドの界面に水分が拡散
して蒸気の膨張による樹脂の剥離やクラックが生じると
いうことはない。そのため、歩留が向上し、信頼性の高
い半導体装置をえられる。
【図１】本発明の一実施例である半導体装置の断面構造
を示す説明図である。
を示す説明図である。
【図２】本発明の他の実施例である半導体装置の断面構
造を示す説明図である。
造を示す説明図である。
【図３】従来の半導体装置の樹脂にクラックの入った例
を説明する図である。
を説明する図である。
１ ダイパッド ３ 半導体チップ ４ プリフォーム材 ６ 樹脂 11 貫通孔 61、62、63 孔
Claims (3)
- 【請求項１】 ダイパッドに半導体チップがプリフォー
ム材でダイボンディングされ、該半導体チップおよびそ
の周囲のワイヤボンディング部が樹脂で封入されてなる
半導体装置であって、前記ダイパッドに貫通孔が形成さ
れ、前記半導体チップ裏面の全面を覆う前記プリフォー
ム材から発生する水蒸気が前記樹脂の外部に連通するよ
うに前記樹脂が成形されていることを特徴とする半導体
装置。 - 【請求項２】 前記ダイパッドの貫通孔と連続して前記
樹脂に孔が形成され、前記プリフォーム材から発生する
水蒸気が前記樹脂の外部に連通していることを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 前記ダイパッドの貫通孔の位置とずれた
位置で前記樹脂に孔が形成され、前記ダイパッドと前記
樹脂との界面を介して前記プリフォーム材から発生する
水蒸気が前記樹脂の外部に連通していることを特徴とす
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5242492A JP3179845B2 (ja) | 1992-03-11 | 1992-03-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5242492A JP3179845B2 (ja) | 1992-03-11 | 1992-03-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259344A JPH05259344A (ja) | 1993-10-08 |
| JP3179845B2 true JP3179845B2 (ja) | 2001-06-25 |
Family
ID=12914403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5242492A Expired - Fee Related JP3179845B2 (ja) | 1992-03-11 | 1992-03-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3179845B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021186657A1 (ja) * | 2020-03-19 | 2021-09-23 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1992
- 1992-03-11 JP JP5242492A patent/JP3179845B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259344A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
| US6608388B2 (en) | Delamination-preventing substrate and semiconductor package with the same | |
| KR100559664B1 (ko) | 반도체패키지 | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| JP2828053B2 (ja) | 半導体装置 | |
| US6528877B2 (en) | Semiconductor component having a chip carrier with openings for making contact | |
| US20110140253A1 (en) | Dap ground bond enhancement | |
| JPH07321248A (ja) | ボールグリッドアレイ半導体装置およびその製造方法 | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| US6650005B2 (en) | Micro BGA package | |
| JP3179845B2 (ja) | 半導体装置 | |
| JPH06132442A (ja) | 半導体装置およびその製造方法 | |
| KR200254077Y1 (ko) | 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판 | |
| KR100357883B1 (ko) | 반도체장치및그제조방법 | |
| JP3684517B2 (ja) | 半導体装置 | |
| KR100362501B1 (ko) | 반도체장치 | |
| JPH1197586A (ja) | 半導体装置およびその製造方法 | |
| JPH11176873A (ja) | Ｂｇａ形半導体装置およびその実装構造体 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 | |
| KR100337460B1 (ko) | 반도체 장치 | |
| JPH0567722A (ja) | 樹脂封止型半導体装置 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 | |
| US20020105095A1 (en) | Semiconductor package having a substrate including a die-attach aperture and method for packaging a semiconductor die |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |