JP3178867B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3178867B2 JP3178867B2 JP28188291A JP28188291A JP3178867B2 JP 3178867 B2 JP3178867 B2 JP 3178867B2 JP 28188291 A JP28188291 A JP 28188291A JP 28188291 A JP28188291 A JP 28188291A JP 3178867 B2 JP3178867 B2 JP 3178867B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- tungsten silicide
- semiconductor device
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、タングステンシリサ
イドをバリアメタルに用いた積層メタル配線を有する半
導体素子の製造方法に関するものである。
イドをバリアメタルに用いた積層メタル配線を有する半
導体素子の製造方法に関するものである。
【０００２】
【従来の技術】図４はタングステンシリサイドをバリア
メタルに用いた積層配線の従来の製造方法の工程断面図
であり、図４（ａ）はＰ型半導体基板１（以下、図４で
はＰ型基板という）上に厚いフィールド酸化膜２、ｎ+
拡散層３、タングステンポリサイド配線４（ポリシリコ
ンとW Six の２層膜）を形成したところである。
メタルに用いた積層配線の従来の製造方法の工程断面図
であり、図４（ａ）はＰ型半導体基板１（以下、図４で
はＰ型基板という）上に厚いフィールド酸化膜２、ｎ+
拡散層３、タングステンポリサイド配線４（ポリシリコ
ンとW Six の２層膜）を形成したところである。
【０００３】次に、図４（ｂ）に示すように、基板全面
に絶縁膜としてＢＰＳＧ５を形成し、さらにコンタクト
６，７をｎ+ 拡散層上、タングステンポリサイド配線４
上のＢＰＳＧ５を開孔して形成する。
に絶縁膜としてＢＰＳＧ５を形成し、さらにコンタクト
６，７をｎ+ 拡散層上、タングステンポリサイド配線４
上のＢＰＳＧ５を開孔して形成する。
【０００４】次に、図４（ｃ）に示すように、５００〜
１０００Å程度のタングステンシリサイド膜８および５
０００〜１００００Å程度のAl−Si膜９を順次スパッタ
法にて堆積させる。タングステンシリサイド膜８をスパ
ッタする前には、コンタクト６，７内に薄く形成されて
いる自然酸化膜を除去するために、ＨＦ溶液処理が施さ
れており、またスパッタ前には、１００〜２００℃の加
熱を行っている。
１０００Å程度のタングステンシリサイド膜８および５
０００〜１００００Å程度のAl−Si膜９を順次スパッタ
法にて堆積させる。タングステンシリサイド膜８をスパ
ッタする前には、コンタクト６，７内に薄く形成されて
いる自然酸化膜を除去するために、ＨＦ溶液処理が施さ
れており、またスパッタ前には、１００〜２００℃の加
熱を行っている。
【０００５】次に、上記Al−Si膜９の形成後は、Al−Si
膜９とタングステンシリサイド膜８をホトリソ・エッチ
ングにて必要部分にのみ配線層として残存させ、さらに
４００℃程度でシンタリングを行ない、図４（ｄ）に示
すような素子が完成する。
膜９とタングステンシリサイド膜８をホトリソ・エッチ
ングにて必要部分にのみ配線層として残存させ、さらに
４００℃程度でシンタリングを行ない、図４（ｄ）に示
すような素子が完成する。
【０００６】このタングステンシリサイド膜８とAl−Si
膜９の積層膜は、素子の微細化が進展するにつれて広く
使用されるようになってきた。すなわち、高集積化のた
めにｎ+ 拡散層３が浅くなり、コンタクト６，７の開孔
径が小さくなるにつれて、Al−Si膜９の単層配線では、
次に述べる欠点が顕著化してきたことによる。
膜９の積層膜は、素子の微細化が進展するにつれて広く
使用されるようになってきた。すなわち、高集積化のた
めにｎ+ 拡散層３が浅くなり、コンタクト６，７の開孔
径が小さくなるにつれて、Al−Si膜９の単層配線では、
次に述べる欠点が顕著化してきたことによる。
【０００７】その第１点は、Al−Si膜９中のAlがｎ+拡
散層３中に浸入し、ｎ+ 拡散層３とｐ型基板１に電気的
なリークが生じる。
散層３中に浸入し、ｎ+ 拡散層３とｐ型基板１に電気的
なリークが生じる。
【０００８】また、第２点は、コンタクト６，７内にAl
−Si膜９中のSiが析出し、高抵抗の単結晶になるため、
コンタクト抵抗が増大してしまう。
−Si膜９中のSiが析出し、高抵抗の単結晶になるため、
コンタクト抵抗が増大してしまう。
【０００９】上記２点の欠点を解決するために、「応用
物理学会」‘８９春 P740 には、Si基板上にW Six 膜を
約２０００Å堆積後、６００〜１０００℃のプリアニー
ルを行い、Al−１％膜を堆積すると、Al膜堆積前のW Si
x 膜のプリアニール温度を高くするにつれて、Al／W Si
x 界面反応が抑制されることが記載されている。したが
って、前記Al−Si膜９下にタングステンシリサイド膜８
を配置して、Alの拡散防止とコンタクト７内へのSi析出
を防止できるわけである。
物理学会」‘８９春 P740 には、Si基板上にW Six 膜を
約２０００Å堆積後、６００〜１０００℃のプリアニー
ルを行い、Al−１％膜を堆積すると、Al膜堆積前のW Si
x 膜のプリアニール温度を高くするにつれて、Al／W Si
x 界面反応が抑制されることが記載されている。したが
って、前記Al−Si膜９下にタングステンシリサイド膜８
を配置して、Alの拡散防止とコンタクト７内へのSi析出
を防止できるわけである。
【００１０】
【発明が解決しようとする課題】しかしながら、以上述
べたタングステンシリサイド膜８とAl−Si膜９の２層構
造の製造方法では、コンタクト抵抗が安定しないという
問題点が有った。この不安定性はタングステンポリサイ
ド配線４上のコンタクト抵抗で顕著である。
べたタングステンシリサイド膜８とAl−Si膜９の２層構
造の製造方法では、コンタクト抵抗が安定しないという
問題点が有った。この不安定性はタングステンポリサイ
ド配線４上のコンタクト抵抗で顕著である。
【００１１】タングステンポリサイド配線４上に生成す
る自然酸化膜はスパッタ前のＨＦ処理で一度除去される
が、バリアメタルであるタングステンシリサイド膜８を
スパッタするまでに再度生成され、この自然酸化膜ある
いはそれに準ずる物質が電気的障壁になっていると考え
れる。
る自然酸化膜はスパッタ前のＨＦ処理で一度除去される
が、バリアメタルであるタングステンシリサイド膜８を
スパッタするまでに再度生成され、この自然酸化膜ある
いはそれに準ずる物質が電気的障壁になっていると考え
れる。
【００１２】タングステンポリサイド配線４上に生成す
る自然酸化膜はスパッタ前のＨＦ処理で一度除去される
が、バリアメタルであるタングステンシリサイド膜８を
スパッタするまでに再度生成され、この自然酸化膜ある
いはそれに準ずる物質が電気的障壁になっていると考え
られる。
る自然酸化膜はスパッタ前のＨＦ処理で一度除去される
が、バリアメタルであるタングステンシリサイド膜８を
スパッタするまでに再度生成され、この自然酸化膜ある
いはそれに準ずる物質が電気的障壁になっていると考え
られる。
【００１３】
【課題を解決するための手段】この発明は前記問題点を
解決するために、半導体素子の製造方法において、半導
体基板上のタングステンポリサイド配線を介して絶縁膜
の形成後導電層上の絶縁膜の一部を開孔する工程と、真
空中あるいは不活性ガス雰囲気中で３００℃以上の予備
加熱温度で加熱直後にタングステンシリサイド膜をスパ
ッタする工程とを導入したものである。
解決するために、半導体素子の製造方法において、半導
体基板上のタングステンポリサイド配線を介して絶縁膜
の形成後導電層上の絶縁膜の一部を開孔する工程と、真
空中あるいは不活性ガス雰囲気中で３００℃以上の予備
加熱温度で加熱直後にタングステンシリサイド膜をスパ
ッタする工程とを導入したものである。
【００１４】
【作用】この発明によれば、半導体素子の製造方法にお
いて、以上のような工程を導入したので、導電性上の絶
縁膜の一部を開孔後にバリアメタルとなるタングステン
シリサイドのスパッタ前に最適予備加熱温度で予備加熱
直後にタングステンシリサイドをスパッタすることによ
り、下地の半導体基板内のタングステンポリサイド上に
存在するコンタクト抵抗の電気的障害となる物質を除去
することになり、したがって、絶縁問題点を除去でき
る。
いて、以上のような工程を導入したので、導電性上の絶
縁膜の一部を開孔後にバリアメタルとなるタングステン
シリサイドのスパッタ前に最適予備加熱温度で予備加熱
直後にタングステンシリサイドをスパッタすることによ
り、下地の半導体基板内のタングステンポリサイド上に
存在するコンタクト抵抗の電気的障害となる物質を除去
することになり、したがって、絶縁問題点を除去でき
る。
【００１５】
【実施例】以下、この発明の半導体素子の製造方法の実
施例について図面に基づき説明する。図１（ａ）、図１
（ｂ）はその一実施例を説明するための工程断面図であ
り、図１（ａ）は、従来の製造方法と同様な方法でｐ型
半導体基板２１上に厚いフィールド酸化膜２２、ｎ+ 拡
散層２３、タングステンポリサイド配線２４、ＢＰＳＧ
膜２５、コンタクト２６，２７を形成した状態の断面図
である。
施例について図面に基づき説明する。図１（ａ）、図１
（ｂ）はその一実施例を説明するための工程断面図であ
り、図１（ａ）は、従来の製造方法と同様な方法でｐ型
半導体基板２１上に厚いフィールド酸化膜２２、ｎ+ 拡
散層２３、タングステンポリサイド配線２４、ＢＰＳＧ
膜２５、コンタクト２６，２７を形成した状態の断面図
である。
【００１６】次に、コンタクト２６，２７内に薄く形成
されている自然酸化膜を除去するため、ＨＦ溶液にてこ
の自然酸化膜を除去する。しかる後、図１（ｂ）に示す
ように、全面にバリアメタルとなるタングステンシリサ
イド（W Six ）膜２８をスパッタ法で形成する。
されている自然酸化膜を除去するため、ＨＦ溶液にてこ
の自然酸化膜を除去する。しかる後、図１（ｂ）に示す
ように、全面にバリアメタルとなるタングステンシリサ
イド（W Six ）膜２８をスパッタ法で形成する。
【００１７】次にこの工程を詳しく説明する。図２にス
パッタ装置の構成図を簡単に示すが、半導体基板２１は
ローダＤからプレヒートチャンバＡに送られ、約１０-7
Torrまで真空に引かれる。
パッタ装置の構成図を簡単に示すが、半導体基板２１は
ローダＤからプレヒートチャンバＡに送られ、約１０-7
Torrまで真空に引かれる。
【００１８】その後、このプレヒートチャンバＡ内で最
適温度としてたとえば３００℃以上の４００℃で、１０
秒の加熱を行う。この加熱温度は、従来法では１００〜
２００℃であったことは前述した通りである。
適温度としてたとえば３００℃以上の４００℃で、１０
秒の加熱を行う。この加熱温度は、従来法では１００〜
２００℃であったことは前述した通りである。
【００１９】プレヒートチャンバＡ内での加熱が終了し
た半導体基板２１はWSix スパッタチャンバＢへ送ら
れ、そこで約１０m Torrのアルゴン雰囲気真空中でタン
グステンシリサイド膜２８がスパッタされ、引き続きAl
−SiスパッタチャンバＣにて、Al−Si膜２９がスパッタ
される。
た半導体基板２１はWSix スパッタチャンバＢへ送ら
れ、そこで約１０m Torrのアルゴン雰囲気真空中でタン
グステンシリサイド膜２８がスパッタされ、引き続きAl
−SiスパッタチャンバＣにて、Al−Si膜２９がスパッタ
される。
【００２０】この場合のスパッタ膜厚は従来と同様、タ
ングステンシリサイド膜２８が５００〜１０００Å、Al
−Si膜２９が５０００〜１００００Åである。この積層
膜は従来と同一の方法でパターニングされ、さらに４０
０℃程度でシンタリングされ図１（ｂ）に示すごとき半
導体素子が完成する。次いで、Al−Siスパッタチャンバ
ＣからアンローダＥにより半導体基板２１を取り出す。
ングステンシリサイド膜２８が５００〜１０００Å、Al
−Si膜２９が５０００〜１００００Åである。この積層
膜は従来と同一の方法でパターニングされ、さらに４０
０℃程度でシンタリングされ図１（ｂ）に示すごとき半
導体素子が完成する。次いで、Al−Siスパッタチャンバ
ＣからアンローダＥにより半導体基板２１を取り出す。
【００２１】図３にタングステンシリサイドをスパッタ
するときのプレヒートチャンバＡ内での加熱温度とポリ
サイド上のコンタクト抵抗との関係を示すが、３００℃
以上の加熱温度で十分に低く、かつばらつきの小さいコ
ンタクト抵抗が得られていることがわかる。
するときのプレヒートチャンバＡ内での加熱温度とポリ
サイド上のコンタクト抵抗との関係を示すが、３００℃
以上の加熱温度で十分に低く、かつばらつきの小さいコ
ンタクト抵抗が得られていることがわかる。
【００２２】なお、プレヒートチャンバＡ内での加熱は
アルゴン等の不活性雰囲気で行なっても同様な効果が得
られている。また、Al−Si膜２９の代りにAl膜をスパッ
タしてもよい。
アルゴン等の不活性雰囲気で行なっても同様な効果が得
られている。また、Al−Si膜２９の代りにAl膜をスパッ
タしてもよい。
【００２３】
【発明の効果】以上詳細に説明したように、この発明に
よれば、バリアメタルとなるタングステンシリサイドを
スパッタする工程において、所定温度以上の最適温度で
予備加熱を行った直後にタングステンシリサイド膜をス
パッタするようにしたので、下地半導体基板内のタング
ステンポリサイド上に存在するコンタクト抵抗の電気的
障壁となる物質が除去され、低く安定したコンタクト抵
抗が実現できる。
よれば、バリアメタルとなるタングステンシリサイドを
スパッタする工程において、所定温度以上の最適温度で
予備加熱を行った直後にタングステンシリサイド膜をス
パッタするようにしたので、下地半導体基板内のタング
ステンポリサイド上に存在するコンタクト抵抗の電気的
障壁となる物質が除去され、低く安定したコンタクト抵
抗が実現できる。
【図１】この発明の半導体素子の製造方法の一実施例の
工程断面図。
工程断面図。
【図２】同上実施例におけるタングステンシリサイド膜
のスパッタ形成工程の説明図。
のスパッタ形成工程の説明図。
【図３】同上実施例のタングステンシリサイドのスパッ
タ時のプレヒートチャンバ内の加熱温度対ポリサイド上
のコンタクト抵抗との関係を示す説明図。
タ時のプレヒートチャンバ内の加熱温度対ポリサイド上
のコンタクト抵抗との関係を示す説明図。
【図４】従来の半導体素子の製造方法の工程断面図。
２１ ｐ型半導体基板 ２２ フィールド酸化膜 ２３ ｎ+ 拡散層 ２４ タングステンポリサイド配線 ２５ ＢＰＳＧ膜 ２６ コンタクト ２７ コンタクト ２８ タングステンシリサイド膜 ２９ Al−Si膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−278748（ＪＰ，Ａ) 特開 平２−125431（ＪＰ，Ａ) 特開 平３−191525（ＪＰ，Ａ) 特開 昭62−154645（ＪＰ，Ａ) 特開 平４−188722（ＪＰ，Ａ) 特開 平３−272142（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (1)
- 【請求項１】 タングステンシリサイド膜、Ａｌ−Ｓｉ
膜あるいはＡｌ膜を順次スパッタする工程を含む半導体
素子の製造方法であって、 半導体基板上にタングステンポリサイド配線を形成する
工程と、 前記半導体基板上に絶縁膜を形成した後、前記タングス
テンポリサイド配線上のこの絶縁膜の一部を開孔する工
程と、 真空中、あるいは不活性ガス雰囲気中にて３００℃以上
の予備加熱温度で予備加熱を行った直後にタングステン
シリサイド膜をスパッタする工程と、を有することを特徴とする 半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28188291A JP3178867B2 (ja) | 1991-10-03 | 1991-10-03 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28188291A JP3178867B2 (ja) | 1991-10-03 | 1991-10-03 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102157A JPH05102157A (ja) | 1993-04-23 |
| JP3178867B2 true JP3178867B2 (ja) | 2001-06-25 |
Family
ID=17645287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28188291A Expired - Fee Related JP3178867B2 (ja) | 1991-10-03 | 1991-10-03 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178867B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5905981B1 (ja) * | 2015-07-17 | 2016-04-20 | 株式会社玄海 | 故人の立体遺影額縁構造 |
-
1991
- 1991-10-03 JP JP28188291A patent/JP3178867B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5905981B1 (ja) * | 2015-07-17 | 2016-04-20 | 株式会社玄海 | 故人の立体遺影額縁構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102157A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537413B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0581664B2 (ja) | ||
| JPH05102078A (ja) | シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 | |
| JP3248570B2 (ja) | 半導体装置の製造方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JPH0818028A (ja) | 半導体装置およびその製造方法 | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| US5413968A (en) | Semiconductor device and manufacturing method thereof | |
| JP2621805B2 (ja) | 半導体装置の製造方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JP3297776B2 (ja) | 配線の接続構造及びその製造方法 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| JPH069203B2 (ja) | 半導体装置とその製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP2518100B2 (ja) | 半導体装置の製造方法 | |
| JPH07111969B2 (ja) | 半導体装置の製造方法 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
| LAPS | Cancellation because of no payment of annual fees |