JP3057435B2 - 半導体デバイスの電極保護膜の形成方法 - Google Patents
半導体デバイスの電極保護膜の形成方法Info
- Publication number
- JP3057435B2 JP3057435B2 JP10050437A JP5043798A JP3057435B2 JP 3057435 B2 JP3057435 B2 JP 3057435B2 JP 10050437 A JP10050437 A JP 10050437A JP 5043798 A JP5043798 A JP 5043798A JP 3057435 B2 JP3057435 B2 JP 3057435B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- protective film
- electrode
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 60
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 58
- 229920005591 polysilicon Polymers 0.000 claims description 58
- 230000001681 protective effect Effects 0.000 claims description 58
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 33
- 150000004767 nitrides Chemical class 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 27
- 239000003870 refractory metal Substances 0.000 claims description 26
- 239000012298 atmosphere Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 230000008018 melting Effects 0.000 claims description 22
- 238000002844 melting Methods 0.000 claims description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000005300 metallic glass Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 47
- 229910052721 tungsten Inorganic materials 0.000 description 45
- 239000010937 tungsten Substances 0.000 description 45
- 230000008569 process Effects 0.000 description 35
- 229910021332 silicide Inorganic materials 0.000 description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 28
- 229910052760 oxygen Inorganic materials 0.000 description 28
- 239000001301 oxygen Substances 0.000 description 28
- 238000007254 oxidation reaction Methods 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000005260 corrosion Methods 0.000 description 11
- 230000007797 corrosion Effects 0.000 description 11
- 230000002159 abnormal effect Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 7
- 229910008484 TiSi Inorganic materials 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 229910019001 CoSi Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- -1 TiSi 2 Chemical compound 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
耐食性及び耐酸化性を向上させた電極保護膜の形成方法
に関する。
ート電極、ソース/ドレイン不純物拡散領域、コンタク
ト及び各素子を相互接続するために用いられる。一般的
にはアルミニウムで形成されることが多い。デバイス寸
法を小さくし、電源電圧を少なくすると電極配線の特性
が影響を受ける。ゲート電極においては抵抗が増加する
から、信号伝達遅延時間が増加してデバイスの動作速度
の低下をもたらす。また、コンタクトにおいては抵抗が
増加するとともに電流密度が増加するので、配線として
の信頼性が低下する。更に、配線における抵抗増や電流
密度の増加がエレクトロマイグレーションをもたらし、
配線の信頼性が低下する。メモリにおいては、ゲート電
極は、同時にワード線としても使用されるので、抵抗率
の低い材料を使用しなければならない。
で小型化するのに伴い、微細化による配線抵抗Rの増加
と配線ピッチの縮小による容量増大の上昇効果とに応ず
るRCの伝達遅延の問題が発生する。このような問題に
起因して、デザインルールが1μm以下である場合に、
一般にゲート電極の材料として使用するポリシリコンを
そのまま使用すると、高集積化による動作速度の向上効
果が無くなり、動作速度及び信頼性で問題を発生させ
る。これは、ドープされたポリシリコンの固有抵抗(抵
抗率)が200μΩ・cm以上であるからである。
て、比較的にステップカバレージ特性が優秀で且つ固有
抵抗が約100μΩ・cmであるWSix膜をポリシリ
コン上に蒸着して電極として使用する技術が提案され
た。すなわち、ポリサイド(ポリシリコン+高融点金属
シリサイド)を電極として使用するようになった。しか
し、上述したように、固有抵抗が約100μΩ・cmで
あるWSix膜もやはり電極のデザインルールが約0.
5μmの線幅以下ではその効用性を失うことが知られて
いる。かかる問題を解決するための方法として、タング
ステンW(固有抵抗10μΩ・cm以下)、TiSi2
(固有抵抗20μΩ・cm以下)、COSi2 (固有抵
抗20μΩ・cm以下)、そしてTiN(固有抵抗30
μΩ・cm以下)のような材料を利用した研究が盛んに
行われている。
形成が研究されるとともに、それに対する保護膜の形成
も重要な問題として研究されている。すなわち、保護膜
形成技術は、半導体デバイスの表面にある処理をして素
子の特性向上及び安定化を図り、長時間にわたって変動
を抑制して高信頼性を達成するための不可欠の技術であ
る。この類の技術はいわば防御的な技術であるが、最近
では積極的にプロセス全体の水準を向上させるのに必要
な技術である。この類の保護膜形成技術は、デバイス的
に見るとき界面保護用、配線保護用、パッド保護用に分
けられる。何れも各温度領域で各種の絶縁膜、ガラス層
を形成するが、シリコン酸化膜、シリコン窒化膜等を主
材料としている。特に、配線保護用膜は、金属との反応
が生じ難いこと、材料との密着性がよいこと、水分又は
汚染に対するブロック作用があること、機械的な損傷を
受け難いこと、ピンホール又はクラックがないこと、及
び加工性が優秀であること、等が大切な要素である。し
かし、何よりも重要なことはデバイスの安定性が優秀で
且つ変形が無いことである。
法をトランジスタのゲート電極形成方法を説明した図1
に基づき説明する。まず、図1aに示すように、半導体
基板1上にゲート酸化膜2、ドープされたポリシリコン
層3、及びWSix膜4を順次に形成する。このドープ
されたポリシリコン層3はホウ素B、リンP、又はヒ素
As等の不純物がドープされたポリシリコン層である。
そして、このポリシリコン層3上にシリサイド膜のWS
ix膜4を形成する工程は、ゲート酸化膜2上にドープ
されたポリシリコン層3を形成する工程を終えた後、フ
ッ酸HFを用いたクリーニング工程を行った後、WF6
+SiH2Cl2 を用いた化学反応によりシリサイド膜
を形成する。図1bに示すように、WSix膜4上にキ
ャップ酸化膜5を形成する。その後、キャップ酸化膜5
の全面に感光膜PRを塗布した後、露光及び現像工程で
ゲート電極領域のみに残るように感光膜PRをパターニ
ングする。
感光膜PRをマスクに用いてエッチング工程でキャップ
酸化膜5、WSix膜4、ドープされたポリシリコン層
3、及びゲート酸化膜2を順次エッチングしてゲート電
極を形成する。この後、基板表面の安定化及びシリサイ
ド反応を促すために基板の全面を熱処理する。この熱処
理工程は酸素O2と窒素N2の雰囲気で施すが、これはポ
リシリコン層3をパターニングするためのエッチング工
程により損傷したゲート酸化膜2を回復させるためであ
る。この熱処理は、ゲート電極と半導体基板1との界面
のゲート絶縁膜として酸化膜を使用した場合には酸素雰
囲気で行い、窒化膜を使用した場合には窒素雰囲気で行
う。そして、シリサイド反応工程は、ポリシリコン層3
とWSix膜4との粘着性を向上させてゲート電極の低
抵抗化を実現できるポリサイドを完成するための工程で
ある。このとき、ポリシリコン層3とWSix膜4との
間には、高融点金属のWSix膜4及びキャップ酸化膜
5を形成する途中で、或いは窒素又は酸素雰囲気で熱処
理する途中でWSix膜4の結晶粒界を通過した酸素又
は窒素と、ゲート電極のポリシリコンのシリコン原子と
の結合により、薄い酸化膜又は窒化膜(図示せず)が形
成される。上記の熱処理工程は、前記感光膜PRをマス
クに用いたエッチング工程後、熱処理用の炉への移送し
て実施する。
WSix膜4、ポリシリコン層3、及びゲート酸化膜2
の側面に側壁スペーサ6を形成する。この側壁スペーサ
6は、キャップ酸化膜5を含む基板の全面にCVD法で
酸化膜を堆積した後、反応性イオンエッチング法(RI
E)でエッチバックして形成する。このように、従来の
半導体デバイスの電極形成方法においては、ポリサイド
(シリコン層3+WSix膜4)構造からなる電極の上
側にキャップ酸化膜5及び側面にCVD酸化膜からなる
側壁スペーサ6を形成して電極を保護する構造になって
いることが判る。
程中の異常酸化現象を示す断面構造図である。従来の半
導体デバイスの電極形成工程中の異常酸化現象は、図1
cに示すように、パターニングされた感光膜PRをマス
クに用いたエッチング工程でキャップ酸化膜5、WSi
x膜4、ドープされたポリシリコン層3、及びゲート酸
化膜2を選択的に除去してゲート電極を形成する工程の
途中で、或いはシリサイド反応のための炉への移送の途
中で発生する。上記したようなWSix膜4をエッチン
グする工程を説明すると、感光膜PRをマスクに用いた
エッチング工程時にリン酸H2PO2又は過酸化水素H2
O2のようなエッチング溶液を使用してエッチングし、
その後にエッチング溶液に対する洗浄工程を行う。しか
し、洗浄工程を行っても、酸素O2 が包含されたエッチ
ング溶液に起因してWSix膜4の周囲に酸素雰囲気が
造成される。このような酸素雰囲気のためにWSix膜
4の側面に酸素を含む物質が形成される。
シリコン層3、及びゲート酸化膜2に対するエッチング
工程の後、WSix膜4とポリシリコン層3に対する粘
着性を向上させる熱処理工程を施すため炉へ移送する途
中で酸素雰囲気にWSix膜4が露出されて酸素を含む
物質がWSix膜4の側面に形成される。このようにW
Six膜4の側面に形成された酸素を含む物質は、シリ
サイド反応のための熱処理工程時にWSix膜4のタン
グステンと結合してWSix膜4の両側面にタングステ
ン原子が包含された異常酸化膜7を発生させる。そし
て、このような現象はゲート酸化膜2の損傷を回復させ
るための酸素雰囲気を用いた熱処理工程中でも発生す
る。
程中の剥離現象を示す断面構造図である。剥離現象はパ
ターニングしたポリシリコン層3とその上に形成された
高融点金属シリサイドWSix膜4との界面で発生す
る。すなわち、従来の半導体デバイスの電極形成工程中
に発生する剥離現象は、図1b又は図1cに示すよう
に、高融点金属シリサイドであるWSix膜4上にキャ
ップ酸化膜5を形成する工程の途中で或いは窒素又は酸
素雰囲気で熱処理する途中でWSix膜4の結晶粒界を
通過した窒素原子又は酸素原子と、ポリシリコンのシリ
コン原子との結合により発生する。すなわち、酸素原子
とシリコン原子との結合によりWSix膜4とゲート電
極3aとの界面に薄い窒化膜又は酸化膜8が形成される
ことから、WSix膜4とゲート電極3aとの結合力が
弱化されるため、結果的にその界面が開く剥離現象が発
生するようになる。
グステンシリサイド膜WSixの側面に形成される異常
酸化膜発生現象やタングステンシリサイド膜とポリシリ
コン層との界面で発生する剥離現象は、電極の性能を向
上させるためにポリシリコンの上にタングステンシリサ
イド膜WSixを形成した場合だけでなく、高融点金属
層(例えば、タングステンW)、高融点金属シリサイド
(例えばTiSi2 、COSi2)、及び高融点窒化金
属(例えばTiN)を利用して電極を形成した場合にも
発生する。
導体デバイスの電極形成方法においては以下のような問
題点があった。電極の性能を向上させるためにポリサイ
ド構造を採用したが、ポリシリコン層の上に形成される
シリサイド膜の側面にシリサイド反応又はエッチング工
程時に酸素原子との結合に因る異常酸化膜が形成され
て、シリサイド膜に直接的に損傷を被らせるため、電極
としての信頼度を低下させる。しかも、後続工程等でイ
オン注入工程がある場合には、異常酸化膜がイオン注入
工程時のマスクとして作用して不正確なイオン注入工程
を誘発する等、半導体デバイスとしての信頼性をも低下
させる。また、ポリシリコン層の上側に直ちにシリサイ
ド膜を形成するようになっていることから、シリサイド
膜の上にキャップ酸化膜を形成する工程の途中で、或い
は酸素又は窒素雰囲気での熱処理工程の途中で、酸素又
は窒素とポリシリコン層のシリコン原子とが結合してポ
リシリコン層とシリサイド膜との界面で剥離現象が発生
するため、半導体デバイスの収率及び信頼度を低下させ
る。
電極形成方法の問題点を解決するためになされたもので
あり、ポリシリコン層の異常酸化やポリシリコン層の剥
離現象を防止して耐酸化性及び耐食性を向上させ得る半
導体デバイスの電極保護膜の形成方法を提供することが
目的である。
の電極保護膜の形成方法は、半導体基板上に導電層パタ
ーンを形成し、その導電層パターンを酸素又は窒素の包
含されたガスと反応させて導電層パターンの表面に非晶
質状態の保護膜を形成する。
電極保護膜の形成方法を添付図面に基づき説明する。図
4〜図6は本発明の第1実施形態の半導体デバイスの電
極保護膜の形成工程を示す断面図である。まず、図4a
に示すように半導体基板10上にゲート絶縁膜11、ド
ープされたポリシリコン層12、拡散防止膜13、及び
タングステン膜14を順次に形成する。このドープされ
たポリシリコン層12は、ホウ素B、ヒ素As、及びリ
ンPのうち何れか一つのイオンがドープされたポリシリ
コン層である。そして、拡散防止膜13は、ドープされ
たポリシリコン層12のシリコン原子とタングステン膜
14のタングステン原子Wとが拡散してその界面で化学
結合することを防止するための膜であり、伝導性を有す
る物質を利用して形成する。好ましくはWSiN膜で形
成する。そのWSiN膜を形成する方法は、W5Si3を
ターゲットとして20%の窒素ガスの添加されたアルゴ
ンArガス雰囲気でスパッタリング法で約40〜60Å
程度の厚さに堆積する。又、タングステン膜14は80
0〜1200Å程度の厚さに形成する。タングステン膜
14の代わりに、TiSi2、CoSi2、TaSi2 の
ような高融点金属シリサイド及びTiN、ZrN、Hf
N、TaNのような高融点窒化金属のうち何れか一つで
形成してもよい。
ングステン膜14上に第1絶縁膜15、第2絶縁膜16
を順次に形成する。第1絶縁膜15は窒化膜を使用して
200〜400Å程度の厚さに形成し、第2絶縁膜16
は酸化膜を使用して1200〜1800Å程度の厚さに
形成する。この際、前記第1及び第2絶縁膜15、16
の形成工程はロードロック(load-lock) 減圧CVD装備
を利用する。このロードロック減圧CVD装備を利用す
ると、タングステン膜14上に第1及び第2絶縁膜1
5、16を形成するためにウェハをCVD装置にローデ
ィングさせて約800℃程度の温度にされている位置ま
で移動させる途中で、或いは熱処理工程後にアンローデ
ィングされる途中で酸素との接触を遮断して、タングス
テン膜14の酸化反応を遮断することができる。
感光膜PRを塗布した後、露光及び現像工程で電極領域
のみに残るように感光膜PRをパターニングする。図5
dに示すように、パターニングされた感光膜PRをマス
クに用いてエッチング工程で第2及び第1絶縁膜16、
15を選択的に除去する。図5eに示すように、感光膜
PRを除去して、選択的に除去された第2及び第1絶縁
膜16、15をマスクに用いてタングステン膜14、拡
散防止膜13、ドープされたポリシリコン層12、及び
ゲート絶縁膜11を順次に除去して、導電層パターンを
有するゲート電極を形成する。このとき、タングステン
膜14及びドープされたポリシリコン層13を除去する
工程はSF6 のようなフッ素ガスが包含された雰囲気で
実施する。本実施形態における導電層パターンはポリシ
リコン層12、拡散防止膜13、高融点金属層14を順
次に形成した構成である。また、ポリシリコン層、高融
点金属、高融点金属シリサイド、及び高融点窒化金属の
いずれからから選択しても良い。また、高融点金属層と
しては高融点金属物質、高融点金属シリサイド、及び高
融点窒化金属のうち何れか一つを使用することができ
る。
れた基板を電子サイクロトロン共鳴(Electron-Cyclotro
n-Resonance、ECR)装備で300℃以下の温度且つ窒
素雰囲気で80〜120秒間熱処理して、ゲート電極の
タングステン膜14と第1絶縁膜15との界面、タング
ステン膜14の側面、及びポリシリコン層12aの側面
に保護膜17を形成する。その際、半導体基板10の表
面にも保護膜17が形成される。ここで、保護膜17
は、非晶質特性を有する非晶質窒化膜で形成され、20
〜50Å程度の厚さに形成される。電子サイクロトロン
(原子破壊のためのイオン加速装置)共鳴装備は、低温
堆積を図るべくプラズマの高活性化とイオン及び電子の
衝撃効果とを組み合わせた一種のCVD装備である。
と、タングステン膜14と第1絶縁膜15との界面及び
タングステン膜14の側面に形成される保護膜17は非
晶質状態のWNx膜17aである。すなわち、タングス
テン膜14のタングステンWと第1絶縁膜15の窒素N
2 との結合によりその界面にWNx膜17aが形成さ
れ、タングステン膜14の側面にも窒素雰囲気での熱処
理によりタングステン膜14の側面が窒素N2 と結合し
てWNx膜17aが形成される。そして、ポリシリコン
層12の側面にはそのシリコンと窒素との化学反応によ
り非晶質状態のSi3N4膜17bが形成される。そし
て、半導体基板10がシリコンからなる場合にも、その
シリコンと窒素との結合により半導体基板10の表面側
にSi3N4膜17bが形成される。このとき、WNx膜
17aのX値の範囲は0<X<1である。
わりに、TiSi2、CoSi2、TaSi2 のような高
融点金属シリサイド又はTiN、ZrN、HfN、Ta
Nのような高融点窒化金属をポリシリコン層12の上側
にポリサイドとして形成或いは配線材料として使用した
場合にも、同じ条件で工程を進行して同一の特性を示す
保護膜17を形成可能である。すなわち、高融点金属シ
リサイド又は高融点窒化金属をもってタングステンに代
えて形成した場合、そのタングステンに代わる物質(T
iSi2、CoSi2、TaSi2 のような高融点金属シ
リサイド或いはTiN、ZrN、HfN、TaNのよう
な高融点窒化金属)と窒化膜からなる第1絶縁膜15と
の界面、及びタングステンに代わる物質の側面に、金属
窒化膜のMNx(Metal Nitride) 膜(保護膜17)が形
成される。このMNx膜でのX値の範囲も0<X<1で
ある。このような方法により形成された窒化膜層(MN
x、Si3N4膜)は非晶質の特性があり、化学的な耐食
性及びO2 雰囲気で約750℃まで耐える耐酸化性を示
した。
せた基板の全面に第3絶縁膜18を形成する。この第3
絶縁膜18は酸化膜及び窒化膜のうち何れか一つで形成
し、酸化膜で形成する場合にはTEOS(Tetra-Ethyl-O
rthoSilicate) を使用して形成する。図6hに示すよう
に、反応性イオンエッチング法を用いて第3絶縁膜18
をエッチバックしてゲート電極の側面に側壁スペーサ1
8aを形成する。このとき、半導体基板10の表面に形
成された保護膜17も選択的に除去されるが、側壁スペ
ーサ18aの下部の保護膜17は除去されない。
対する本発明の第2実施形態の断面構造図である。この
図は、図6fでの電極保護膜を形成する工程のみを示
す。その前後の工程は第1実施形態の場合と同じである
ため、その説明は省略する。本発明の第2実施形態の電
極保護膜17の形成方法は、ゲート電極に対するパター
ニング工程後に、電子サイクロトロン共鳴装備を用いて
酸素雰囲気且つ300℃以下の温度で120秒以下の時
間の間熱処理して、タングステン膜14と第1絶縁膜1
5との界面、タングステン膜14の側面、及びポリシリ
コン層12の側面に保護膜17を形成する。同時に、半
導体基板10上にも保護膜17が形成される。
界面に形成される部分は非晶質状態のWNx膜17aで
あり、タングステン膜14の側面に形成される部分は非
晶質状態のWOx膜17cであり、半導体基板10をシ
リコンで形成した場合にその上に形成される保護膜17
は非晶質酸化膜(SiO2 )17dである。そして、ド
ープされたポリシリコン層12の側面に形成される保護
膜17は、ポリシリコン層にドープされた不純物が包含
された非晶質状態のドープされた酸化膜(B2O3、P2
O5、又はAs2O3)17eである。上記のように保護
膜17となるWNx膜17a、WOx膜17c、非晶質
酸化膜(SiO2 )17d、及びドープされた酸化膜
(B2O3、P2O5、又はAs2O3等)17eは耐食性及
び耐酸化性の面で優秀な保護膜の特性を持っている。
側面に形成されるドープされた酸化膜(B2O3、P
2O5、又はAs2O3等)17eは非晶質特性を有し、酸
素拡散に対するブロッキング層として作用するので、後
続工程で酸素が包含される工程(酸素雰囲気での熱処理
又はCVD酸化膜形成工程等)でシリコン層12を酸化
から保護するに非常に適している。
本発明の第3実施形態の断面構造図である。図7と同様
図8では図6fの電極保護膜を形成する工程のみを示
し、他は省略する。本発明の第3実施形態の電極保護膜
17の形成方法は、ゲート電極のパターニング工程が完
了した基板を、10%の酸素O2 が包含された窒素N2
雰囲気で500℃以下の低温で急速熱処理(RTA: Ra
pid Thermal Annealing)する。その熱処理で、タングス
テン膜14と第1絶縁膜15との界面、タングステン膜
14の側面、及びポリシリコン層12の側面に保護膜1
7が形成され、半導体基板10上にも保護膜17が形成
される。
第1絶縁膜15との界面に形成される部分はWNx膜1
7aであり、タングステン膜14の側面に形成される部
分はWOx膜17cであり、ドープされたポリシリコン
層12の側面に形成される部分はポリシリコン層にドー
プされた不純物が包含されたドープされた酸化膜(B2
O3、P2O5、又はAs2O3)17eである。そして、
半導体基板10をシリコンで形成した場合にその上に形
成される保護膜17は非晶質酸化膜(SiO2 )17d
である。すなわち、90%の窒素N2且つ10%の酸素
O2の雰囲気で保護膜17を形成しても、窒素よりは酸
素との反応が一層容易に起こるため、酸化物のWOx膜
17c、非晶質酸化膜(SiO2 )17d、及びドープ
された酸化膜(B2O3、P2O5、又はAs2O3)17e
等の絶縁膜17が形成される。
2O5、又はAs2O3)17eは非晶質特性を有し、酸素
拡散に対するブロッキング層として作用するため、シリ
コン酸化膜12の保護に優れた効果を示す。このとき、
タングステン膜14以外の高融点金属シリサイド(例え
ば、TiSi2、CoSi2、TaSi2 )を用いた場合
にも、上記したような条件で高融点金属シリサイドと酸
素との結合によりMOx(Metal Oxide)化合物ができる
が、このX値の範囲は0<X<1である。
する本発明の第4実施形態の構造断面図である。前述同
様この際、図9は図6fでの電極保護膜を形成する工程
のみを示す。本発明の第4実施形態の電極保護膜17の
形成方法は、ゲート電極に対するパターニング工程を完
了した後、400〜1000℃のNH3 雰囲気で25〜
35分間熱処理する。その熱処理でタングステン膜14
と第1絶縁膜15との界面、タングステン膜14の側
面、及びポリシリコン層12の側面に保護膜17が形成
され、半導体基板10上にも保護膜17が形成される。
界面及びタングステン膜14の側面に形成される部分は
非晶質状態のWNx膜17aであり、ポリシリコン層1
2の側面及び半導体基板10上に形成される保護膜17
は非晶質状態のSi3N4膜17dである。この非晶質
状態のWNx膜17aを透過電子顕微鏡(TEM: Tra
nsmission Electron Microscope)を利用して分析した結
果、NH3 雰囲気で800℃以下の温度で保護膜17形
成工程を行った場合に、タングステン膜14の表面に形
成されるWNx膜17aは非晶質状態であるが、800
℃以上の温度で上記の工程を行った場合にタングステン
膜14の表面に形成されるWNx膜は結晶状態であっ
た。WNx膜17aがこのように結晶状態に形成される
と、その特性がもろくなり、後続熱工程中にその界面が
割れ、クラックが発生して保護膜17としての特性が低
下する。このため、炉内での熱工程は800℃以下の工
程が要求される。また、XPS(X-ray Photoelectron S
pectroscopy)で分析した結果、非晶質状態のWNx膜1
7aのX値の範囲は0<X<1である。
本発明の第5実施形態の断面構造図である。同様に、図
6fでの電極保護膜を形成する工程のみを示す。本発明
の第5実施形態の電極保護膜17の形成方法は、ゲート
電極に対するパターニング工程後にNH3 雰囲気で急速
熱処理して、タングステン膜14と第1絶縁膜15との
界面、及び前記ポリシリコン層12の側面に保護膜17
を形成させる。半導体基板10上にも保護膜17が形成
される。
膜15との界面、及びポリシリコン層12の側面に形成
される保護膜17はWNx膜17aであり、半導体基板
10上にはSi3N4膜17bが形成される。そして、上
記の工程で形成したWNx膜17aは約1000℃まで
非晶質特性を維持するので耐食性及び耐酸化性に優れた
保護膜17の特性を示す。
2、CoSi2、TaSi2 のような高融点金属シリサイ
ド又はTiN、ZrN、HfN、TaNのような高融点
窒化金属を使用した場合にも同一の特性を示す保護膜1
7を形成可能である。すなわち、前記高融点金属シリサ
イド又は高融点窒化金属をタングステンに代えて形成し
た場合、タングステンに代わる物質と窒化膜からなる第
1絶縁膜15との界面、及びタングステンに代わる物質
の側面に、金属窒化膜のMNx膜(保護膜17)が形成
される。MNx膜でのX値の範囲は0<X<1である。
このような方法により形成された窒化膜層(MNx、S
i3N4膜)は非晶質の特性があり、化学的な耐食性及び
耐酸化性を示した。
成工程はいくつかの実施形態を示すものであり、ポリシ
リコン層上に高融点金属層を形成し、その界面に拡散防
止膜を形成したものである。この以外に図面上に示して
はないが、ポリシリコン層、高融点金属層、高融点金属
シリサイド、及び高融点窒化金属層のうち何れか一つを
単一電極として使用した場合にも、図4〜図6、図7、
図8、図9、及び図10に示すような実施形態のよう
に、その表面に電極の特性を保護可能な保護膜を形成す
ることができる。
の表面に酸素又は窒素の包含されたガスと反応させて非
晶質状態の保護膜を形成するので、導電層パターンの特
性を保護することができ、特に導電層パターンの側面に
形成される異常酸化膜の発生を防止することができる。
請求項2に係る発明は、導電層パターンに包含されたパ
ターン構成物と酸素又は窒素を含む保護膜は、その形成
工程が導電層パターンの表面での酸化又は窒化作用を利
用するため、保護膜の形成が容易である。請求項3に係
る発明は、保護膜をMNx、MOx、Si3N4、及び非
晶質酸化膜のうち何れか一つ或いはこれらの複合物を利
用して非晶質状態に形成するため、導電層パターンに対
する耐酸化性及び耐食性に優れた特性を示す。
ポリシリコン層、高融点金属、高融点金属シリサイド、
及び高融点窒化金属のうち何れか一つで形成するので、
導電層パターンを形成する選択の幅が広くなる。請求項
5に係る発明は、導電層パターンとしてポリシリコン
層、拡散防止膜、及び高融点金属を順次に形成したもの
を利用するしているので、抵抗率の低い導電層を形成す
ることができる。しかも、拡散防止膜により、高融点金
属を通過した酸素がポリシリコン層と結合してその界面
に酸化膜を形成して発生した剥離現象を防止することが
できる。
融点金属物質、高融点金属シリサイド、及び高融点窒化
金属のうち何れか一つを使用して形成するため、必要に
応じて選択的に高融点金属層を形成することができる。
請求項7に係る発明は、N2又はO2雰囲気且つ300℃
以下の温度で120秒以下の時間の間熱処理を行うの
で、高融点金属層の表面に耐食性及び耐酸化性に優れた
保護膜を形成することができる。請求項8に係る発明
は、保護膜を形成する際、炉内で400〜800℃の温
度且つNH3 雰囲気で25〜35分間熱処理を行うの
で、高融点金属層の表面に耐食性及び耐酸化性が優れた
保護膜を形成することができる。
際、1000℃以下の温度でNH3雰囲気で急速熱処理
するので、高融点金属層の表面に耐食性及び耐酸化性が
優れた保護膜を形成することができる。請求項10に係
る発明は、保護膜を形成する際、10%のO2が包含さ
れたN2 雰囲気で500℃以下の温度で急速熱処理する
ので、高融点金属層の表面に耐食性及び耐酸化性が優れ
た保護膜を形成することができる。
断面図、
常酸化現象を示す断面構造図、
離現象を示す断面構造図、
極保護膜の形成工程を示す断面図、
極保護膜の形成工程を示す断面図、
極保護膜の形成工程を示す断面図、
2実施形態の断面構造図、
3実施形態の断面構造図、
4実施形態の断面構造図、
発明の第5実施形態の断面構造図。
Claims (7)
- 【請求項1】 半導体基板上に、ドープされたポリシリ
コン層及び高融点窒化金属の層から成る導電層パターン
を形成する段階と、 前記導電層パターンを窒素の包含されたガスと反応させ
て前記高融点窒化金属の層の上面及び側面に非晶質状態
の金属窒化膜から成る保護膜そして前記ポリシリコン層
の側面に非晶質状態のSi3N4膜から成る保護膜を形成
する段階と、 を備えることを特徴とする半導体デバイスの電極保護膜
の形成方法。 - 【請求項2】 前記ポリシリコン層と前記高融点窒化金
属の層との間に拡散防止膜を有することを特徴とする請
求項1記載の半導体デバイスの電極保護膜の形成方法。 - 【請求項3】 前記高融点窒化金属が、TiN,Zr
N,HfN又はTaNであることを特徴とする請求項1
記載の半導体デバイスの電極保護膜の形成方法。 - 【請求項4】 前記ドープされた酸化膜が、B2O3,P
2O5又はAs2O3であることを特徴とする請求項1記載
の半導体デバイスの電極保護膜の形成方法。 - 【請求項5】 前記保護膜は、N2又はO2雰囲気で30
0℃以下の温度で120秒以下の時間の間熱処理して非
晶質状態に形成することを特徴とする請求項1記載の半
導体デバイスの電極保護膜の形成方法。 - 【請求項6】 前記保護膜は、炉内で400〜800℃
の温度且つNH3 雰囲気で25〜35分間熱処理して非
晶質状態に形成することを特徴とする請求項1記載の半
導体デバイスの電極保護膜の形成方法。 - 【請求項7】 前記保護膜は、1000℃以下の温度且
つNH3 雰囲気で急速熱処理して非晶質状態に形成する
ことを特徴とする請求項1記載の半導体デバイスの電極
保護膜の形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR46809/1997 | 1997-09-11 | ||
KR1019970046809A KR100382539B1 (ko) | 1997-09-11 | 1997-09-11 | 반도체소자의 전극 보호막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197383A JPH1197383A (ja) | 1999-04-09 |
JP3057435B2 true JP3057435B2 (ja) | 2000-06-26 |
Family
ID=19521164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10050437A Expired - Fee Related JP3057435B2 (ja) | 1997-09-11 | 1998-03-03 | 半導体デバイスの電極保護膜の形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6171981B1 (ja) |
JP (1) | JP3057435B2 (ja) |
KR (1) | KR100382539B1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100294637B1 (ko) * | 1998-06-29 | 2001-10-19 | 박종섭 | 모스펫의폴리사이드게이트형성방법 |
US6201276B1 (en) * | 1998-07-14 | 2001-03-13 | Micron Technology, Inc. | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films |
JP2000114522A (ja) * | 1998-10-08 | 2000-04-21 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100564552B1 (ko) * | 1999-06-15 | 2006-03-29 | 삼성전자주식회사 | 저저항 게이트 전극을 갖는 모스 트랜지스터 제조방법 |
KR100338935B1 (ko) * | 1999-11-10 | 2002-05-31 | 박종섭 | 반도체소자의 게이트 형성방법 |
KR100374550B1 (ko) * | 2000-01-25 | 2003-03-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
US6689673B1 (en) * | 2000-05-17 | 2004-02-10 | United Microelectronics Corp. | Method for forming a gate with metal silicide |
WO2002017689A1 (fr) * | 2000-08-23 | 2002-02-28 | Idemitsu Kosan Co., Ltd. | Afficheur electroluminescent organique |
US6699777B2 (en) * | 2001-10-04 | 2004-03-02 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
JPWO2004073071A1 (ja) * | 2003-02-12 | 2006-06-01 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
US7374696B2 (en) * | 2003-02-14 | 2008-05-20 | Applied Materials, Inc. | Method and apparatus for removing a halogen-containing residue |
US7508075B2 (en) * | 2003-08-01 | 2009-03-24 | Micron Technology, Inc. | Self-aligned poly-metal structures |
JP2007281425A (ja) | 2006-03-16 | 2007-10-25 | Elpida Memory Inc | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62149122A (ja) * | 1985-09-20 | 1987-07-03 | Sumitomo Electric Ind Ltd | 化合物半導体基板の熱処理方法 |
US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
US5795833A (en) * | 1996-08-01 | 1998-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for fabricating passivation layers over metal lines |
US5981367A (en) * | 1996-10-17 | 1999-11-09 | Micron Technology, Inc. | Method for making an access transistor |
US5897354A (en) * | 1996-12-17 | 1999-04-27 | Cypress Semiconductor Corporation | Method of forming a non-volatile memory device with ramped tunnel dielectric layer |
US5888588A (en) * | 1997-03-31 | 1999-03-30 | Motorola, Inc. | Process for forming a semiconductor device |
-
1997
- 1997-09-11 KR KR1019970046809A patent/KR100382539B1/ko not_active IP Right Cessation
-
1998
- 1998-03-03 JP JP10050437A patent/JP3057435B2/ja not_active Expired - Fee Related
- 1998-03-23 US US09/045,820 patent/US6171981B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1197383A (ja) | 1999-04-09 |
US6171981B1 (en) | 2001-01-09 |
KR100382539B1 (ko) | 2004-05-17 |
KR19990025247A (ko) | 1999-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7078777B2 (en) | Semiconductor device having a low-resistance gate electrode | |
US5760475A (en) | Refractory metal-titanium nitride conductive structures | |
JPH0736403B2 (ja) | 耐火金属の付着方法 | |
JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
JP3305301B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
US6509254B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
US6136691A (en) | In situ plasma clean for tungsten etching back | |
JP4307544B2 (ja) | 半導体装置のメタルパターンの形成方法 | |
JPH10270380A (ja) | 半導体装置 | |
US20030034533A1 (en) | Silicide stop layer in a damascene semiconductor structure | |
JPH06204170A (ja) | 半導体装置およびその製造方法 | |
JPH10335265A (ja) | 半導体装置の製造方法 | |
JP3061027B2 (ja) | 半導体装置の製造方法 | |
KR100313943B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
JP3067433B2 (ja) | 半導体装置の製造方法 | |
JP2001351877A (ja) | 半導体装置及びその製造方法 | |
JP2616733B2 (ja) | 半導体装置の製造方法 | |
JP2563317B2 (ja) | 半導体装置の製造方法 | |
JP3360835B2 (ja) | 配線形成方法 | |
JP3085745B2 (ja) | 半導体装置の製造方法 | |
JP3111516B2 (ja) | 半導体装置及びその製造方法 | |
JP3259357B2 (ja) | 半導体装置 | |
JPH02290018A (ja) | 半導体装置の製造方法 | |
KR19980033883A (ko) | 반도체 디바이스의 금속배선 형성방법 | |
JPH11243068A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |