JP3174273B2

JP3174273B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP3174273B2
Application number: JP19195296A
Authority: JP
Inventors: 一義花房; 良一宍倉
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1996-07-22
Filing date: 1996-07-22
Publication date: 2001-06-11
Anticipated expiration: 2016-07-22
Also published as: JPH1042555A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器（例
えば、パソコン）等の電源回路として利用されるＤＣ−
ＤＣコンバータに関する。

【０００２】

【従来の技術】以下、図面に基づいて従来例を説明す
る。 §１：従来例１の説明・・・図７参照図７は従来例１のＤＣ−ＤＣコンバータを示した図であ
る。従来例１は、自励式降圧チョッパー型ＤＣ−ＤＣコ
ンバータ（以下、単に「ＤＣ−ＤＣコンバータ」と記
す）の例であり、以下、詳細に説明する。

【０００３】(1) ：回路構成の説明このＤＣ−ＤＣコンバータは、バイポーラ型のトランジ
スタＱ１〜Ｑ８と、抵抗Ｒ１〜Ｒ１１と、コンデンサＣ
１〜Ｃ４と、ダイオードＤ１〜Ｄ４と、ツェナーダイオ
ードＺＤ２と、チョークコイルＬ１等から構成されてい
る。トランジスタＱ１は、主スイッチング素子を構成す
るトランジスタであり、トランジスタＱ４はトランジス
タＱ１の駆動用トランジスタである。

【０００４】コンデンサＣ１はトランジスタＱ１のオン
／オフ動作を高速化するためのスピードアップコンデン
サであり、抵抗Ｒ１はコンデンサＣ１の放電用抵抗であ
る。トランジスタＱ２は、トランジスタＱ１のエミッタ
−ベース間にコレクタ、エミッタを接続し、トランジス
タＱ１の蓄積キャリアを放出するための補助トランジス
タである。なお、前記トランジスタＱ１、Ｑ２、Ｑ４、
コンデンサＣ１、ダイオードＤ１からなる回路は、発振
部を構成している。

【０００５】コンデンサＣ２、Ｃ３は平滑用のコンデン
サである。抵抗Ｒ４とトランジスタＱ８からなる回路は
過電流保護回路であり、トランジスタＱ１に流れる電流
が過電流になるとトランジスタＱ８がオンになり過電流
を検出する。トランジスタＱ６、Ｑ７、ツェナーダイオ
ードＺＤ２、抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０からなる回
路は出力電圧（コンデンサＣ３の端子電圧）を検出する
回路である。

【０００６】(2) ：動作の説明前記ＤＣ−ＤＣコンバータの動作は次の通りである。直
流電圧Ｖ_inが入力するとコンデンサＣ２で平滑化し、該
コンデンサＣ２の端子間に平滑化した直流電圧を発生さ
せる。この直流電圧により抵抗Ｒ１１→トランジスタＱ
４のベース→エミッタの経路で電流が流れ、トランジス
タＱ４がオンになる。

【０００７】この時コンデンサＣ１は充電され、その後
抵抗Ｒ１にも電流が流れる。このため、抵抗Ｒ４→トラ
ンジスタＱ１のエミッタ→ベース→ダイオードＤ１→コ
ンデンサＣ１→トランジスタＱ４の経路で電流が流れ、
トランジスタＱ１もオンになる。

【０００８】前記のようにしてトランジスタＱ１がオン
になると、抵抗Ｒ４→トランジスタＱ１→チョークコイ
ルＬ１→コンデンサＣ３の経路で電流が流れ、負荷Ｌｏ
ａｄに供給する出力電圧が大きくなる。この時、トラン
ジスタＱ６、Ｑ７により出力電圧を検出して、検出出力
をトランジスタＱ５へ送る。この場合、抵抗Ｒ９と抵抗
Ｒ１０で分圧した電圧が、ツェナーダイオードＺＤ２の
ツェナー電圧（基準電圧）より大きくなると、トランジ
スタＱ６がオン、トランジスタＱ７がオフになる。

【０００９】そのため、トランジスタＱ５がオンによ
り、トランジスタＱ４がオフになる。このようにしてト
ランジスタＱ４がオフになると、コンデンサＣ１の充電
電荷が、コンデンサＣ１→トランジスタＱ２のベース→
エミッタ→抵抗Ｒ１→コンデンサＣ１の経路で放電す
る。この動作により、トランジスタＱ２がオンになり、
トランジスタＱ１の蓄積電荷を放電させて該トランジス
タＱ１をオフにする。

【００１０】この時、チョークコイルＬ１に蓄積された
電磁エネルギーにより、チョークコイルＬ１→コンデン
サＣ３→ダイオードＤ４の経路で電流が流れ、コンデン
サＣ３を充電する。その後、抵抗Ｒ９と抵抗Ｒ１０で分
圧した電圧が、ツェナーダイオードＺＤ２のツェナー電
圧（基準電圧）より小さくなると、トランジスタＱ６が
オフ、トランジスタＱ７がオンになる。

【００１１】トランジスタＱ７がオンになると、チョー
クコイルＬ１の電磁エネルギーが放出され、ダイオード
Ｄ４に電流が流れなくなると、ダイオードＳ３もオフ
し、トランジスタＱ４がオンになる。このようにしてト
ランジスタＱ４がオンになると、トランジスタＱ１がオ
ンになり、前記動作を繰り返して行う。なお、トランジ
スタＱ１に流れる電流が過電流になるとトランジスタＱ
８がオンになり、トランジスタＱ５がオンになる。この
ためトランジスタＱ４がオフになり、トランジスタＱ１
もオフになる。このため、過電流は遮断される。

【００１２】§２：従来例２の説明・・・図８参照図８は従来例２のＤＣ−ＤＣコンバータを示した図であ
る。従来例１では、主スイッチング素子として、バイポ
ーラ型のトランジスタＱ１を使用していた。そして、前
記トランジスタＱ１は駆動用トランジスタＱ４によりオ
ン／オフ駆動され、発振動作を行うものである。

【００１３】このように主スイッチング素子として、バ
イポーラ型のトランジスタＱ１を使用しているので、ト
ランジスタＱ１のバイアス電流が多く、ＤＣ−ＤＣコン
バータとしての効率が悪い。また、トランジスタＱ１の
ターンオフ時間が長いため、損失も多くなる。このよう
な問題点を解決する手段として、以下に説明する従来例
２が考えられていた。

【００１４】従来例２は、従来例１のＤＣ−ＤＣコンバ
ータにおいて、主スイッチング素子であるトランジスタ
Ｑ１をＰチャンネル型のＭＯＳ−ＦＥＴで構成した例で
ある。図示のように、主スイッチング素子として、Ｐチ
ャンネル型のＭＯＳ−ＦＥＴＱ１１を使用し、前記ＭＯ
Ｓ−ＦＥＴＱ１１のソースＳとゲートＧ間には抵抗Ｒ１
３とツェナーダイオードＺＤ１の並列回路を接続してい
る。前記ツェナーダイオードＺＤ１は、ＭＯＳ−ＦＥＴ
Ｑ１１のゲート−ソース間電圧をツェナー電圧に抑える
ことで、ＭＯＳ−ＦＥＴＱ１１の保護を行うものであ
る。なお、他の構成は従来例１と同じである。

【００１５】前記のように、主スイッチング素子をＭＯ
Ｓ−ＦＥＴＱ１１で構成した場合、前記ＭＯＳ−ＦＥＴ
Ｑ１１のゲート保護のためにツェナーダイオードＺＤ１
が必要である。この場合、ツェナーダイオードＺＤ１の
電流を制限する必要があるため、抵抗Ｒ１はある程度大
きくする必要がある。また、ＭＯＳ−ＦＥＴＱ１１のゲ
ート−ソース間容量を考慮し、コンデンサＣ１をある程
度大きくする必要がある。

【００１６】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。 (1) ：前記従来例１では、主スイッチング素子として、
バイポーラ型のトランジスタＱ１を使用しているので、
前記トランジスタＱ１のバイアス電流が多く、ＤＣ−Ｄ
Ｃコンバータとしての効率が悪い。また、トランジスタ
Ｑ１のターンオフ時間が長いため、損失も多くなる。

【００１７】(2) ：前記従来例２では、ＭＯＳ−ＦＥＴ
Ｑ１１の駆動回路に設けたコンデンサＣ１と抵抗Ｒ１は
ある程度大きくする必要がある。ところで、このような
ＤＣ−ＤＣコンバータでは、負荷電流が小さい場合、Ｍ
ＯＳ−ＦＥＴＱ１１による発振部の発振周波数が高くな
る。

【００１８】その際、コンデンサＣ１と抵抗Ｒ１が大き
いと、コンデンサＣ１の容量と抵抗Ｒ１の抵抗値により
決まる時定数（コンデンサＣ１の放電時定数）が大き
く、コンデンサＣ１に充電された電荷が十分に放電され
ずに次の充電が始まる状態となる。従って、発振周波数
が高くなると、ＭＯＳ−ＦＥＴＱ１１がうまく発振しな
くなる。このため、入力電流が増加し、損失（Ｑ１１で
のロス）が増え、効率が低下する。

【００１９】本発明は、このような従来の課題を解決
し、簡単な回路の追加により、ＭＯＳ−ＦＥＴからなる
主スイッチング素子のオン／オフ動作を高速、かつ確実
に行えるようにして、高効率で低損失の回路を実現する
ことを目的とする。

【００２０】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１において、Ｑ１１は主スイッチング素子
を構成するＭＯＳ−ＦＥＴ、Ｑ２は補助トランジスタ、
Ｑ３は放電用のトランジスタ、Ｑ４は駆動用トランジス
タ、Ｒ１、Ｒ２、Ｒ３は抵抗、ＺＤ１はＭＯＳ−ＦＥＴ
Ｑ１１の保護用のツェナーダイオード、Ｄ１、Ｄ２、Ｄ
４はダイオード、Ｃ１はスピードアップ用コンデンサ、
Ｃ２、Ｃ３は平滑用のコンデンサ、Ｌ１はチョークコイ
ルを示す。本発明は前記の目的を達成するため、次のよ
うに構成した。

【００２１】図示のように、ＭＯＳ−ＦＥＴＱ１１から
なる主スイッチング素子と、前記主スイッチング素子を
駆動する駆動用トランジスタＱ４と、主スイッチング素
子に接続されたスピードアップ用コンデンサＣ１と、前
記コンデンサＣ１に並列接続された抵抗Ｒ１を備え、駆
動用トランジスタＱ４がオンの場合、コンデンサＣ１が
充電されて主スイッチング素子がオンになり、駆動用ト
ランジスタＱ４がオフの場合、コンデンサＣ１の電荷が
抵抗Ｒ１を介して放電し、主スイッチング素子がオフに
なるＤＣ−ＤＣコンバータにおいて、駆動用トランジス
タＱ４がオフの場合に、コンデンサＣ１の放電電流でオ
ンになり、コンデンサＣ１の電荷をコレクタ−エミッタ
を介して放電させる放電用トランジスタＱ３を備えた。

【００２２】（作用）前記構成に基づく本発明の作用
を、図１に基づいて説明する。直流電圧Ｖ_inが入力され
コンデンサＣ２の端子間に直流電圧が発生すると、トラ
ンジスタＱ４がオンになる。このため、抵抗Ｒ３→ダイ
オードＤ１→コンデンサＣ１→ダイオードＤ２→トラン
ジスタＱ４の経路で電流が流れる。そして、ＭＯＳ−Ｆ
ＥＴＱ１１がオンになり、チョークコイルＬ１を介して
コンデンサＣ３に電流が流れる。

【００２３】この場合、抵抗Ｒ３の端子電圧がツェナー
ダイオードＺＤ１のツェナー電圧より大きくなると、ツ
ェナーダイオードＺＤ１に電流が流れ、ＭＯＳ−ＦＥＴ
Ｑ１１のゲート−ソース間電圧Ｖ_GSをクランプする。そ
して、ＭＯＳ−ＦＥＴＱ１１がオンになると、Ｖ_in→Ｍ
ＯＳ−ＦＥＴＱ１１→チョークコイルＬ１→コンデンサ
Ｃ３の経路で電流が流れ、出力電圧が大きくなる。

【００２４】その後、トランジスタＱ４がオフになる
と、コンデンサＣ１に充電された電荷により、コンデン
サＣ１→トランジスタＱ２のベース→エミッタ→抵抗Ｒ
１→トランジスタＱ３のベース→エミッタ→コンデンサ
Ｃ１の経路で放電電流が流れ、コンデンサＣ１の放電が
開始される。この時ＭＯＳ−ＦＥＴＱ１１はオフにな
る。

【００２５】前記放電電流が流れることにより、トラン
ジスタＱ３がオンになり、今度はコンデンサＣ１→抵抗
Ｒ２→トランジスタＱ３のコレクタ→エミッタ→コンデ
ンサＣ１の経路で放電電流が流れ、コンデンサＣ１の電
荷は急速に放電される。

【００２６】ＭＯＳ−ＦＥＴＱ１１がオフになると、チ
ョークコイルＬ１に蓄積された電磁エネルギーにより、
Ｌ１→コンデンサＣ３→ダイオードＤ４の経路で電流が
流れ、前記チョークコイルＬ１の電磁エネルギーを放出
する。その後、再びトランジスタＱ４がオンになると、
前記動作と同じようにしてＭＯＳ−ＦＥＴＱ１１がオン
になり、前記動作を繰り返して行う。前記のようにして
ＭＯＳ−ＦＥＴＱ１１のオン／オフ動作により、発振動
作を行うことで、出力側のコンデンサＣ３には安定した
直流電圧を出力する。

【００２７】前記のようにして、スピードアップ用コン
デンサＣ１の電荷は、トランジスタＱ３を介して急速に
放電されるので、ＭＯＳ−ＦＥＴＱ１１のスイッチング
周波数が高くなった場合でも、トランジスタＱ４のオン
／オフ動作に追随して、コンデンサＣ１の充電／放電動
作を確実に行うことができる。従って、常に、高速、か
つ確実なスイッチング動作を行うことができ、高効率で
低損失の回路を実現することが可能である。

【００２８】

【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。 §１：ＤＣ−ＤＣコンバータの説明・・・図２参照図２はＤＣ−ＤＣコンバータを示した図である。このＤ
Ｃ−ＤＣコンバータは、Ｐチャンネル型のＭＯＳ−ＦＥ
ＴＱ１１と、バイポーラ型のトランジスタＱ２〜Ｑ８
と、抵抗Ｒ１〜Ｒ１１と、コンデンサＣ１〜Ｃ４と、ダ
イオードＤ１〜Ｄ４と、ツェナーダイオードＺＤ１、Ｚ
Ｄ２と、チョークコイルＬ１等から構成されている。

【００２９】前記ＭＯＳ−ＦＥＴＱ１１は、主スイッチ
ング素子を構成するＰチャンネル型のＭＯＳ−ＦＥＴ
（ＭＯＳ型電界効果トランジスタ）であり、トランジス
タＱ２は、前記ＭＯＳ−ＦＥＴＱ１１のソース−ゲート
間に、コレクタ、エミッタを接続し、ＭＯＳ−ＦＥＴＱ
１１のゲート−ソース間容量に充電された電荷を放電さ
せるための補助トランジスタである。

【００３０】トランジスタＱ４は、ＭＯＳ−ＦＥＴＱ１
１のゲートＧに抵抗Ｒ１を介して接続された駆動用トラ
ンジスタである。ダイオードＤ１はコンデンサＣ１に充
電電流を供給するためのものであり、コンデンサＣ１は
スピードアップ用コンデンサである。

【００３１】トランジスタＱ３はコンデンサＣ１の電荷
を急速に放電させるための放電用トランジスタであり、
そのコレクタには電流制限用の抵抗Ｒ２が接続されてい
る。ダイオードＤ２はコンデンサＣ１の充電電流をトラ
ンジスタＱ４へ導くと共に、コンデンサＣ１の放電電流
を阻止するためのものである。

【００３２】トランジスタＱ８と抵抗Ｒ４からなる回路
は過電流保護回路を構成している。この過電流保護回路
において、通常の動作電流では抵抗Ｒ４の端子電圧が小
さく、トランジスタＱ８はオフである。しかし、抵抗Ｒ
４に流れる電流が過電流になると、抵抗Ｒ４の端子電圧
が大きくなりトランジスタＱ８がオンになってトランジ
スタＱ５をオンにする。そして、トランジスタＱ５がオ
ンになることで、トランジスタＱ４がオフになりＭＯＳ
−ＦＥＴＱ１１をオフにする。それにより、ＭＯＳ−Ｆ
ＥＴＱ１１に流れる過電流を遮断する。なお、他の構成
は前記従来例１、２と同じである。

【００３３】§２：ＤＣ−ＤＣコンバータの動作説明・
・・図２参照以下、図２に基づき、前記ＤＣ−ＤＣコンバータの動作
を説明する。直流電圧Ｖ_inが入力するとコンデンサＣ２
で平滑化し、該コンデンサＣ２の端子間に直流電圧を発
生させる。この直流電圧により抵抗Ｒ１１→トランジス
タＱ４のベース→エミッタの経路で電流が流れ、トラン
ジスタＱ４がオンになる。このため、抵抗Ｒ４→抵抗Ｒ
３→ダイオードＤ１→コンデンサＣ１→ダイオードＤ２
→トランジスタＱ４の経路で電流が流れる。

【００３４】この時、コンデンサＣ１は充電され、その
後抵抗Ｒ１にも電流が流れる。この状態で、抵抗Ｒ３の
端子電圧Ｖ_R3がＭＯＳ−ＦＥＴＱ１１のゲート−ソース
間電圧Ｖ_GSの閾値Ｖ_GSthより大きくなる（Ｖ_R3＞
Ｖ_GSth）と、ＭＯＳ−ＦＥＴＱ１１はオンになり、チョ
ークコイルＬ１を介してコンデンサＣ３に電流が流れ
る。

【００３５】この場合、抵抗Ｒ３の端子電圧Ｖ_R3がツェ
ナーダイオードＺＤ１のツェナー電圧Ｖ_Z1より大きくな
ると（Ｖ_R3＞Ｖ_Z1）、ツェナーダイオードＺＤ１に電流
が流れ、ツェナーダイオードＺＤ１のツェナー電圧Ｖ_Z1
によりＭＯＳ−ＦＥＴＱ１１のゲート−ソース間電圧Ｖ
_GSをクランプする（一定電圧に抑える）。

【００３６】前記のようにしてＭＯＳ−ＦＥＴＱ１１が
オンになると、抵抗Ｒ４→ＭＯＳ−ＦＥＴＱ１１→チョ
ークコイルＬ１→コンデンサＣ３の経路で電流が流れ、
負荷Ｌｏａｄに供給する出力電圧が大きくなる。この
時、トランジスタＱ６、Ｑ７によりコンデンサＣ３の出
力電圧を検出して、検出出力をトランジスタＱ５へ送
る。そして、抵抗Ｒ９と抵抗Ｒ１０で分圧した電圧が、
ツェナーダイオードＺＤ２のツェナー電圧（基準電圧）
より大きくなると、トランジスタＱ６がオン、トランジ
スタＱ７がオフになる。

【００３７】そのため、トランジスタＱ５がオンによ
り、トランジスタＱ４がオフになる。このようにしてト
ランジスタＱ４がオフになると、コンデンサＣ１に充電
された電荷により、コンデンサＣ１→トランジスタＱ２
のベース→エミッタ→抵抗Ｒ１→トランジスタＱ３のベ
ース→エミッタ→コンデンサＣ１の経路で放電電流が流
れ、コンデンサＣ１の放電が開始される。

【００３８】そして、前記放電電流が流れることによ
り、トランジスタＱ３がオンになり、今度はコンデンサ
Ｃ１→抵抗Ｒ２→トランジスタＱ３のコレクタ→エミッ
タ→コンデンサＣ１の経路で放電電流が流れ、コンデン
サＣ１の電荷は急速に放電される。そして、この状態で
ＭＯＳ−ＦＥＴＱ１１はオフになる。

【００３９】ＭＯＳ−ＦＥＴＱ１１がオフになると、チ
ョークコイルＬ１に蓄積された電磁エネルギーにより、
Ｌ１→コンデンサＣ３→ダイオードＤ４のループで電流
が流れ、前記チョークコイルＬ１の電磁エネルギーを放
出する。

【００４０】その後、抵抗Ｒ９と抵抗Ｒ１０で分圧した
電圧が、ツェナーダイオードＺＤ２のツェナー電圧（基
準電圧）より小さくなると、トランジスタＱ６がオフ、
トランジスタＱ７がオンになる。そのため、トランジス
タＱ５がオフにより、トランジスタＱ４がオンになる。
このようにしてトランジスタＱ４がオンになると、前記
動作と同じようにしてＭＯＳ−ＦＥＴＱ１１がオンにな
り、前記動作を繰り返して行う。

【００４１】前記のようにしてＭＯＳ−ＦＥＴＱ１１の
オン／オフ動作により、発振動作を行うことで、出力側
のコンデンサＣ３は安定した直流電圧を出力し、この直
流電圧を負荷Ｌｏａｄへ印加する。なお、前記動作中
に、ＭＯＳ−ＦＥＴＱ１１に過電流が流れた場合、抵抗
Ｒ４の端子電圧が大きくなり、トランジスタＱ８がオン
になってトランジスタＱ５をオンにし、トランジスタＱ
４をオフにする。このため、ＭＯＳ−ＦＥＴＱ１１がオ
フになり、前記過電流を防止する。

【００４２】§３：変形例の説明・・・図３参照図３は変形例の説明図である。前記図２に示したＤＣ−
ＤＣコンバータは、図３に示したように変形しても同様
に実施可能である。以下、ＤＣ−ＤＣコンバータの変形
例について説明する。

【００４３】(1) ：変形例１の説明・・・図３のＡ図参
照変形例１は、図２に示したＤＣ−ＤＣコンバータにおい
て、抵抗Ｒ２の接続箇所を変更した例であり、他の構成
は図２と同じである。この場合、抵抗Ｒ２の一端はトラ
ンジスタＱ３のコレクタに接続し、抵抗Ｒ２の他端はダ
イオードＤ１のアノードと抵抗Ｒ１の接続点とした。

【００４４】この回路では、コンデンサＣ１の充電時に
は、抵抗Ｒ３→ダイオードＤ１→コンデンサＣ１→ダイ
オードＤ２→トランジスタＱ４の経路で電流が流れる。
また、コンデンサＣ１の放電時には、コンデンサＣ１→
トランジスタＱ２のベース→エミッタ→抵抗Ｒ１→トラ
ンジスタＱ３のベース→エミッタ→コンデンサＣ１の経
路で電流が流れ、トランジスタＱ３がオンになる。そし
て、コンデンサＣ１→トランジスタＱ２のベース→エミ
ッタ→抵抗Ｒ２→トランジスタＱ３のコレクタ→エミッ
タ→コンデンサＣ１の経路で電流が流れ、急速に放電す
る。なお、他の動作は図２と同じである。

【００４５】(2) ：変形例２の説明・・・図３のＢ図参
照変形例２は、図２に示したＤＣ−ＤＣコンバータにおい
て、ダイオードＤ２と抵抗Ｒ２の接続箇所を変更した例
であり、他の構成は図２と同じである。この場合、ダイ
オードＤ１とＤ２を同じ向きにして直列接続し、前記２
つのダイオードＤ１、Ｄ２の接続点をトランジスタＱ
２、Ｑ３の各ベースに接続する。また、ダイオードＤ１
のアノードを、トランジスタＱ２のエミッタと抵抗Ｒ１
との接続点に接続し、ダイオードＤ２のカソードをコン
デンサＣ１の一方の電極に接続する。

【００４６】更に、トランジスタＱ３をＰＮＰ型のバイ
ポーラトランジスタで構成し、そのエミッタはダイオー
ドＤ２のカソードを接続し、コレクタは抵抗Ｒ２を介し
てコンデンサＣ１の他端に接続し、ベースは、ダイオー
ドＤ１のカソードとダイオードＤ２のアノードとの接続
点に接続する。

【００４７】この回路で、コンデンサＣ１の充電時に
は、抵抗Ｒ３→ダイオードＤ１→ダイオードＤ２→コン
デンサＣ１→トランジスタＱ４の経路で電流が流れる。
また、コンデンサＣ１の放電時には、コンデンサＣ１→
トランジスタＱ３のエミッタ→ベース→トランジスタＱ
２のベース→エミッタ→抵抗Ｒ１→コンデンサＣ１の経
路で電流が流れ、トランジスタＱ３がオンになる。

【００４８】そして、トランジスタＱ３がオンになる
と、コンデンサＣ１→トランジスタＱ３のエミッタ→コ
レクタ→抵抗Ｒ２→コンデンサＣ１の経路で電流が流
れ、急速に放電する。なお、他の動作は図２の回路と同
じである。

【００４９】§４：実験例１の説明・・・図４〜図５参
照図４は実験例１の説明図（その１）、図５は実験例１の
説明図（その２）である。前記ＤＣ−ＤＣコンバータの
効果を確認するため、前記回路例について実験を行っ
た。以下、前記実験例１について説明する。なお、比較
のため、前記従来例の回路についても実験を行ったの
で、それらを含めて説明する。

【００５０】(1) ：実験回路の説明・・・図４参照実験に使用した回路は、前記ＤＣ−ＤＣコンバータの発
振部を構成する回路の一部であり、図４のＡ図に回路例
１（従来例）を示し、Ｂ図に回路例２（本発明）を示
す。

【００５１】前記回路例１は、前記従来例２の発振部を
構成する回路の一部である。この回路例１は、ＭＯＳ−
ＦＥＴＱ１１と、トランジスタＱ２、Ｑ４と、抵抗Ｒ
１、Ｒ３と、ツェナーダイオードＺＤ１と、コンデンサ
Ｃ１、ダイオードＤ１からなる回路である。この回路に
おいて、入力側に入力電圧Ｖ_inを印加し、出力側に負荷
Ｒ_Lを接続した。

【００５２】前記回路例２は、前記図２に示したＤＣ−
ＤＣコンバータの発振部を構成する回路の一部である。
この回路例２は、ＭＯＳ−ＦＥＴＱ１１と、トランジス
タＱ２、Ｑ３、Ｑ４と、抵抗Ｒ１、Ｒ２、Ｒ３と、ツェ
ナーダイオードＺＤ１と、コンデンサＣ１、ダイオード
Ｄ１、Ｄ２からなる回路である。この回路において、入
力側に入力電圧Ｖ_inを印加し、出力側に負荷Ｒ_Lを接続
した。

【００５３】(2) ：実験例１の説明・・・図５参照実験例１では、前記回路例１、及び回路例２について実
験を行い、図５に示した実験結果を得た。前記回路例
１、及び回路例２について、トランジスタＱ４のベース
に周波数ｆ＝１００ＫＨ_Z、及び５００ＫＨ_Zの矩形波
パルスを印加して駆動し、その時のＭＯＳ−ＦＥＴＱ１
１のゲート−ソース間電圧Ｖ_GSを測定した。また、入力
電圧Ｖ_in＝３０Ｖとした。

【００５４】前記周波数ｆ＝１００ＫＨ_Zの場合の実験
データをＡ図にデータ１として示してあり、前記周波数
ｆ＝５００ＫＨ_Zの場合の実験データをＢ図にデータ２
として示してある。データ１、データ２において、横軸
は時間（μＳ）であり、５μＳ／ｄｉｖである。また、
縦軸はＭＯＳ−ＦＥＴＱ１１のゲート−ソース間電圧Ｖ
_GS（Ｖ）であり、５Ｖ／ｄｉｖである。

【００５５】前記実験の結果は図示の通りであり、は
回路例１（従来例）の実験結果を示し、は回路例２
（本発明）の実験結果を示す。のデータ（従来の回路
例１）では、Ａ図に示したように、周波数ｆ＝１００Ｋ
Ｈ_Zの場合、Ｖ_GSは比較的大きく、ＭＯＳ−ＦＥＴＱ１
１を駆動することも可能である。しかし、Ｂ図に示した
ように、周波数ｆ＝５００ＫＨ_Zの場合、Ｖ_GSは極めて
小さく（Ｖ_GS≒１．２Ｖ）、ＭＯＳ−ＦＥＴＱ１１を正
常にオン／オフ駆動することはできなくなる。

【００５６】すなわち、従来例の回路では、ＭＯＳ−Ｆ
ＥＴＱ１１の駆動周波数が低い範囲（重負荷時）では略
正常なオン／オフ駆動をすることは可能であるが、駆動
周波数が高くなると（軽負荷時）Ｖ_GSが極めて小さくな
りＭＯＳ−ＦＥＴＱ１１を正常に駆動することができな
くなることが判明した。

【００５７】これに対してのデータ（本発明の回路例
２）では、駆動周波数ｆが低くても、高くてもＶ_GSは十
分に高い値が得られており、全ての周波数範囲（軽負荷
から重負荷の全ての範囲）に対して、ＭＯＳ−ＦＥＴＱ
１１を常に確実にオン／オフ駆動することが可能である
ことが確認された。

【００５８】§５：実験例２の説明・・・図６参照図６は実験例２の説明図である。実験例２では、前記Ｄ
Ｃ−ＤＣコンバータの効果を確認するため、図８に示し
た従来例２のＤＣ−ＤＣコンバータと、図２に示した本
実施の形態におけるＤＣ−ＤＣコンバータについて実験
を行った。なお、比較のため、前記従来例の回路につい
ても実験を行ったので、それらを含めて説明する。

【００５９】実験条件としては、入力電圧Ｖ_in＝３０
Ｖ、測定温度Ｔ＝２５°Ｃとした。そして、特に、出力
電流Ｉ_outと、入力電流Ｉ_in、特に、軽負荷時の入力電
流を測定した。図において、横軸は出力電流Ｉ_out（ｍ
Ａ）、縦軸は入力電流Ｉ_in（ｍＡ）であり、の点線は
従来例２の特性、の実線は本発明の特性を示す。

【００６０】前記のように、従来例２では、ＭＯＳ−Ｆ
ＥＴＱ１１の駆動回路に設けたコンデンサＣ１と抵抗Ｒ
１はある程度大きくする必要がある。このような自励式
チョッパー型ＤＣ−ＤＣコンバータでは、出力電流Ｉ
_out（負荷電流）が小さい場合（例えば、Ｉ_out＝２０
０ｍＡ以下の場合）、ＭＯＳ−ＦＥＴＱ１１による発振
部の発振周波数が高くなる。

【００６１】その際、コンデンサＣ１と抵抗Ｒ１が大き
いと、コンデンサＣ１の容量と抵抗Ｒ１の抵抗値により
決まる時定数（コンデンサＣ１の放電時定数）が大き
く、コンデンサＣ１に充電された電荷が十分に放電され
ずに次の充電が始まる状態となる。従って、発振周波数
が更に高くなると、ＭＯＳ−ＦＥＴＱ１１がうまく発振
しなくなる。このため、のように入力電流Ｉ_inが増加
し、損失（Ｑ１１でのロス）が増え、効率が低下する。
すなわち、従来例２では、軽負荷時に入力電流Ｉ _inが増
加し、ＭＯＳ−ＦＥＴＱ１１でのロスが増加し効率が低
下することが確認できた。

【００６２】これに対して本発明のＤＣ−ＤＣコンバー
タでは、のように軽負荷時でも特に、入力電流Ｉ_inが
増加することはなく、常に正常に発振動作ができ、効率
の良いＤＣ−ＤＣコンバータが得られることが確認でき
た。

【００６３】（他の実施の形態）以上実施の形態につい
て説明したが、本発明は次のようにしても実施可能であ
る。

【００６４】(1) ：主スイッチング素子は、図２に示し
たＰチャンネル型のＭＯＳ−ＦＥＴに限らず、Ｎチャン
ネル型のＭＯＳ−ＦＥＴでも適用可能である。 (2) ：ＤＣ−ＤＣコンバータは降圧チョッパー型回路に
限らず、他のＤＣ−ＤＣコンバータにも同様に適用可能
である。

【００６５】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：放電用トランジスタを含む簡単な回路の追加によ
り、ＭＯＳ−ＦＥＴからなる主スイッチング素子のオン
／オフ動作を高速、かつ確実に行える。また、高効率で
低損失の回路を実現することが可能である。

【００６６】(2) ：本発明の回路では、駆動周波数ｆが
低くても、高くても主スイッチング素子を構成するＭＯ
Ｓ−ＦＥＴのゲート−ソース間電圧Ｖ_GSは常に十分に高
い値が得られており、全ての周波数範囲（軽負荷から重
負荷の全ての範囲）に対して、前記ＭＯＳ−ＦＥＴＱを
常に確実にオン／オフ駆動することが可能である。

【００６７】(3) ：本発明のＤＣ−ＤＣコンバータで
は、軽負荷時でも特に、入力電流が増加することはな
く、常に正常に発振動作ができ、効率の良いＤＣ−ＤＣ
コンバータが得られる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施の形態におけるＤＣ−ＤＣコンバータを示
した図である。

【図３】実施の形態における変形例の説明図である。

【図４】実施の形態における実験例１の説明図（その
１）である。

【図５】実施の形態における実験例１の説明図（その
２）である。

【図６】実施の形態における実験例２の説明図である。

【図７】従来例１のＤＣ−ＤＣコンバータを示した図で
ある。

【図８】従来例２のＤＣ−ＤＣコンバータを示した図で
ある。

【符号の説明】

Ｑ１〜Ｑ８バイポーラ型のトランジスタＲ１〜Ｒ１１抵抗Ｃ１〜Ｃ４コンデンサＤ１〜Ｄ４ダイオードＬ１チョークコイルＺＤ１、ＺＤ２、ＺＤ３ツェナーダイオード

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/155

Claims

(57)【特許請求の範囲】

【請求項１】ＭＯＳ−ＦＥＴからなる主スイッチング素
子と、前記主スイッチング素子を駆動する駆動用トラン
ジスタと、前記主スイッチング素子に接続されたスピー
ドアップ用コンデンサと、前記コンデンサに並列接続さ
れた抵抗を備え、前記駆動用トランジスタがオンの場合、前記コンデンサ
が充電されて主スイッチング素子がオンになり、駆動用
トランジスタがオフの場合、前記コンデンサの電荷が前
記抵抗を介して放電し、主スイッチング素子がオフにな
るＤＣ−ＤＣコンバータにおいて、前記駆動用トランジスタがオフの場合に、前記コンデン
サの放電電流でオンになり、前記コンデンサの電荷をコ
レクタ−エミッタを介して放電させる放電用トランジス
タを備えていることを特徴としたＤＣ−ＤＣコンバー
タ。