JP3174273B2 - Dc−dcコンバータ - Google Patents
Dc−dcコンバータInfo
- Publication number
- JP3174273B2 JP3174273B2 JP19195296A JP19195296A JP3174273B2 JP 3174273 B2 JP3174273 B2 JP 3174273B2 JP 19195296 A JP19195296 A JP 19195296A JP 19195296 A JP19195296 A JP 19195296A JP 3174273 B2 JP3174273 B2 JP 3174273B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- mos
- turned
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
えば、パソコン)等の電源回路として利用されるDC−
DCコンバータに関する。
る。 §1:従来例1の説明・・・図7参照 図7は従来例1のDC−DCコンバータを示した図であ
る。従来例1は、自励式降圧チョッパー型DC−DCコ
ンバータ(以下、単に「DC−DCコンバータ」と記
す)の例であり、以下、詳細に説明する。
スタQ1〜Q8と、抵抗R1〜R11と、コンデンサC
1〜C4と、ダイオードD1〜D4と、ツェナーダイオ
ードZD2と、チョークコイルL1等から構成されてい
る。トランジスタQ1は、主スイッチング素子を構成す
るトランジスタであり、トランジスタQ4はトランジス
タQ1の駆動用トランジスタである。
/オフ動作を高速化するためのスピードアップコンデン
サであり、抵抗R1はコンデンサC1の放電用抵抗であ
る。トランジスタQ2は、トランジスタQ1のエミッタ
−ベース間にコレクタ、エミッタを接続し、トランジス
タQ1の蓄積キャリアを放出するための補助トランジス
タである。なお、前記トランジスタQ1、Q2、Q4、
コンデンサC1、ダイオードD1からなる回路は、発振
部を構成している。
サである。抵抗R4とトランジスタQ8からなる回路は
過電流保護回路であり、トランジスタQ1に流れる電流
が過電流になるとトランジスタQ8がオンになり過電流
を検出する。トランジスタQ6、Q7、ツェナーダイオ
ードZD2、抵抗R7、R8、R9、R10からなる回
路は出力電圧(コンデンサC3の端子電圧)を検出する
回路である。
流電圧Vinが入力するとコンデンサC2で平滑化し、該
コンデンサC2の端子間に平滑化した直流電圧を発生さ
せる。この直流電圧により抵抗R11→トランジスタQ
4のベース→エミッタの経路で電流が流れ、トランジス
タQ4がオンになる。
抵抗R1にも電流が流れる。このため、抵抗R4→トラ
ンジスタQ1のエミッタ→ベース→ダイオードD1→コ
ンデンサC1→トランジスタQ4の経路で電流が流れ、
トランジスタQ1もオンになる。
になると、抵抗R4→トランジスタQ1→チョークコイ
ルL1→コンデンサC3の経路で電流が流れ、負荷Lo
adに供給する出力電圧が大きくなる。この時、トラン
ジスタQ6、Q7により出力電圧を検出して、検出出力
をトランジスタQ5へ送る。この場合、抵抗R9と抵抗
R10で分圧した電圧が、ツェナーダイオードZD2の
ツェナー電圧(基準電圧)より大きくなると、トランジ
スタQ6がオン、トランジスタQ7がオフになる。
り、トランジスタQ4がオフになる。このようにしてト
ランジスタQ4がオフになると、コンデンサC1の充電
電荷が、コンデンサC1→トランジスタQ2のベース→
エミッタ→抵抗R1→コンデンサC1の経路で放電す
る。この動作により、トランジスタQ2がオンになり、
トランジスタQ1の蓄積電荷を放電させて該トランジス
タQ1をオフにする。
電磁エネルギーにより、チョークコイルL1→コンデン
サC3→ダイオードD4の経路で電流が流れ、コンデン
サC3を充電する。その後、抵抗R9と抵抗R10で分
圧した電圧が、ツェナーダイオードZD2のツェナー電
圧(基準電圧)より小さくなると、トランジスタQ6が
オフ、トランジスタQ7がオンになる。
クコイルL1の電磁エネルギーが放出され、ダイオード
D4に電流が流れなくなると、ダイオードS3もオフ
し、トランジスタQ4がオンになる。このようにしてト
ランジスタQ4がオンになると、トランジスタQ1がオ
ンになり、前記動作を繰り返して行う。なお、トランジ
スタQ1に流れる電流が過電流になるとトランジスタQ
8がオンになり、トランジスタQ5がオンになる。この
ためトランジスタQ4がオフになり、トランジスタQ1
もオフになる。このため、過電流は遮断される。
る。従来例1では、主スイッチング素子として、バイポ
ーラ型のトランジスタQ1を使用していた。そして、前
記トランジスタQ1は駆動用トランジスタQ4によりオ
ン/オフ駆動され、発振動作を行うものである。
イポーラ型のトランジスタQ1を使用しているので、ト
ランジスタQ1のバイアス電流が多く、DC−DCコン
バータとしての効率が悪い。また、トランジスタQ1の
ターンオフ時間が長いため、損失も多くなる。このよう
な問題点を解決する手段として、以下に説明する従来例
2が考えられていた。
ータにおいて、主スイッチング素子であるトランジスタ
Q1をPチャンネル型のMOS−FETで構成した例で
ある。図示のように、主スイッチング素子として、Pチ
ャンネル型のMOS−FETQ11を使用し、前記MO
S−FETQ11のソースSとゲートG間には抵抗R1
3とツェナーダイオードZD1の並列回路を接続してい
る。前記ツェナーダイオードZD1は、MOS−FET
Q11のゲート−ソース間電圧をツェナー電圧に抑える
ことで、MOS−FETQ11の保護を行うものであ
る。なお、他の構成は従来例1と同じである。
S−FETQ11で構成した場合、前記MOS−FET
Q11のゲート保護のためにツェナーダイオードZD1
が必要である。この場合、ツェナーダイオードZD1の
電流を制限する必要があるため、抵抗R1はある程度大
きくする必要がある。また、MOS−FETQ11のゲ
ート−ソース間容量を考慮し、コンデンサC1をある程
度大きくする必要がある。
のにおいては、次のような課題があった。 (1) :前記従来例1では、主スイッチング素子として、
バイポーラ型のトランジスタQ1を使用しているので、
前記トランジスタQ1のバイアス電流が多く、DC−D
Cコンバータとしての効率が悪い。また、トランジスタ
Q1のターンオフ時間が長いため、損失も多くなる。
Q11の駆動回路に設けたコンデンサC1と抵抗R1は
ある程度大きくする必要がある。ところで、このような
DC−DCコンバータでは、負荷電流が小さい場合、M
OS−FETQ11による発振部の発振周波数が高くな
る。
いと、コンデンサC1の容量と抵抗R1の抵抗値により
決まる時定数(コンデンサC1の放電時定数)が大き
く、コンデンサC1に充電された電荷が十分に放電され
ずに次の充電が始まる状態となる。従って、発振周波数
が高くなると、MOS−FETQ11がうまく発振しな
くなる。このため、入力電流が増加し、損失(Q11で
のロス)が増え、効率が低下する。
し、簡単な回路の追加により、MOS−FETからなる
主スイッチング素子のオン/オフ動作を高速、かつ確実
に行えるようにして、高効率で低損失の回路を実現する
ことを目的とする。
図である。図1において、Q11は主スイッチング素子
を構成するMOS−FET、Q2は補助トランジスタ、
Q3は放電用のトランジスタ、Q4は駆動用トランジス
タ、R1、R2、R3は抵抗、ZD1はMOS−FET
Q11の保護用のツェナーダイオード、D1、D2、D
4はダイオード、C1はスピードアップ用コンデンサ、
C2、C3は平滑用のコンデンサ、L1はチョークコイ
ルを示す。本発明は前記の目的を達成するため、次のよ
うに構成した。
なる主スイッチング素子と、前記主スイッチング素子を
駆動する駆動用トランジスタQ4と、主スイッチング素
子に接続されたスピードアップ用コンデンサC1と、前
記コンデンサC1に並列接続された抵抗R1を備え、駆
動用トランジスタQ4がオンの場合、コンデンサC1が
充電されて主スイッチング素子がオンになり、駆動用ト
ランジスタQ4がオフの場合、コンデンサC1の電荷が
抵抗R1を介して放電し、主スイッチング素子がオフに
なるDC−DCコンバータにおいて、駆動用トランジス
タQ4がオフの場合に、コンデンサC1の放電電流でオ
ンになり、コンデンサC1の電荷をコレクタ−エミッタ
を介して放電させる放電用トランジスタQ3を備えた。
を、図1に基づいて説明する。直流電圧Vinが入力され
コンデンサC2の端子間に直流電圧が発生すると、トラ
ンジスタQ4がオンになる。このため、抵抗R3→ダイ
オードD1→コンデンサC1→ダイオードD2→トラン
ジスタQ4の経路で電流が流れる。そして、MOS−F
ETQ11がオンになり、チョークコイルL1を介して
コンデンサC3に電流が流れる。
ダイオードZD1のツェナー電圧より大きくなると、ツ
ェナーダイオードZD1に電流が流れ、MOS−FET
Q11のゲート−ソース間電圧VGSをクランプする。そ
して、MOS−FETQ11がオンになると、Vin→M
OS−FETQ11→チョークコイルL1→コンデンサ
C3の経路で電流が流れ、出力電圧が大きくなる。
と、コンデンサC1に充電された電荷により、コンデン
サC1→トランジスタQ2のベース→エミッタ→抵抗R
1→トランジスタQ3のベース→エミッタ→コンデンサ
C1の経路で放電電流が流れ、コンデンサC1の放電が
開始される。この時MOS−FETQ11はオフにな
る。
ジスタQ3がオンになり、今度はコンデンサC1→抵抗
R2→トランジスタQ3のコレクタ→エミッタ→コンデ
ンサC1の経路で放電電流が流れ、コンデンサC1の電
荷は急速に放電される。
ョークコイルL1に蓄積された電磁エネルギーにより、
L1→コンデンサC3→ダイオードD4の経路で電流が
流れ、前記チョークコイルL1の電磁エネルギーを放出
する。その後、再びトランジスタQ4がオンになると、
前記動作と同じようにしてMOS−FETQ11がオン
になり、前記動作を繰り返して行う。前記のようにして
MOS−FETQ11のオン/オフ動作により、発振動
作を行うことで、出力側のコンデンサC3には安定した
直流電圧を出力する。
デンサC1の電荷は、トランジスタQ3を介して急速に
放電されるので、MOS−FETQ11のスイッチング
周波数が高くなった場合でも、トランジスタQ4のオン
/オフ動作に追随して、コンデンサC1の充電/放電動
作を確実に行うことができる。従って、常に、高速、か
つ確実なスイッチング動作を行うことができ、高効率で
低損失の回路を実現することが可能である。
基づいて詳細に説明する。 §1:DC−DCコンバータの説明・・・図2参照 図2はDC−DCコンバータを示した図である。このD
C−DCコンバータは、Pチャンネル型のMOS−FE
TQ11と、バイポーラ型のトランジスタQ2〜Q8
と、抵抗R1〜R11と、コンデンサC1〜C4と、ダ
イオードD1〜D4と、ツェナーダイオードZD1、Z
D2と、チョークコイルL1等から構成されている。
ング素子を構成するPチャンネル型のMOS−FET
(MOS型電界効果トランジスタ)であり、トランジス
タQ2は、前記MOS−FETQ11のソース−ゲート
間に、コレクタ、エミッタを接続し、MOS−FETQ
11のゲート−ソース間容量に充電された電荷を放電さ
せるための補助トランジスタである。
1のゲートGに抵抗R1を介して接続された駆動用トラ
ンジスタである。ダイオードD1はコンデンサC1に充
電電流を供給するためのものであり、コンデンサC1は
スピードアップ用コンデンサである。
を急速に放電させるための放電用トランジスタであり、
そのコレクタには電流制限用の抵抗R2が接続されてい
る。ダイオードD2はコンデンサC1の充電電流をトラ
ンジスタQ4へ導くと共に、コンデンサC1の放電電流
を阻止するためのものである。
は過電流保護回路を構成している。この過電流保護回路
において、通常の動作電流では抵抗R4の端子電圧が小
さく、トランジスタQ8はオフである。しかし、抵抗R
4に流れる電流が過電流になると、抵抗R4の端子電圧
が大きくなりトランジスタQ8がオンになってトランジ
スタQ5をオンにする。そして、トランジスタQ5がオ
ンになることで、トランジスタQ4がオフになりMOS
−FETQ11をオフにする。それにより、MOS−F
ETQ11に流れる過電流を遮断する。なお、他の構成
は前記従来例1、2と同じである。
・・図2参照 以下、図2に基づき、前記DC−DCコンバータの動作
を説明する。直流電圧Vinが入力するとコンデンサC2
で平滑化し、該コンデンサC2の端子間に直流電圧を発
生させる。この直流電圧により抵抗R11→トランジス
タQ4のベース→エミッタの経路で電流が流れ、トラン
ジスタQ4がオンになる。このため、抵抗R4→抵抗R
3→ダイオードD1→コンデンサC1→ダイオードD2
→トランジスタQ4の経路で電流が流れる。
後抵抗R1にも電流が流れる。この状態で、抵抗R3の
端子電圧VR3がMOS−FETQ11のゲート−ソース
間電圧VGSの閾値VGSthより大きくなる(VR3>
VGSth)と、MOS−FETQ11はオンになり、チョ
ークコイルL1を介してコンデンサC3に電流が流れ
る。
ナーダイオードZD1のツェナー電圧VZ1より大きくな
ると(VR3>VZ1)、ツェナーダイオードZD1に電流
が流れ、ツェナーダイオードZD1のツェナー電圧VZ1
によりMOS−FETQ11のゲート−ソース間電圧V
GSをクランプする(一定電圧に抑える)。
オンになると、抵抗R4→MOS−FETQ11→チョ
ークコイルL1→コンデンサC3の経路で電流が流れ、
負荷Loadに供給する出力電圧が大きくなる。この
時、トランジスタQ6、Q7によりコンデンサC3の出
力電圧を検出して、検出出力をトランジスタQ5へ送
る。そして、抵抗R9と抵抗R10で分圧した電圧が、
ツェナーダイオードZD2のツェナー電圧(基準電圧)
より大きくなると、トランジスタQ6がオン、トランジ
スタQ7がオフになる。
り、トランジスタQ4がオフになる。このようにしてト
ランジスタQ4がオフになると、コンデンサC1に充電
された電荷により、コンデンサC1→トランジスタQ2
のベース→エミッタ→抵抗R1→トランジスタQ3のベ
ース→エミッタ→コンデンサC1の経路で放電電流が流
れ、コンデンサC1の放電が開始される。
り、トランジスタQ3がオンになり、今度はコンデンサ
C1→抵抗R2→トランジスタQ3のコレクタ→エミッ
タ→コンデンサC1の経路で放電電流が流れ、コンデン
サC1の電荷は急速に放電される。そして、この状態で
MOS−FETQ11はオフになる。
ョークコイルL1に蓄積された電磁エネルギーにより、
L1→コンデンサC3→ダイオードD4のループで電流
が流れ、前記チョークコイルL1の電磁エネルギーを放
出する。
電圧が、ツェナーダイオードZD2のツェナー電圧(基
準電圧)より小さくなると、トランジスタQ6がオフ、
トランジスタQ7がオンになる。そのため、トランジス
タQ5がオフにより、トランジスタQ4がオンになる。
このようにしてトランジスタQ4がオンになると、前記
動作と同じようにしてMOS−FETQ11がオンにな
り、前記動作を繰り返して行う。
オン/オフ動作により、発振動作を行うことで、出力側
のコンデンサC3は安定した直流電圧を出力し、この直
流電圧を負荷Loadへ印加する。なお、前記動作中
に、MOS−FETQ11に過電流が流れた場合、抵抗
R4の端子電圧が大きくなり、トランジスタQ8がオン
になってトランジスタQ5をオンにし、トランジスタQ
4をオフにする。このため、MOS−FETQ11がオ
フになり、前記過電流を防止する。
DCコンバータは、図3に示したように変形しても同様
に実施可能である。以下、DC−DCコンバータの変形
例について説明する。
照 変形例1は、図2に示したDC−DCコンバータにおい
て、抵抗R2の接続箇所を変更した例であり、他の構成
は図2と同じである。この場合、抵抗R2の一端はトラ
ンジスタQ3のコレクタに接続し、抵抗R2の他端はダ
イオードD1のアノードと抵抗R1の接続点とした。
は、抵抗R3→ダイオードD1→コンデンサC1→ダイ
オードD2→トランジスタQ4の経路で電流が流れる。
また、コンデンサC1の放電時には、コンデンサC1→
トランジスタQ2のベース→エミッタ→抵抗R1→トラ
ンジスタQ3のベース→エミッタ→コンデンサC1の経
路で電流が流れ、トランジスタQ3がオンになる。そし
て、コンデンサC1→トランジスタQ2のベース→エミ
ッタ→抵抗R2→トランジスタQ3のコレクタ→エミッ
タ→コンデンサC1の経路で電流が流れ、急速に放電す
る。なお、他の動作は図2と同じである。
照 変形例2は、図2に示したDC−DCコンバータにおい
て、ダイオードD2と抵抗R2の接続箇所を変更した例
であり、他の構成は図2と同じである。この場合、ダイ
オードD1とD2を同じ向きにして直列接続し、前記2
つのダイオードD1、D2の接続点をトランジスタQ
2、Q3の各ベースに接続する。また、ダイオードD1
のアノードを、トランジスタQ2のエミッタと抵抗R1
との接続点に接続し、ダイオードD2のカソードをコン
デンサC1の一方の電極に接続する。
ポーラトランジスタで構成し、そのエミッタはダイオー
ドD2のカソードを接続し、コレクタは抵抗R2を介し
てコンデンサC1の他端に接続し、ベースは、ダイオー
ドD1のカソードとダイオードD2のアノードとの接続
点に接続する。
は、抵抗R3→ダイオードD1→ダイオードD2→コン
デンサC1→トランジスタQ4の経路で電流が流れる。
また、コンデンサC1の放電時には、コンデンサC1→
トランジスタQ3のエミッタ→ベース→トランジスタQ
2のベース→エミッタ→抵抗R1→コンデンサC1の経
路で電流が流れ、トランジスタQ3がオンになる。
と、コンデンサC1→トランジスタQ3のエミッタ→コ
レクタ→抵抗R2→コンデンサC1の経路で電流が流
れ、急速に放電する。なお、他の動作は図2の回路と同
じである。
照 図4は実験例1の説明図(その1)、図5は実験例1の
説明図(その2)である。前記DC−DCコンバータの
効果を確認するため、前記回路例について実験を行っ
た。以下、前記実験例1について説明する。なお、比較
のため、前記従来例の回路についても実験を行ったの
で、それらを含めて説明する。
振部を構成する回路の一部であり、図4のA図に回路例
1(従来例)を示し、B図に回路例2(本発明)を示
す。
構成する回路の一部である。この回路例1は、MOS−
FETQ11と、トランジスタQ2、Q4と、抵抗R
1、R3と、ツェナーダイオードZD1と、コンデンサ
C1、ダイオードD1からなる回路である。この回路に
おいて、入力側に入力電圧Vinを印加し、出力側に負荷
RL を接続した。
DCコンバータの発振部を構成する回路の一部である。
この回路例2は、MOS−FETQ11と、トランジス
タQ2、Q3、Q4と、抵抗R1、R2、R3と、ツェ
ナーダイオードZD1と、コンデンサC1、ダイオード
D1、D2からなる回路である。この回路において、入
力側に入力電圧Vinを印加し、出力側に負荷RL を接続
した。
験を行い、図5に示した実験結果を得た。前記回路例
1、及び回路例2について、トランジスタQ4のベース
に周波数f=100KHZ 、及び500KHZ の矩形波
パルスを印加して駆動し、その時のMOS−FETQ1
1のゲート−ソース間電圧VGSを測定した。また、入力
電圧Vin=30Vとした。
データをA図にデータ1として示してあり、前記周波数
f=500KHZ の場合の実験データをB図にデータ2
として示してある。データ1、データ2において、横軸
は時間(μS)であり、5μS/divである。また、
縦軸はMOS−FETQ11のゲート−ソース間電圧V
GS(V)であり、5V/divである。
回路例1(従来例)の実験結果を示し、は回路例2
(本発明)の実験結果を示す。のデータ(従来の回路
例1)では、A図に示したように、周波数f=100K
HZ の場合、VGSは比較的大きく、MOS−FETQ1
1を駆動することも可能である。しかし、B図に示した
ように、周波数f=500KHZ の場合、VGSは極めて
小さく(VGS≒1.2V)、MOS−FETQ11を正
常にオン/オフ駆動することはできなくなる。
ETQ11の駆動周波数が低い範囲(重負荷時)では略
正常なオン/オフ駆動をすることは可能であるが、駆動
周波数が高くなると(軽負荷時)VGSが極めて小さくな
りMOS−FETQ11を正常に駆動することができな
くなることが判明した。
2)では、駆動周波数fが低くても、高くてもVGSは十
分に高い値が得られており、全ての周波数範囲(軽負荷
から重負荷の全ての範囲)に対して、MOS−FETQ
11を常に確実にオン/オフ駆動することが可能である
ことが確認された。
C−DCコンバータの効果を確認するため、図8に示し
た従来例2のDC−DCコンバータと、図2に示した本
実施の形態におけるDC−DCコンバータについて実験
を行った。なお、比較のため、前記従来例の回路につい
ても実験を行ったので、それらを含めて説明する。
V、測定温度T=25°Cとした。そして、特に、出力
電流Iout と、入力電流Iin、特に、軽負荷時の入力電
流を測定した。図において、横軸は出力電流Iout (m
A)、縦軸は入力電流Iin(mA)であり、の点線は
従来例2の特性、の実線は本発明の特性を示す。
ETQ11の駆動回路に設けたコンデンサC1と抵抗R
1はある程度大きくする必要がある。このような自励式
チョッパー型DC−DCコンバータでは、出力電流I
out (負荷電流)が小さい場合(例えば、Iout =20
0mA以下の場合)、MOS−FETQ11による発振
部の発振周波数が高くなる。
いと、コンデンサC1の容量と抵抗R1の抵抗値により
決まる時定数(コンデンサC1の放電時定数)が大き
く、コンデンサC1に充電された電荷が十分に放電され
ずに次の充電が始まる状態となる。従って、発振周波数
が更に高くなると、MOS−FETQ11がうまく発振
しなくなる。このため、のように入力電流Iinが増加
し、損失(Q11でのロス)が増え、効率が低下する。
すなわち、従来例2では、軽負荷時に入力電流I inが増
加し、MOS−FETQ11でのロスが増加し効率が低
下することが確認できた。
タでは、のように軽負荷時でも特に、入力電流Iinが
増加することはなく、常に正常に発振動作ができ、効率
の良いDC−DCコンバータが得られることが確認でき
た。
て説明したが、本発明は次のようにしても実施可能であ
る。
たPチャンネル型のMOS−FETに限らず、Nチャン
ネル型のMOS−FETでも適用可能である。 (2) :DC−DCコンバータは降圧チョッパー型回路に
限らず、他のDC−DCコンバータにも同様に適用可能
である。
のような効果がある。 (1) :放電用トランジスタを含む簡単な回路の追加によ
り、MOS−FETからなる主スイッチング素子のオン
/オフ動作を高速、かつ確実に行える。また、高効率で
低損失の回路を実現することが可能である。
低くても、高くても主スイッチング素子を構成するMO
S−FETのゲート−ソース間電圧VGSは常に十分に高
い値が得られており、全ての周波数範囲(軽負荷から重
負荷の全ての範囲)に対して、前記MOS−FETQを
常に確実にオン/オフ駆動することが可能である。
は、軽負荷時でも特に、入力電流が増加することはな
く、常に正常に発振動作ができ、効率の良いDC−DC
コンバータが得られる。
した図である。
1)である。
2)である。
ある。
ある。
Claims (1)
- 【請求項1】MOS−FETからなる主スイッチング素
子と、前記主スイッチング素子を駆動する駆動用トラン
ジスタと、前記主スイッチング素子に接続されたスピー
ドアップ用コンデンサと、前記コンデンサに並列接続さ
れた抵抗を備え、 前記駆動用トランジスタがオンの場合、前記コンデンサ
が充電されて主スイッチング素子がオンになり、駆動用
トランジスタがオフの場合、前記コンデンサの電荷が前
記抵抗を介して放電し、主スイッチング素子がオフにな
るDC−DCコンバータにおいて、 前記駆動用トランジスタがオフの場合に、前記コンデン
サの放電電流でオンになり、前記コンデンサの電荷をコ
レクタ−エミッタを介して放電させる放電用トランジス
タを備えていることを特徴としたDC−DCコンバー
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19195296A JP3174273B2 (ja) | 1996-07-22 | 1996-07-22 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19195296A JP3174273B2 (ja) | 1996-07-22 | 1996-07-22 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1042555A JPH1042555A (ja) | 1998-02-13 |
JP3174273B2 true JP3174273B2 (ja) | 2001-06-11 |
Family
ID=16283192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19195296A Expired - Lifetime JP3174273B2 (ja) | 1996-07-22 | 1996-07-22 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3174273B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002089286A1 (en) * | 2001-04-30 | 2002-11-07 | Infineon Technologies Ag | Dc-dc conversion charging apparatus |
JP5460138B2 (ja) * | 2009-06-23 | 2014-04-02 | キヤノン株式会社 | スイッチング素子の駆動回路、コンバータ |
JP7199325B2 (ja) * | 2019-09-02 | 2023-01-05 | 株式会社東芝 | スイッチ回路 |
-
1996
- 1996-07-22 JP JP19195296A patent/JP3174273B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1042555A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2835299B2 (ja) | 自励式dc−dcコンバータ | |
US6160388A (en) | Sensing of current in a synchronous-buck power stage | |
US6294903B1 (en) | Switching power supply | |
JP2003189602A (ja) | Dc−dcコンバータおよびそれを用いた電子装置 | |
JPH0956150A (ja) | スイッチング電源装置 | |
US6995483B2 (en) | Synchronous buck and boost regulator power reduction circuit using high side sensing | |
US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
JP3211463B2 (ja) | スイッチ回路 | |
JP3174273B2 (ja) | Dc−dcコンバータ | |
JP2002078325A (ja) | Dc−dcコンバータおよびそれを用いた電子装置 | |
JP3444468B2 (ja) | Dc−dcコンバータ | |
JP3251192B2 (ja) | 過電流保護回路 | |
JP3579677B2 (ja) | 同期整流型dc−dcコンバータ | |
US6229339B1 (en) | Circuit for driving switching element | |
JP2602752B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
JP3469455B2 (ja) | スイッチング電源装置 | |
JP3514600B2 (ja) | スイッチング電源及びその制御方法 | |
JP2651971B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
JP2001037214A (ja) | 電源回路 | |
JPH0412665A (ja) | スイッチング電源装置 | |
JP2977482B2 (ja) | 自励式dc−dcコンバータ | |
US12051963B2 (en) | Minimum peak current for power converter | |
JPH041586B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |