JP3165779B2 - サブマウント - Google Patents

サブマウント

Info

Publication number
JP3165779B2
JP3165779B2 JP18196295A JP18196295A JP3165779B2 JP 3165779 B2 JP3165779 B2 JP 3165779B2 JP 18196295 A JP18196295 A JP 18196295A JP 18196295 A JP18196295 A JP 18196295A JP 3165779 B2 JP3165779 B2 JP 3165779B2
Authority
JP
Japan
Prior art keywords
submount
substrate
layer
semiconductor laser
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18196295A
Other languages
English (en)
Other versions
JPH0936274A (ja
Inventor
貢利 日笠
吉彦 沼田
玲緒 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16109918&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3165779(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP18196295A priority Critical patent/JP3165779B2/ja
Priority to US08/679,673 priority patent/US5770821A/en
Priority to KR1019960028666A priority patent/KR100379975B1/ko
Priority to DE69607531T priority patent/DE69607531T2/de
Priority to EP96305256A priority patent/EP0755074B1/en
Publication of JPH0936274A publication Critical patent/JPH0936274A/ja
Application granted granted Critical
Publication of JP3165779B2 publication Critical patent/JP3165779B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/024Arrangements for thermal management
    • H01S5/02476Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/02345Wire-bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Led Device Packages (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体レーザー素
子をヒートシンクにマウントする絶縁基板に係り、特
に、半導体レーザー素子とヒートシンク間に導電性を有
する新規の半導体レーザー素子用のサブマウントに関す
る。詳しくは、高い信頼性を有し且つ小型化が可能なサ
ブマウントを提供するものである。
【0002】
【従来の技術】サブマウントとは、半導体レーザー素子
とヒートシンク(銅等の金属製ブロック)の間に位置す
る絶縁基板であり、半導体レーザー素子から発生される
熱をヒートシンク側へ効率よく伝達出来る性能を持つも
のである。
【0003】従来の半導体レーザー素子用のサブマウン
トは、(A)絶縁基板の両面に導電パターンを有し、基
板側面には導電層が形成されていないものであった。そ
して、片面に半導体レーザー素子を、他の片面にヒート
シンクをハンダ等によりボンディングしていた。サブマ
ウントの基板自体は絶縁体のため導電性は無く、かつ、
基板側面は導電層が形成されていないことにより導電性
が無いため、基板の上下面間は導電性がなかった。基板
の上下面の導通が必要な場合は半導体レーザー素子側の
基板上の導電パターンとヒートシンクの表面にワイヤー
をボンディングして導通をとっていた。
【0004】また、別のタイプの従来のサブマウント
は、(B)絶縁基板の両面に導電パターンを有し、か
つ、基板側面の一部又は全部に導電層が形成されている
もので(以下、側面メタライズ層と呼ぶ)、片面に半導
体レーザー素子を、他の片面にヒートシンクをハンダ等
によりボンディングして、上下面の導通が必要な部分は
側面メタライズ層により導通をとっていた。
【0005】あるいは別のタイプの従来のサブマウント
は、(C)絶縁基板の両面に導電パターンを有し、かつ
内壁に導電層が形成されたスルーホールを有するもの
で、片面に半導体レーザー素子を、他の片面にヒートシ
ンクをハンダ等によりボンディングし、上下面の導通が
必要な部分はスルーホール内に形成された導電層によっ
て導通をとっていた。
【0006】
【発明が解決しようとする課題】しかしながら、(A)
の場合は、ワイヤーの断線が生じることがあり、また、
ワイヤーボンディングするためのスペース確保が必要と
なる。ワイヤーの断線は信頼性を低下し、スペースの確
保は小型化を阻害することになる。
【0007】(B)の場合は、片面をヒートシンク面に
ハンダ等でボンディングした際、前記ハンダ等が側面メ
タライズ層を通じてはい上がり、半導体レーザー素子に
ダメージを与えたり、前記ハンダ等が側面メタライズ層
に濡れ広がる際に、前記側面メタライズ層に拡散するこ
とによりハンダを含まないメタライズ層の厚みが薄くな
る現象を生じ、上下面の導通抵抗が増大するために信頼
性を著しく低下させる問題がある。さらに、側面メタラ
イズ層があるために、周囲の部品に接触する恐れがあり
小型化を阻止することになる。
【0008】(C)の場合は、片面をヒートシンク面に
ハンダ等でボンディングした際、前記ハンダ等がスルー
ホール内の導電層を通じてはい上がり、半導体レーザー
発振素子にダメージを与えたり、前記ハンダ等がスルー
ホール内の導体層に濡れ広がる際に、前記スルーホール
内の導体層に拡散することによりハンダを含まないメタ
ライズ層の厚みが薄くなる現象を生じ、上下面の導通抵
抗が増大するために信頼性に問題がある。また、スルー
ホール上には半導体レーザー発振素子がボンディング出
来ないためにスルーホールを設けるためのスペースの確
保が必要となりサブマウントが大型化してしまう。
【0009】以上の状況から従来の技術に代わる高い信
頼性を有し小型化が可能な新規構造のサブマウントが求
められている。
【0010】
【課題を解決するための手段】本発明者等は、上記技術
課題を解決すべく鋭意研究を行ってきた結果、金属ビア
ホールを有する絶縁基板を用いたサブマウントは高い信
頼性を有し、小型化が可能であることを見い出し、本発
明を完成するに至った。
【0011】即ち、本発明は、絶縁基板の相対する両面
に導体パターンが形成され、該両面に存在する導電パタ
ーンの少なくとも一部が金属ビアホールにより電気的に
互いに接続されてなるサブマウントである。
【0012】本発明のサブマウントについて、代表的な
構造を図1に示す。
【0013】本発明でサブマウントの本体である絶縁基
板は、公知のものを特に制限なく使用できる。具体的に
は、窒化アルミニウム、酸化ベリリウム、炭化珪素、ア
ルミナ、ムライト、窒化ホウ素、ホウケイ酸ガラス等が
使用される。その中で、窒化アルミニウムは熱伝導率が
高いために半導体レーザー素子から発生する熱を効率よ
くヒートシンクへ逃がすと共に半導体レーザー素子の代
表的な材質であるSiと熱膨張係数が近い等のため好適
に使用される。その場合、基板の熱伝導率は高い方が好
適で170W/mK以上、さらに、好ましくは200W
/mK以上が半導体レーザー素子の信頼性が高くなるた
めに好適に使用される。
【0014】本発明において絶縁基板の両面に形成され
る導電パターンは導電性を有するものなら特に限定され
ないが、通常金属が使用される。該金属としては公知の
ものが特に制限なく使用されるが、チタニウム、クロ
ム、モリブデン、タングステン、タングステンチタニウ
ム、アルミニウム、ニッケルクロム、タンタル、窒化タ
ンタルは絶縁基板との密着性が良好なため、好適に使用
される。
【0015】これら金属は、単独で用いても良いし、ま
たは、2種類以上組み合わせて用いても良い。また、導
電パターンは単層でも良いし、2層以上積層して形成す
ることもできる。2層以上積層して形成する場合は、前
記した金属が絶縁基板との密着性が良好なため、絶縁基
板に直接に接する第1層に好適に使用できる。第1層上
に積層する第2層にも公知の金属を使用できるが、中で
も、銅、ニッケル、パラジウム、白金、金の少なくとも
1種が電気導電性が良好なため好適に使用される。更
に、第2層上に第3層を積層する場合、第3層としては
公知の金属が使用でき、例えば、金、銀、パラジウム、
白金の少なくとも1種類が電気導電性に加え、耐食性が
良好なため好適に使用される。また、最上層の金属層上
に、例えば、鉛・すず系ハンダ、金・すず系ハンダ、金
・シリコン系ハンダ、金・ゲルマニウム系ハンダの少な
くとも1種類のハンダ層を積層、パターニングしてもよ
い。さらに、前記最上層の金属層と前記ハンダ層の中間
にハンダ材の拡散防止層を設けてもよい。なお、該拡散
防止層としては、白金、タングステン、タングステンチ
タニウム、モリブデンが拡散防止能が高いため好適に使
用される。
【0016】本発明において、金属ビアホールは、スル
ーホール内部を金属で充填したものである。金属として
は公知のものが特に制限無く使用される。特に、金属ビ
アホールがコファイア法(Co−fire法)で形成さ
れる場合は、タングステン、モリブデンの少なくとも1
種が焼成の際の高温に対する耐熱性が良く、比較的電気
伝導性が高いため好適に使用される。また、金属ビアホ
ールがポストファイア法(Post−fire法)で形
成される場合は、銅、銀、金、ニッケル、パラジウムの
少なくとも1種が、電気導電性が高いため好適に使用さ
れる。
【0017】本発明において、金属ビアホールの寸法、
形状、個数は任意にとることが出来、さらに、サブマウ
ントの外形寸法に制限されない。通常、スルーホール内
への金属ペーストの充填性を考慮すると金属ビアホール
の直径は、0.1〜0.8mmが好ましい。また、金属
ビアホールの導通抵抗は特に制限されないが、半導体レ
ーザー素子の機能を充分に発現するためには0.5Ω以
下、さらに好適には0.1Ω以下であることが好まし
い。
【0018】本発明のサブマウントは、金属ビアホール
を有する絶縁基板を作製し必要により基板表面を研削ま
たは研磨した後、該基板の両面に導電パターンを形成す
ることにより製造される。金属ビアホールを有する絶縁
基板の製造方法は公知の技術が制限無く使用でき、特
に、コファイア法又はポストファイア法が好適である。
【0019】コファイア法の場合、焼成前のグリーンシ
ートにパンチング等でスルーホールをあけ、該スルーホ
ール内に金属ペーストを印刷法または押し込み法等によ
り充填する。その後、脱脂、焼成を行うことにより金属
ビアホールを有する絶縁基板を得る。焼成温度は絶縁基
板の材質によって異なるが、通常1,000〜2,00
0℃の範囲から選択される。例えば、絶縁基板が窒化ア
ルミニウムの場合は、1,600〜2,000℃、更
に、好適には1,700〜1,900℃の温度で焼成さ
れる。
【0020】ポストファイア法の場合、グリーンシート
にパンチング等でスルーホールをあけ脱脂、焼成するこ
とによりスルーホールを有する絶縁基板を得る。あるい
は、グリーンシートまたはプレス体を脱脂、焼成して絶
縁基板を得、該絶縁基板にレーザー加工または、超音波
加工等でスルーホールを形成し、その後、金属ペースト
を充填し、焼成することにより金属ビアホールを有する
絶縁基板を得る。金属ペースト充填後の焼成温度は金属
ペーストの種類により異なるが、通常600〜1,40
0℃の温度で焼成される。
【0021】金属ビアホールの形成に使用される金属ペ
ーストは、エチルセルロース等の有機結合剤、テルピネ
オールやブチルカルビトールアセテート等の有機溶剤が
前記金属粉末に添加・混合されて作製される。また、金
属ペーストの密着性を上げるために、窒化アルミニウム
粉末やチタン金属粉末等の添加剤を加えることも好まし
い。通常、前記金属粉末100重量部に対して、有機結
合剤が0.1〜5重量部、有機溶剤が1〜20重量部、
前記添加剤が1〜10重量部の割合で添加・混合された
ものが使用される。
【0022】このようにして得られた金属ビアホールを
有する絶縁基板は、必要により基板表面を研削または研
磨する。研削及び研磨の方法は公知の技術が制限無く使
用でき、通常、ラッピング、ポリッシング、バレル研
磨、サンドブラスト、研削盤による研磨等の方法が用い
られる。絶縁基板の表面粗さは目的により異なるが、通
常、Ra≦0.8μm、更に好適には、Ra≦0.05
μmにすることが半導体レーザー素子のダイ付けの信頼
性が高まるため好ましい。
【0023】本発明では、このようにして得られた金属
ビアホールを有する絶縁基板の両面に、導電パターンを
形成する。導電パターンの形成は、公知の技術が制限無
く使用できる。導電パターンを構成する導電層の形成
は、スパッタ法、蒸着法、イオンプレーティング法等の
公知の技術を用いて形成することができる。例えば、ス
パッタ法で導電層を形成する場合は、通常基板温度を室
温〜300℃に設定し、真空槽内を2×10-3Pa以下
に真空引き後、Arガスを10〜80cc/min導入
し、圧力を0.2〜1.0Paにして、RF(高周波)
電源のパワー0.2〜3KWで導電層を所定の厚さにス
パッタ形成する。
【0024】本発明で用いられる導電パターンの形状
は、用途に応じて任意に選ぶことができ、導電層をパタ
ーンニングすることにより導電パターンが形成される。
パターニングの方法はサブマウントの用途に応じて適宜
公知の技術が採用できる。具体的には、メタルマスク
法、湿式エッチング法、ドライエッチング法等の方法が
採用される。例えば、メタルマスク法でパターニングす
る場合は、前記絶縁基板の上に、あらかじめ所定のパタ
ーンが形成されたメタルマスクを固定して、前記のスパ
ッタ法等によって導電パターンを形成するものである。
また、ドライエッチング法で導電パターンを形成する場
合は、前記のスパッタ法等によって導電層が形成された
前記絶縁基板に、フォトレジスト等を用いて所定のパタ
ーンを導電層上に形成し、イオンミリング等で導電層を
除去後、レジストを剥離することによってパターニング
が行われる。
【0025】前記のようにして得られた基板両面に導電
パターンが形成された金属ビアホールを有する絶縁基板
は、通常、所定の大きさに切断されることにより、本発
明のサブマウントとなる。切断は、公知の技術が制限無
く使用できるが、通常、ダイシングマシーンを使用する
ことによりなされる。切断は、通常、絶縁基板部分を切
断するが、金属ビアホール部を切断することもできる。
【0026】
【発明の効果】上記の様に、本発明のサブマウントは絶
縁基板の相対する両面に導体パターンが形成され、両面
に存在する導電パターンの少なくとも一部が金属ビアホ
ールにより互いに接続されているため、ワイヤーボンデ
ィングが不要となり、ワイヤー断線による不良や、ハン
ダ等でボンディングした際、前記ハンダ等の側面へのは
い上がりによる半導体レーザー素子へのダメージ及び導
体抵抗の増大による不良の発生が解消される。また、ワ
イヤーボンディングが不要となるため、そのスペース分
小型化が可能で、さらには、金属が充填されているため
半導体レーザー素子を直接金属ビアホール上にマウント
することも可能なため小型化に有利である。従って、本
発明のサブマウントは高い信頼性を有し、さらに、小型
化への対応が可能で、その工業的価値は極めて大であ
る。
【0027】
【実施例】以下に、本発明を更に具体的に説明するため
に実施例を示すが、本発明はこれらの実施例に限定され
るものではない。
【0028】なお、比表面積から求められる平均粒径D
1は下記式により算出した D1(μm)=6/S×3.26 ここでS: AlN粉末比表面積(m2/g) また、沈降法による平均粒径D2は堀場製作所製遠心粒
度分布装置 CAPA500で測定した。 実施例 1 沈降法による平均粒径が1.60μmで、比表面積が
2.5m2/g、比表面積から算出される平均粒径が
0.74μmの窒化アルミニウム粉末100重量部に焼
結助剤として、比表面積12.5m2/gの酸化イット
リウム粉末5重量部、有機バインダー及び分散剤として
メタクリル酸ブチル15重量部、可塑剤としてジオクチ
ルフタレート5重量部を添加し、トルエンを溶剤として
ボールミルで混合した。このスラリーを脱泡後、ドクタ
ーブレード法により厚さ0.6mmのシート状に成形し
た。このグリーンシートから長さ64mm、幅64mm
のシートを切り出し、パンチで直径が250μmのスル
ーホールを2,397個形成し、タングステンペースト
をスルーホール内に押し込み法で充填した。このように
して作製したタングステンビアホールを有するグリーン
シートを窒素雰囲気中800℃で脱脂し、その後、脱脂
体を窒化アルミニウムセッターに入れ、窒素雰囲気中
1,850℃で8時間加熱することにより、長さ54m
m、幅54mm、厚さ0.4mmの直径200μmのタ
ングステンビアホールを有する窒化アルミニウム基板を
得た。前記基板の熱伝導率を測定したところ、210W
/mKであった。
【0029】この窒化アルミニウム基板を用いて図2に
示すサブマウントを作製した。即ち、前記基板4を厚さ
0.25mmの両面鏡面仕上げ(表面粗さRa:0.0
3μm)に加工し、表裏両面に導電層2(第1層/第2
層/第3層=Ti:0.1μm/Pt:0.2μm/A
u:0.5μm)をスパッタ法により形成後、表面にA
uSn(Au=80wt%)ハンダ(厚み5μm)を金
属マスクを用いた蒸着法によりパターン形成した。次
に、導電層2及びハンダ層5の形成された前記基板を長
さ0.8mm、幅0.7mmにダイシングカットした。
【0030】このサブマウントの表面側と裏面側の間で
抵抗を100箇所測定したところ、抵抗値の平均は0.
021Ωであった。さらに、このサブマウントを、表面
側に形成したハンダ層5により半導体レーザー素子をボ
ンディングした後、サブマウントの裏面側をAuSn
(Au=80wt%)ハンダにて銅製のヒートシンクへ
ボンディングした。100個の半導体レーザーのサブマ
ウントの上面(表面側)とヒートシンク上面の間で抵抗
を測定したところ、抵抗値の平均は0.022Ωで導通
不良は無く、ボンディング前の抵抗値の平均と比べてほ
とんど変化はなかった。また、半導体レーザー素子を駆
動させた結果、全て正常に動作し、歩留りは100%で
あった。
【0031】このように半導体レーザー素子とヒートシ
ンクをボンディングし組み立てたサブマウント(以下光
半導体装置と呼ぶ)に−50℃:30分保持→125
℃:30分保持を1サイクルとするヒートサイクル試験
を1,000サイクル行った。その後100個の半導体
レーザーのサブマウントの上面(表面側)とヒートシン
ク上面の位置で抵抗を測定した所、抵抗値の平均は0.
023Ωで導通不良は無く、ヒートサイクル前の抵抗値
の平均と比べてほとんど変化は無かった。
【0032】実施例 2 実施例1と同じようにして作製した長さ64mm、幅6
4mm、厚さ0.6mmの窒化アルミニウムのグリーン
シートをパンチで直径が200μmのスルーホールを
1,036個形成した。その後、実施例1と同一条件で
脱脂・焼成し、長さ54mm、幅54mm、厚さ0.4
mmのスルーホール径150μmを有する窒化アルミニ
ウム基板を得た。前記基板の熱伝導率は212W/mK
であった。前記基板のスルーホール内にTi含有のモリ
ブデンペーストをスクリーン印刷で充填し、窒素−水素
混合雰囲気中1,300℃で焼成することによりモリブ
デンチタニウムビアホールを有する窒化アルミニウム基
板を形成した。
【0033】この窒化アルミニウム基板を用いて図3に
示すサブマウントを作製した。即ち、前記基板4を厚さ
0.2mmの両面鏡面仕上げ(表面粗さRa:0.02
μm)に加工し、表裏両面に導電層2(第1層/第2層
/第3層=Ti:0.4μm/Ni:2.0μm/A
u:1.0μm)をスパッタ法により形成後、表面の導
電層2を湿式エッチング法によりパターン形成した。次
に、導電層2の形成された前記基板を長さ1.5mm、
幅1.0mmにダイシングカットした。
【0034】このサブマウントの表面側と裏面側の間で
抵抗を100箇所測定したところ抵抗値の平均は0.0
15Ωであった。さらに、このサブマウントの表面側に
PbSnハンダ(Sn=60wt%)にて半導体レーザ
ー素子をボンディングした後、サブマウントの裏面側を
PbSn(Sn=60wt%)ハンダにてヒートシンク
へボンディングした。100個の半導体レーザーのサブ
マウントの上面(表面側)とヒートシンク上面の間で抵
抗を測定したところ、抵抗値の平均は0.017Ωで導
通不良は無く、ボンディング前の抵抗値の平均と比べて
ほとんど変化はなかった。また、半導体レーザー素子を
駆動させた結果、全て正常に動作し歩留りは100%で
あった。更に、実施例1と同様に光半導体装置に対して
ヒートサイクル試験を実施した所、前記抵抗値の平均は
0.018Ωで導通不良は無く、ヒートサイクル前の抵
抗値の平均とほとんど変化は無かった。
【0035】実施例 3 市販の長さ50mm、幅50mm、厚さ0.6mmのア
ルミナ基板(熱伝導率17W/mK)をレーザー加工で
直径が100μmのスルーホールを3,600個形成
し、銅ペーストをスルーホール内に充填した。窒素雰囲
気中で900℃、10分間焼成後、長さ50mm、幅5
0mm、厚さ0.6mmの銅ビアホール径100μmを
有するアルミナ基板を形成した。このアルミナ基板を用
いて図4に示すサブマウントを作製した。即ち、前記基
板8を厚さ0.2mmに加工(表面粗さRa:0.02
μm)し、表裏両面に導電層2(第1層/第2層/第3
層=Ti:0.06μm/Pt:0.2μm/Au:
0.8μm)をスパッタ法により形成後、裏面にAuG
e(Au=88wt%)ハンダ(厚み10μm)を蒸着
法により形成した。次に、導電層2及びハンダ層5の形
成された前記基板を長さ0.5mm、幅0.5mmにダ
イシングカットした。
【0036】このサブマウントの表面側と裏面側の間で
抵抗を100箇所測定したところ、抵抗値の平均は0.
010Ωであった。さらに、このサブマウントを表面側
にPbSnハンダ(Sn=60wt%)にて半導体レー
ザー素子をボンディングした後、サブマウントの裏面側
に形成されたAuGe(Au=88wt%)ハンダにて
ヒートシンクへボンディングした。100個の半導体レ
ーザーのサブマウントの上面(表面側)とヒートシンク
上面の間で抵抗を測定したところ、抵抗値の平均は0.
012Ωで導通不良は無く、ボンディング前の抵抗値の
平均と比べてほとんど変化はなかった。また、半導体レ
ーザー素子を駆動させた結果、全て正常に動作し、歩留
りは100%であった。更に、実施例1と同様に光半導
体装置に対してヒートサイクル試験を実施したところ、
前記抵抗値の平均は0.013Ωで導通不良は無く、ヒ
ートサイクル前の抵抗値の平均とほとんど変化は無かっ
た。
【0037】実施例 4 実施例1において、窒化アルミニウムグリーンシートの
脱脂を加湿水素雰囲気中で行い、焼成を1,800℃で
行った他は全て実施例1と同様に行った。その結果、得
られたタングステンビアホールを有する窒化アルミニウ
ム基板の熱伝導率は180W/mKであった。
【0038】この窒化アルミニウム基板を用いて図5に
示すサブマウントを作製した。前記基板4を実施例1と
同様に導電層2及びハンダ層5を形成した。次に、導電
層2及びハンダ層5の形成された前記基板をタングステ
ンビアホールが半分残るように長さ0.8mmm、幅
0.7mmにダイシングカットした。
【0039】また、得られたサブマウントの表面側と裏
面側の間で抵抗を100箇所測定したところ、抵抗値の
平均は0.011Ωであった。さらに実施例1と同様に
半導体レーザー素子とヒートシンクをサブマウントにボ
ンディングした。100個の半導体レーザーのサブマウ
ントの上面(表面側)とヒートシンク上面の間で抵抗を
測定したところ、抵抗値の平均は0.012Ωで導通不
良は無く、ボンディング前の抵抗値の平均と比べてほと
んど変化は無かった。また半導体レーザー素子を駆動さ
せた結果、全て正常に動作し、歩留りは100%であっ
た。更に、実施例1と同様に光半導体装置に対してヒー
トサイクル試験を実施したところ、前記抵抗値の平均は
0.013Ωで導通不良は無く、ヒートサイクル前の抵
抗値の平均とほとんど変化は無かった。
【0040】実施例 5 実施例3においてアルミナ基板のかわりにベリリア基板
(熱伝導率250W/mK)を使用した他は、全て、実
施例3と同様に行った。その結果、得られたサブマウン
トの表面側と裏面側の間で抵抗を100箇所測定したと
ころ、抵抗値の平均は0.005Ωであった。さらに、
実施例3と同様に、半導体レーザー素子とヒートシンク
をサブマウントにボンディングした。100個の半導体
レーザーのサブマウントの上面(表面側)とヒートシン
ク上面の間で抵抗を測定したところ、抵抗値の平均は
0.006Ωで導通不良は無く、ボンディング前の抵抗
値の平均と比べてほとんど変化は無かった。また半導体
レーザー素子を駆動させた結果、全て正常に動作し、歩
留りは100%であった。更に、実施例1と同様に光半
導体装置に対してヒートサイクル試験を実施したとこ
ろ、前記抵抗値の平均は0.008Ωで導通不良は無
く、ヒートサイクル前の抵抗値の平均とほとんど変化は
無かった。
【0041】比較例 1 実施例1と同様にして作製した長さ64mm、幅64m
m厚さ0.6mmの窒化アルミニウムのグリーンシート
を実施例1と同一条件で脱脂、焼成し、長さ54mm、
幅54mm厚さ0.4mmの金属ビアホールの無い窒化
アルミニウム基板を得た。該基板を厚さ0.25mmの
両面鏡面仕上げ(表面粗さRa:0.03μm)に加工
し、実施例1と同一の導体層及びハンダ層を形成した。
次に、前記基板を実施例1と同様に、長さ0.8mm、
幅0.7mmにダイシングカットしてサブマウントを作
製した。
【0042】このサブマウントの100個を実施例1と
同様に、半導体レーザー素子とヒートシンクをサブマウ
ントにボンディングした。次に、半導体レーザー素子を
ボンディングした前記基板の導電層とヒートシンクの表
面に直径50μmの金ワイヤーをボンディングして導通
をとった。
【0043】これら100個の半導体レーザーのサブマ
ウントの上面とヒートシンク上面の間で抵抗を測定した
ところ、抵抗値の平均は0.1Ωであり、半導体レーザ
ー素子を駆動させたところ、歩留まりは100%であっ
た。しかし、実施例1と同様にヒートサイクル試験を実
施した所、金ワイヤーが断線する導通不良が100個中
5個もあった。
【0044】比較例 2 実施例2と同様にして、長さ54mm、幅54mm、厚
さ0.4mmのスルーホール径150μmを有する窒化
アルミニウム基板を形成した。前記スルーホールを有す
る窒化アルミニウム基板を厚さ0.2mmの両面鏡面仕
上げ(表面粗さRa:0.02μm)に加工し、表裏両
面に導電層(第1層/第2層/第3層=Ti:0.4μ
m/Ni:2.0μm/Au:1.0μm)をスパッタ
法により形成すると同時に、スルーホール内にも同一の
導電層を形成した。次に、導電層の形成された基板を長
さ1.5mm、幅1.0mmにダイシングカットしてサ
ブマウントを作製した。
【0045】このサブマウントの表面側と裏面側の間で
抵抗を100箇所測定したところ、スルーホールを有す
るサブマウントの抵抗値の平均は0.09Ωであった。
さらに、実施例2と同様にして、PbSnハンダを用い
て半導体レーザー素子及びヒートシンクをボンディング
した。これら100個の半導体レーザーのサブマウント
の上面(表面側)とヒートシンク上面の間で抵抗を測定
したところ、スルーホールを有するサブマウントの抵抗
値の平均は0.2Ωで導通不良は無かったが、ボンディ
ング前の抵抗値の平均と比べて2倍以上になり、抵抗値
が1Ωを越えるものが10個もあった。これは、ハンダ
がスルーホール内の側面メタライズ層に拡散しサブマウ
ントの側面においてハンダを含まないメタライズ層の厚
みが薄くなり抵抗値が増加したためであった。
【0046】さらに、100個の半導体レーザー素子を
駆動させた結果、従来例のスルーホールを有するサブマ
ウントは、抵抗値が1Ωを越えたものは全く動作しなか
った。また、抵抗値が1Ω以下であっても0.5Ωを越
えたもの3個は所定の出力に達しなかった。よって、歩
留りは87%であった。
【図面の簡単な説明】
【図1】図1は、本発明のサブマウントの一実施例を示
す概略図である。
【図2】図2は、本発明のサブマウントの他の実施例を
示す概略図である。
【図3】図3は、本発明のサブマウントの他の実施例を
示す概略図である。
【図4】図4は、本発明のサブマウントの他の実施例を
示す概略図である。
【図5】図5は、本発明のサブマウントの他の実施例を
示す概略図である。
【符号の説明】
1 絶縁基板 2 導電層 3 金属ビアホール 4 窒化アルミニウム基板 5 ハンダ層 6 タングステンビアホール 7 モリブデンチタニウムビアホール 8 アルミナ基板 9 銅ビアホール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−58358(JP,A) 特開 平2−216853(JP,A) 特開 平8−213510(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 23/36 H01S 5/022

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板の相対する両面に導電パターンが
    形成され、該両面に存在する導電パターンの少なくとも
    一部が金属ビアホールにより電気的に互いに接続されて
    なるサブマウント。
JP18196295A 1995-07-18 1995-07-18 サブマウント Expired - Lifetime JP3165779B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18196295A JP3165779B2 (ja) 1995-07-18 1995-07-18 サブマウント
US08/679,673 US5770821A (en) 1995-07-18 1996-07-12 Submount
KR1019960028666A KR100379975B1 (ko) 1995-07-18 1996-07-16 서브마운트
DE69607531T DE69607531T2 (de) 1995-07-18 1996-07-17 Montageelement
EP96305256A EP0755074B1 (en) 1995-07-18 1996-07-17 Submount

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18196295A JP3165779B2 (ja) 1995-07-18 1995-07-18 サブマウント

Publications (2)

Publication Number Publication Date
JPH0936274A JPH0936274A (ja) 1997-02-07
JP3165779B2 true JP3165779B2 (ja) 2001-05-14

Family

ID=16109918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18196295A Expired - Lifetime JP3165779B2 (ja) 1995-07-18 1995-07-18 サブマウント

Country Status (5)

Country Link
US (1) US5770821A (ja)
EP (1) EP0755074B1 (ja)
JP (1) JP3165779B2 (ja)
KR (1) KR100379975B1 (ja)
DE (1) DE69607531T2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605856A (en) * 1995-03-14 1997-02-25 University Of North Carolina Method for designing an electronic integrated circuit with optical inputs and outputs
JP3339369B2 (ja) * 1997-05-30 2002-10-28 株式会社デンソー レーザダイオード
CA2252113A1 (en) * 1997-10-29 1999-04-29 Yoshihiko Numata Substrate and process for producing the same
JP3274647B2 (ja) * 1998-05-15 2002-04-15 日本電気株式会社 光半導体素子の実装構造
JP2002100826A (ja) * 2000-09-21 2002-04-05 Toshiba Corp サブマウント材
US6636539B2 (en) * 2001-05-25 2003-10-21 Novalux, Inc. Method and apparatus for controlling thermal variations in an optical device
GB0124220D0 (en) * 2001-10-09 2001-11-28 Denselight Semiconductors Pte Thermal circuit
JP4030285B2 (ja) * 2001-10-10 2008-01-09 株式会社トクヤマ 基板及びその製造方法
US6599466B1 (en) 2002-01-16 2003-07-29 Adma Products, Inc. Manufacture of lightweight metal matrix composites with controlled structure
JP4189156B2 (ja) * 2002-02-22 2008-12-03 株式会社トクヤマ チップ貼設シート
JP3982284B2 (ja) * 2002-03-06 2007-09-26 住友電気工業株式会社 サブマウントおよび半導体装置
JP3509809B2 (ja) * 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置
AU2003250646A1 (en) * 2002-07-11 2004-02-02 Alfalight, Inc. Thermal barrier for an optical bench
JP2004356429A (ja) * 2003-05-29 2004-12-16 Sumitomo Electric Ind Ltd サブマウントおよびそれを用いた半導体装置
EP1670073B1 (en) * 2003-09-30 2014-07-02 Kabushiki Kaisha Toshiba Light emitting device
DE10351934B4 (de) * 2003-11-07 2017-07-13 Tridonic Jennersdorf Gmbh Leuchtdioden-Anordnung mit wärmeabführender Platine
DE10355600B4 (de) * 2003-11-28 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips
JP4393187B2 (ja) 2003-12-26 2010-01-06 日本オプネクスト株式会社 半導体光素子用チップキャリア、光モジュール、及び光送受信器
JP2006100625A (ja) * 2004-09-30 2006-04-13 Tokuyama Corp ハンダ層付き基板
JP4372669B2 (ja) 2004-11-25 2009-11-25 株式会社トクヤマ 素子搭載用基板の製造方法
DE102008013028A1 (de) * 2008-03-07 2009-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, Gerät zur Aufzeichnung von Bildinformation und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
CN101465516B (zh) * 2009-01-09 2010-12-01 西安炬光科技有限公司 一种大功率半导体激光器及其制备方法
JP2011048256A (ja) * 2009-08-28 2011-03-10 Yazaki Corp 光コネクタ及び光トランシーバ
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
DE102010045783A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
TWI613177B (zh) * 2011-11-16 2018-02-01 製陶技術股份有限公司 製造一基材的方法
US9563233B2 (en) * 2014-08-14 2017-02-07 Microsoft Technology Licensing, Llc Electronic device with plated electrical contact
US9042048B1 (en) 2014-09-30 2015-05-26 Western Digital (Fremont), Llc Laser-ignited reactive HAMR bonding
JP6881746B2 (ja) * 2016-04-25 2021-06-02 住友電工デバイス・イノベーション株式会社 光半導体装置
EP3565068B1 (en) * 2018-04-30 2021-02-24 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Thermally tunable laser and method for fabricating such laser
EP4084239A4 (en) * 2019-12-26 2024-01-10 Nichia Corporation LASER LIGHT SOURCE

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
JPS61119051A (ja) * 1984-11-15 1986-06-06 Nec Corp 半導体装置
US4732780A (en) * 1985-09-26 1988-03-22 General Electric Company Method of making hermetic feedthrough in ceramic substrate
JPS63144588A (ja) * 1986-12-09 1988-06-16 Mitsubishi Electric Corp 半導体チツプレ−ザ用サブマウント
US5529852A (en) * 1987-01-26 1996-06-25 Sumitomo Electric Industries, Ltd. Aluminum nitride sintered body having a metallized coating layer on its surface
US4894273A (en) * 1987-05-22 1990-01-16 Ceramics Process Systems Corp. Bonding additives for refractory metallization inks
JPH0750813B2 (ja) * 1988-05-23 1995-05-31 三菱電機株式会社 半導体レーザ素子用サブマウント
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
DE3838461A1 (de) * 1988-11-12 1990-05-23 Krebsoege Gmbh Sintermetall Pulvermetallurgischer werkstoff auf kupferbasis und dessen verwendung
US5229549A (en) * 1989-11-13 1993-07-20 Sumitomo Electric Industries, Ltd. Ceramic circuit board and a method of manufacturing the ceramic circuit board
US5587111A (en) * 1990-03-29 1996-12-24 Vacuum Metallurgical Co., Ltd. Metal paste, process for producing same and method of making a metallic thin film using the metal paste
US5200249A (en) * 1990-08-15 1993-04-06 W. R. Grace & Co.-Conn. Via metallization for AlN ceramic electronic package
JPH04242088A (ja) * 1991-01-16 1992-08-28 Nec Corp Icソケット
JPH0548213A (ja) * 1991-08-15 1993-02-26 Tanaka Kikinzoku Kogyo Kk 半導体レーザーのサブマウント
JP2992380B2 (ja) * 1991-08-27 1999-12-20 日本特殊陶業株式会社 ビアホールメタライズを有するセラミック焼結体の製造方法
JP2990906B2 (ja) * 1991-12-11 1999-12-13 株式会社日立製作所 半導体素子実装用ヒートシンク
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JPH06112585A (ja) * 1992-09-25 1994-04-22 Tanaka Kikinzoku Kogyo Kk サブマウントの製造方法
JPH06163765A (ja) * 1992-11-27 1994-06-10 Nippon Avionics Co Ltd 窒化アルミヒートシンクおよびその製造方法
US5429670A (en) * 1993-04-26 1995-07-04 Matsushita Electric Industrial Co., Ltd. Gold paste for a ceramic circuit board
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity

Also Published As

Publication number Publication date
KR970008513A (ko) 1997-02-24
EP0755074A3 (en) 1998-04-01
KR100379975B1 (ko) 2003-07-18
EP0755074B1 (en) 2000-04-05
JPH0936274A (ja) 1997-02-07
EP0755074A2 (en) 1997-01-22
US5770821A (en) 1998-06-23
DE69607531D1 (de) 2000-05-11
DE69607531T2 (de) 2001-01-11

Similar Documents

Publication Publication Date Title
JP3165779B2 (ja) サブマウント
JPH07202063A (ja) セラミックス回路基板
CN110730574A (zh) 双面电路非氧化物系陶瓷基板及其制造方法
JP2003124408A (ja) 放熱性基板
JPH0613726A (ja) セラミックス回路基板
JP3457958B2 (ja) 光伝送モジュール用パッケージ
JP2002093931A (ja) 高周波用セラミックパッケージ
JP3695706B2 (ja) 半導体パッケージ
JP2967065B2 (ja) 半導体モジュール
JP2000340716A (ja) 配線基板
JP2004014827A (ja) 高周波用パッケージの製造方法
JP2000124566A (ja) メタライズ基板
JPH02132847A (ja) セラミックス放熱フィン付半導体装置
JP3180100B2 (ja) 半導体モジュール
JP2002151612A (ja) 光通信用パッケージ及びその製造方法
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP3529055B2 (ja) 絶縁放熱板
JPH11330326A (ja) 半導体装置用放熱基板及びその製造方法
JP3083281B2 (ja) 高周波電力増幅モジュール
JP2000077583A (ja) 電子部品用パッケージおよびその製造方法
JP2004273928A (ja) ビアホールを有するセラミック基板の製造方法
JP2000049427A (ja) 接合体及びそれを用いた回路基板
JPS62224951A (ja) 高周波電力増幅モジユ−ル
JP3559458B2 (ja) ロウ材