JP3163315B2 - 昇圧回路装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、昇圧回路装置に係り、
特に、低い電源電圧のときでも動作可能であり、かつ、
高効率で優れた昇圧特性を発揮する昇圧回路装置に関す
る。そして、この昇圧回路装置は、マイクロコンピュー
タ（マイコン）等の半導体集積回路の電源に用いて好適
なものである。

【０００２】

【従来の技術】最近、電池電源によって駆動される小型
電子機器が多くの分野で利用されるようになり、その利
用の拡大に伴い、電池電源の寿命をできるだけ延ばすた
め、及び、電子機器の小型化のために、当該電子機器に
用いられている大規模半導体集積回路についても、０．
９乃至１．８Ｖ程度の低い電源電圧で動作することが要
求されるようになった。このため、当該電子機器におい
ては、このような大規模半導体集積回路を有効に駆動す
るため、内蔵ＭＯＳＦＥＴのオン抵抗を低減するため、
入出力伝達特性を改善するため等の理由によって、電源
電圧を適宜の電圧レベルまで上昇させる昇圧回路装置を
用いている。

【０００３】ここで、図６は、既知のｎ倍昇圧回路装置
の構成の一例を示すブロック構成図であり、図７は、図
６に図示の昇圧回路装置に用いられる電圧レベル変換回
路の構成の一例を示す回路構成図である。なお、以下の
説明においては、説明の便宜上、電圧レベル変換回路を
全てレベルシフト回路と称する。

【０００４】図６及び図７において、５１−１は第１レ
ベルシフト回路、５１−２は第２レベルシフト回路、５
１−ｎは第ｎレベルシフト回路、５２はチャ−ジポンプ
回路、５３−１は第１クロック信号入力端子、５３−２
は第２クロック信号入力端子、５３−ｎは第ｎクロック
信号入力端子、５４−１は第１昇圧電圧（Ｖ_H1）出力端
子、５４−２は第２昇圧電圧（Ｖ_H2）出力端子、５４−
ｎは第ｎ（最高）昇圧電圧（Ｖ_Hn）出力端子、５５は電
源電圧（Ｖｃｃ）供給端子、５５ｄは駆動電圧供給端
子、５６−１は第１ＣＭＯＳゲート回路、５６−２は第
２ＣＭＯＳゲート回路、５６−３は第３ＣＭＯＳゲート
回路、５７−１は第１ＰチャネルＭＯＳＦＥＴ、５７−
２は第２ＰチャネルＭＯＳＦＥＴ、５７−３は第３Ｐチ
ャネルＭＯＳＦＥＴ、５７−４は第４ＰチャネルＭＯＳ
ＦＥＴ、５８−１は第１ＮチャネルＭＯＳＦＥＴ、５８
−２は第２ＮチャネルＭＯＳＦＥＴである。

【０００５】そして、第１レベルシフト回路５１−１
は、第１クロック信号入力端子５３−１から第１クロッ
ク信号（ＣＫ１）が供給され、第ｎ昇圧電圧（Ｖ_Hn）供
給端子５４−ｎから駆動電圧が供給され、電源電圧供給
端子５５から電源電圧（Ｖｃｃ）が供給されるもので、
それにより電源電圧（Ｖｃｃ）を最高昇圧電圧（Ｖ_Hn）
方向にレベルシフトした変換出力電圧が得られ、この変
換出力電圧がチャ−ジポンプ回路５２に供給される構成
になっている。第２レベルシフト回路５１−２及び第ｎ
レベルシフト回路５１−ｎも、第１レベルシフト回路５
１−１の構成と全く同様であって、いずれも、電源電圧
（Ｖｃｃ）を最高昇圧電圧（Ｖ_Hn）方向にレベルシフト
した変換出力電圧がチャ−ジポンプ回路５２にそれぞれ
供給される構成になっている。

【０００６】また、それぞれのレベルシフト回路５１−
１乃至５１−ｎは、全部を図示していないが、いずれも
同じ回路構成を有するものである。即ち、第１レベルシ
フト回路５１−１の構成を例に挙げれば、第１レベルシ
フト回路５１−１は、第３ＰチャネルＭＯＳＦＥＴ５７
−３と第１ＮチャネルＭＯＳＦＥＴ５８−１との直列接
続からなる第１ＣＭＯＳゲート回路５６−１と、第４Ｐ
チャネルＭＯＳＦＥＴ５７−４と第２ＮチャネルＭＯＳ
ＦＥＴ５８−２との直列接続からなる第２ＣＭＯＳゲー
ト回路５６−２を具備し、第１ＣＭＯＳゲート回路５６
−１に第１ＰチャネルＭＯＳＦＥＴ５７−１が直列接続
され、第２ＣＭＯＳゲート回路５６−２に第２Ｐチャネ
ルＭＯＳＦＥＴ５７−２が直列接続される。この場合、
第１ＣＭＯＳゲート回路５６−１の入力は直接第１クロ
ック信号入力端子５３−１に接続され、第２ＣＭＯＳゲ
ート回路５６−２の入力は第３ＣＭＯＳゲート回路５６
−３を介して第１クロック信号入力端子５３−１に接続
される。第１ＰチャネルＭＯＳＦＥＴ５７−１のゲート
は第２ＣＭＯＳゲート回路５６−２の出力に接続され、
第２ＰチャネルＭＯＳＦＥＴ５７−２のゲートは第１Ｃ
ＭＯＳゲート回路５６−１の出力に接続される。第１Ｐ
チャネルＭＯＳＦＥＴ５７−１のソース及び基体、第２
ＰチャネルＭＯＳＦＥＴ５７−２のソース及び基体は、
ともに、駆動電圧供給端子５５ｄを介してチャ−ジポン
プ回路５２の第ｎ昇圧電圧（Ｖ_Hn）出力端子５４−ｎに
共通接続され、第１ＣＭＯＳゲート回路５６−１の出力
は、チャ−ジポンプ回路５２の１つの入力（図番なし）
に接続され、第３ＣＭＯＳゲート回路５６−３の電源は
電源電圧（Ｖｃｃ）供給端子５５に接続される。

【０００７】前記構成において、第１クロック信号入力
端子５３−１に第１クロック信号のハイレベル（Ｈ）、
即ち、電源電圧（Ｖｃｃ）レベルが供給されると、第１
ＣＭＯＳゲート回路５６−１の第１ＮチャネルＭＯＳＦ
ＥＴ５８−１がオン状態になるが、この時点において
は、第１ＣＭＯＳゲート回路５６−１の第３Ｐチャネル
ＭＯＳＦＥＴ５７−３及び第１ＰチャネルＭＯＳＦＥＴ
５７−１はともにオン状態に持続されているため、第１
ＣＭＯＳゲート回路５６−１の出力は電源電圧（Ｖｃ
ｃ）と接地電圧との間の中間電位にある。その後、第３
ＣＭＯＳゲート回路５６−３に供給された第１クロック
信号のハイレベル（Ｈ）が第３ＣＭＯＳゲート回路５６
−３で反転され、第２ＣＭＯＳゲート回路５６−２の入
力に第１クロック信号のローレベル（Ｌ）、即ち、接地
電圧が供給されると、第２ＣＭＯＳゲート回路５６−２
の第２ＮチャネルＭＯＳＦＥＴ５８−２がオフ状態にな
るので、第２及び第４ＰチャネルＭＯＳＦＥＴ５７−
２、５７−４を介して第２ＣＭＯＳゲート回路５６−２
の出力に昇圧電圧が供給され、これにより第１Ｐチャネ
ルＭＯＳＦＥＴ５７−１が完全にオフ状態になり、第１
ＣＭＯＳゲート回路５６−１の出力は接地電圧になる。
一方、第１クロック信号入力端子５３−１に第１クロッ
ク信号のローレベル（Ｌ）、即ち、接地電圧が供給され
たときは、前述の動作と対称的な動作が行われて、第１
ＣＭＯＳゲート回路５６−１の出力に昇圧電圧が供給さ
れ、第２ＣＭＯＳゲート回路５６−２の出力に接地電圧
が供給される。なお、本例の第１レベルシフト回路５１
−１は、図示のように、第１クロック信号入力端子５３
−１を入力端子に、第１ＣＭＯＳゲート回路５６−１の
出力を出力端子にすれば、反転型のものになるが、第２
ＣＭＯＳゲート回路５６−２の出力を出力端子にすれ
ば、非反転型のものになる。

【０００８】次に、図８は、既知の２倍昇圧回路装置に
利用されるチャージポンプ回路５２の構成の一例を示す
回路構成図である。

【０００９】図８において、６０−１は第１Ｐチャネル
ＭＯＳＦＥＴ、６０−２は第２ＰチャネルＭＯＳＦＥ
Ｔ、６０−３は第３ＰチャネルＭＯＳＦＥＴ、６０−４
は第４ＰチャネルＭＯＳＦＥＴ、６１はＮチャネルＭＯ
ＳＦＥＴ、６２−１は第１容量素子、６２−２は第２容
量素子、６３は電源電圧供給端子、６４はリセット用レ
ベルシフト回路、６５はインバータ、６６はリセット信
号供給端子であり、その他、図６及び図７に示された構
成要素と同じ構成要素については同じ符号を付けてい
る。

【００１０】そして、第１ＰチャネルＭＯＳＦＥＴ６０
−１は、ソースが電源電圧供給端子６３に、ドレインが
第１容量素子６２−１の一端にそれぞれ接続され、第２
レベルシフト回路５１−２の反転出力で開閉が制御され
る。第２ＰチャネルＭＯＳＦＥＴ６０−２は、ソースが
電源電圧供給端子６３に、ドレインが第１容量素子６２
−１の他端にそれぞれ接続され、第１レベルシフト回路
５１−１の反転出力で開閉が制御される。第３Ｐチャネ
ルＭＯＳＦＥＴ６０−３は、ソースが第１容量素子６２
−１の他端に、ドレインが第２昇圧電圧出力端子５４−
２にそれぞれ接続され、第２レベルシフト回路５１−２
の反転出力で開閉が制御される。第４ＰチャネルＭＯＳ
ＦＥＴ６０−４は、ソースが第２昇圧電圧出力端子５４
−２に、ドレインが電源電圧供給端子６３にそれぞれ接
続され、リセット用レベルシフト回路６４の出力で開閉
が制御される。ＮチャネルＭＯＳＦＥＴ６１は、ドレイ
ンが第１容量素子６２−１の一端に、ソースが接地点に
それぞれ接続され、第１レベルシフト回路５１−１の非
反転出力で開閉が制御される。第２容量素子６２−２
は、一端が第２昇圧電圧出力端子５４−２に、他端が接
地点にそれぞれ接続される。リセット用レベルシフト回
路６４の入力はインバータ６５の出力に接続され、イン
バータ６５の入力はリセット信号供給端子６６に接続さ
れる。

【００１１】前記構成によるチャージポンプ回路５２
は、概略、次のように動作する。

【００１２】第１クロック信号入力端子５３−１に第１
クロック信号のハイレベル（Ｈ）が供給され、第２クロ
ック信号入力端子５３−２に第２クロック信号のローレ
ベル（Ｌ）が供給されると、第１レベルシフト５１−１
の反転出力及び非反転出力に生じた電圧により、第２Ｐ
チャネルＭＯＳＦＥＴ６０−２及びＮチャネルＭＯＳＦ
ＥＴ６１はともにオン状態になり、第２レベルシフト５
１−２の反転出力に生じた電圧により、第１及び第３Ｐ
チャネルＭＯＳＦＥＴ６０−１、６０−３はともにオフ
状態になり、第１容量素子６２−１は電源電圧（Ｖｃ
ｃ）にプリチャ−ジされる。次に、第１クロック信号入
力端子５３−１に第１クロック信号のローレベル（Ｌ）
が供給され、第２クロック信号入力端子５３−２に第２
クロック信号のハイレベル（Ｈ）が供給されると、第２
レベルシフト５１−２の反転出力に生じた電圧により、
第１及び第３ＰチャネルＭＯＳＦＥＴ６０−１、６０−
３はともにオン状態になり、第１レベルシフト５１−１
の反転出力及び非反転出力に生じた電圧により、第２Ｐ
チャネルＭＯＳＦＥＴ６０−２及びＮチャネルＭＯＳＦ
ＥＴ６１はともにオフ状態になり、第１容量素子６２−
１は、一端の電圧が接地電圧から電源電圧（Ｖｃｃ）ま
で、他端の電圧が電源電圧（Ｖｃｃ）からそれより高い
電圧までそれぞれ押し上げられて昇圧され、第２昇圧出
力端子５４−２に昇圧電圧が供給される。このようなチ
ャ−ジポンプ動作を何回も繰返し行うことによって、第
２昇圧電圧出力端子５４−２に生じる電圧は徐々に上昇
し、最終的に電源電圧（Ｖｃｃ）の２倍に近い電圧（２
Ｖｃｃ）まで上昇した昇圧電圧が得られる。このとき、
リセット信号供給端子６６に供給されるリセット信号が
ハイレベル（Ｈ）になると、インバータ６５の出力がロ
ーレベル（Ｌ）に、リセット用レベルシフト回路６５の
出力もローレベル（Ｌ）になるので、第４ＰチャネルＭ
ＯＳＦＥＴ６０−４がオン状態になり、第２昇圧出力端
子５４−２と電源電圧供給端子６３とが短絡され、昇圧
回路装置は、第２昇圧出力端子５４−２に電源電圧（Ｖ
ｃｃ）が供給されたリセット状態になる。

【００１３】

【発明が解決しようとする課題】前記既知の昇圧回路装
置は、それぞれのレベルシフト回路５１−１乃至５１−
ｎの出力電圧によって、チャ−ジポンプ回路５２に内蔵
の複数スイッチング素子を順次スイッチング動作させ、
これらスイッチング素子をスイッチングする度毎に、同
じくチャ−ジポンプ回路５２に内蔵の複数容量素子に順
次高電圧をチャージさせ、最終的に、最終段容量素子の
両端から所望の最高昇圧電圧を出力させるものである。
かかる昇圧回路装置においては、その起動時に、スイッ
チング素子のオン抵抗が高く、未だ最終段容量素子に充
分なチャージがなされていないため、最終段容量素子に
充電される最高昇圧電圧も所望の昇圧電圧値よりもかな
り低い電圧値になっており、当然に、第１レベルシフト
回路５１−１乃至第ｎレベルシフト回路５１−ｎに駆動
電圧として供給される最高昇圧電圧（Ｖ_Hn）も、規定の
電圧よりかなり低いものになっている。即ち、第１乃至
第ｎレベルシフト回路５１−１乃至５１−ｎに供給され
る駆動電圧は、未だ安定的に確定していないものであ
る。

【００１４】そして、それぞれのレベルシフト回路５１
−１乃至５１−ｎの駆動のために供給される最高昇圧電
圧（Ｖ_Hn）が規定値よりも低いと、第１乃至第ｎレベル
シフト回路５１−１乃至５１−ｎにおいては、チャージ
ポンプ回路５２内の第１乃至第４ＰチャネルＭＯＳＦＥ
Ｔ６０−１乃至６０−４を十分オフ状態にすることがで
きないばかりか、ＮチャネルＭＯＳＦＥＴ６１を十分オ
ン状態にすることができず、第１乃至第ｎレベルシフト
回路５１−１乃至５１−ｎのそれぞれから充分にレベル
シフトした変換出力電圧を発生することができなくな
る。

【００１５】即ち、前記既知の昇圧回路装置において
は、その起動時に、所望の最高昇圧電圧（Ｖ_Hn）に達す
るまでの時間が掛り過ぎる、即ち、昇圧回路装置の昇圧
速度が遅く、しかも、低い電源電圧を用いた際には、そ
の傾向が顕著に現われるという問題を有している。

【００１６】この問題に対し、図８に示されるように、
昇圧回路装置のリセット時または初期状態時に、電源電
圧供給端子６３と昇圧出力端子５４−２とを短絡する第
４ＰチャネルＭＯＳＦＥＴ６０−４を設ければよいこと
は知られているが、かかる手段を講じたとしても、早い
時点に、第１乃至第３ＰチャネルＭＯＳＦＥＴ６０−１
乃至６０−３を充分オフさせ、または、ＮチャネルＭＯ
ＳＦＥＴ６１を充分オンさせるには、前述のようなレベ
ルシフト回路の使用では不十分で、前記問題は依然と残
されている。

【００１７】本発明は、かかる問題点を解決するもので
あって、その目的は、昇圧速度を改善し、低い電源電圧
の使用時においても優れた昇圧特性を示す昇圧回路装置
を提供することにある。

【００１８】

【課題を解決するための手段】前記目的を達成するため
に、本発明による昇圧回路装置は、信号レベルが電源電
圧に等しいクロック信号と、駆動電圧として電源電圧よ
りも高い昇圧電圧とが供給され、クロック信号レベルを
駆動用昇圧電圧レベルにレベル変換した出力電圧を発生
する３つ以上の電圧レベル変換回路と、複数の容量素子
及び複数のスイッチング回路を具備し、３つ以上のレベ
ルシフト回路（電圧レベル変換回路）が発生した出力電
圧によって時分割的に複数のスイッチング回路をスイッ
チング駆動して出力昇圧電圧を形成するチャージポンプ
回路とを具備し、３つ以上のレベルシフト回路（電圧レ
ベル変換回路）は、第１及び第２ＭＯＳゲート回路と、
第１及び第２ＭＯＳゲート回路に直列接続された第１及
び第２ＭＯＳスイッチング素子とを備え、第１及び第２
ＭＯＳスイッチング素子のゲートが第２及び第１ＭＯＳ
ゲート回路の出力に交差接続され、第１及び第２ＭＯＳ
ゲート回路の入力にクロック信号及びその相補クロック
信号が供給され、第１及び第２ＭＯＳスイッチング素子
のソースにチャージポンプ回路で形成した昇圧電圧が供
給され、昇圧電圧は、３つ以上のレベルシフト回路（電
圧レベル変換回路）の中の少なくとも１つに最高昇圧電
圧よりも低い中間昇圧電圧が供給される手段を備える。

【００１９】

【作用】前記手段によれば、少なくとも１つのレベルシ
フト回路は、駆動電圧として、チャ−ジポンプ回路から
出力される最高昇圧電圧が供給される代わりに、同じく
チャ−ジポンプ回路から出力される最高昇圧電圧より低
い中間昇圧電圧が供給されるもので、昇圧回路装置の起
動時に、この中間昇圧電圧の立上り速度は、最高昇圧電
圧の立上り速度に比べてかなり速いので、駆動電圧とし
て中間昇圧電圧が供給される少なくとも１つのレベルシ
フト回路は、極めて短時間の間に、所望の電圧レベルま
でレベルシフトさせた変換出力電圧をチャ−ジポンプ回
路に供給することが可能になり、それにより昇圧速度を
速めた昇圧回路装置を得ることができ、低い電源電圧の
使用時においても優れた昇圧特性が得られるものであ
る。

【００２０】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００２１】図１（ａ）は、本発明に係わる３倍昇圧回
路装置の第１の実施例を示すブロック構成図であり、図
１（ｂ）は、第１の実施例におけるチャージポンプ回路
の具体的構成を示す回路構成図である。

【００２２】図１（ａ）、（ｂ）において、１−１は第
１レベルシフト回路、１−２は第２レベルシフト回路、
１−３は第３レベルシフト回路、２はチャージポンプ回
路、３−１は第１クロック信号入力端子、３−２は第２
クロック信号入力端子、３−３は第３クロック信号入力
端子、４−１は電源電圧（Ｖｃｃ）に等しい電圧を出力
する第１昇圧電圧（Ｖ_H1）出力端子、４−２は電源電圧
（Ｖｃｃ）の２倍の電圧を出力する第２昇圧電圧
（Ｖ_H2）出力端子、４−３は電源電圧（Ｖｃｃ）の３倍
の電圧を出力する第３昇圧電圧（Ｖ_H3）出力端子、５は
電源電圧（Ｖｃｃ）供給端子、１１−１は第１Ｐチャネ
ルＭＯＳＦＥＴ、１１−２は第２ＰチャネルＭＯＳＦＥ
Ｔ、１１−３は第３ＰチャネルＭＯＳＦＥＴ、１１−４
は第４ＰチャネルＭＯＳＦＥＴ、１１−５は第５Ｐチャ
ネルＭＯＳＦＥＴ、１１−６は第６ＰチャネルＭＯＳＦ
ＥＴ、１１−７は第７ＰチャネルＭＯＳＦＥＴ、１２は
ＮチャネルＭＯＳＦＥＴ、１３−１は第１容量素子、１
３−２は第２容量素子、１３−３は第３容量素子、１４
はダイオード、１５はインバータである。

【００２３】そして、第１レベルシフト回路１−１は、
第１クロック信号入力端子３−１から第１クロック信号
（ＣＫ１）が、第２昇圧電圧出力端子４−２から駆動電
圧となる第２昇圧電圧（Ｖ_H2）が、電源電圧供給端子５
から電源電圧（Ｖｃｃ）がそれぞれ供給されるもので、
電源電圧（Ｖｃｃ）を第２昇圧電圧（Ｖ_H2）方向にレベ
ルシフトした変換電圧をチャ−ジポンプ回路２に供給す
る構成になっている。第２レベルシフト回路１−２は、
第２クロック信号入力端子３−２から第２クロック信号
（ＣＫ２）が、第２昇圧電圧出力端子４−２から駆動電
圧となる第２昇圧電圧（Ｖ_H2）が、電源電圧供給端子５
から電源電圧（Ｖｃｃ）がそれぞれ供給されるもので、
電源電圧（Ｖｃｃ）を第２昇圧電圧（Ｖ_H2）方向にレベ
ルシフトした変換電圧をチャ−ジポンプ回路２に供給す
る構成になっている。第３レベルシフト回路１−３は、
第３クロック信号入力端子３−３から第３クロック信号
（ＣＫ３）が、第３昇圧電圧出力端子４−３から駆動電
圧となる第３昇圧電圧（Ｖ_H3）が、電源電圧供給端子５
から電源電圧（Ｖｃｃ）がそれぞれ供給されるもので、
電源電圧（Ｖｃｃ）を第３昇圧電圧（Ｖ_H3）方向にレベ
ルシフトした変換電圧をチャ−ジポンプ回路２に供給す
る構成になっている。この場合、第１乃至第３レベルシ
フト回路１−１乃至１−３には、例えば、図７に図示さ
れたような既知のレベルシフト回路５１−１をそれぞれ
用いることができるもので、第１及び第２レベルシフト
回路１−１、１−２にはその駆動電圧供給端子に駆動電
圧として第２昇圧電圧（Ｖ_H2）を供給し、第３レベルシ
フト回路１−３にはその駆動電圧供給端子に駆動電圧と
して第３昇圧電圧（Ｖ_H3）を供給する。

【００２４】また、チャ−ジポンプ回路２は、第１乃至
第３ＰチャネルＭＯＳＦＥＴ１１−１乃至１１−３が電
源電圧供給端子５と第２昇圧電圧出力端子４−２との間
に直列接続され、第６乃至第７ＰチャネルＭＯＳＦＥＴ
１１−６乃至１１−７が電源電圧供給端子５と第２昇圧
電圧出力端子４−２との間に直列接続される。第４Ｐチ
ャネルＭＯＳＦＥＴ１１−４は、第２及び第３Ｐチャネ
ルＭＯＳＦＥＴ１１−２、１１−３の接続点と第３昇圧
電圧出力端子４−３との間に接続され、第５Ｐチャネル
ＭＯＳＦＥＴ１１−５とＮチャネルＭＯＳＦＥＴ１２
は、接地点と第６及び第７ＰチャネルＭＯＳＦＥＴ１１
−６、１１−７の接続点との間に直列接続される。第１
容量素子１３−１は、第１昇圧電圧出力端子４−１と、
第５ＰチャネルＭＯＳＦＥＴ１１−５及びＮチャネルＭ
ＯＳＦＥＴ１２の接続点との間に接続され、第２容量素
子１３−２は第２昇圧電圧出力端子４−２と接地点との
間に接続され、第３容量素子１３−３は第３昇圧電圧出
力端子４−３と接地点との間に接続される。ダイオード
１４は電源電圧供給端子５と第３昇圧電圧出力端子４−
３との間に接続され、インバータ１５は、第１Ｐチャネ
ルＭＯＳＦＥＴ１１−１のゲートと、第５ＰチャネルＭ
ＯＳＦＥＴ１１−５及びＮチャネルＭＯＳＦＥＴ１２の
共通接続されたゲートとの間に接続される。

【００２５】この場合、第１ＰチャネルＭＯＳＦＥＴ１
１−１のゲート及びインバータ１５の入力には第１レベ
ルシフト回路１−１の出力電圧が供給され、第２及び第
５ＰチャネルＭＯＳＦＥＴ１１−２、１１−５及びＮチ
ャネルＭＯＳＦＥＴ１２の各ゲートには第１レベルシフ
ト回路１−１の反転出力電圧がそれぞれ供給される。第
３及び第６ＰチャネルＭＯＳＦＥＴ１１−３、１１−６
の各ゲートには第２レベルシフト回路１−２の出力電圧
がそれぞれ供給され、第４及び第７ＰチャネルＭＯＳＦ
ＥＴ１１−４、１１−７の各ゲートには第３レベルシフ
ト回路１−３の出力電圧がそれぞれ供給される。

【００２６】前記構成を有する本実施例の昇圧回路装置
は、概略、次のように動作する。

【００２７】第１クロック信号入力端子３−１に第１ク
ロック信号（ＣＫ１）のハイレベル（Ｈ）、即ち、電源
電圧（Ｖｃｃ）レベルが供給されると、第１レベルシフ
ト回路１−１の出力には接地レベルの電圧が発生し、こ
の電圧は、第１ＰチャネルＭＯＳＦＥＴ１１−１及びイ
ンバータ１５を通してＮチャネルＭＯＳＦＥＴ１２をそ
れぞれオンにし、第１容量素子１３−１を電源電圧（Ｖ
ｃｃ）にプリチャージする。次いで、第１クロック信号
入力端子３−１に第１クロック信号（ＣＫ１）のローレ
ベル（Ｌ）、即ち、接地電圧（ＧＮＤ）レベルが供給さ
れると、第１レベルシフト回路１−１の出力に電源電圧
（Ｖｃｃ）が発生し、この電圧は、第１ＰチャネルＭＯ
ＳＦＥＴ１１−１及びＮチャネルＭＯＳＦＥＴ１２をそ
れぞれオフにし、同時に、第２及び第５ＰチャネルＭＯ
ＳＦＥＴ１１−２、１１−５をオンにする。ここで、第
２クロック信号入力端子３−２に第２クロック信号（Ｃ
Ｋ２）のハイレベル（Ｈ）、即ち、電源電圧（Ｖｃｃ）
レベルが供給されると、第２レベルシフト回路１−２の
出力に接地電圧（ＧＮＤ）が発生し、この電圧は、第３
及び第６ＰチャネルＭＯＳＦＥＴ１１−３、１１−６を
それぞれオンにし、第６ＰチャネルＭＯＳＦＥＴ１１−
６のオンによって第１容量素子１３−１の低電圧端が電
源電圧供給端子５に、第３ＰチャネルＭＯＳＦＥＴ１１
−３のオンによって第１容量素子１３−１の高電圧端が
第２容量素子１３−２にそれぞれ接続される。このと
き、第１容量素子１３−１は、低電圧端が接地電圧（Ｇ
ＮＤ）から電源電圧（Ｖｃｃ）方向に、高電圧端が電源
電圧（Ｖｃｃ）からその倍電圧（２Ｖｃｃ）方向にそれ
ぞれ押し上げられて昇圧され、高電圧端に得られた２倍
昇圧電圧（Ｖ_H2）は、第２容量素子１３−２に転送充電
されるとともに、第２昇圧電圧出力端子４−２に供給さ
れる。また、第１容量素子１３−１が電源電圧（Ｖｃ
ｃ）にプリチャージされている時点に、第３クロック信
号入力端子３−３に第３クロック信号（ＣＫ３）のハイ
レベル（Ｈ）、即ち、電源電圧（Ｖｃｃ）レベルが供給
されると、第３レベルシフト回路１−３の出力に接地電
圧（ＧＮＤ）が発生し、この電圧は、第４及び第７Ｐチ
ャネルＭＯＳＦＥＴ１１−４、１１−７をそれぞれオン
にする。そして、第２容量素子１３−２の非接地端が第
５及び第７ＰチャネルＭＯＳＦＥＴ１１−５、１１−７
を通して第１容量素子１３−１の低電圧端に接続され、
第２ＰチャネルＭＯＳＦＥＴ１１−２及び第４Ｐチャネ
ルＭＯＳＦＥＴ１１−４のオンによって第１容量素子１
３−１の高電圧端が第３容量素子１３−３の非接地端に
接続されるので、第３容量素子１３−３には、第１容量
素子１３−１に充電されている電源電圧（Ｖｃｃ）と第
２容量素子１３−２に充電されている２倍昇圧電圧（Ｖ
_H2）との和の３倍昇圧電圧（Ｖ_H3）が転送充電され、こ
の３倍昇圧電圧（Ｖ_H3）は第３昇圧電圧出力端子４−３
にも供給される。その後、前述のようなチャージポンプ
動作が何回も繰返し行われ、第２容量素子１３−２の充
電電圧が順次電源電圧（Ｖｃｃ）の倍電圧（２Ｖｃｃ）
に近づくように昇圧され、第２昇圧電圧出力端子４−２
から出力されるとともに、第３容量素子１３−３の充電
電圧が順次電源電圧（Ｖｃｃ）の３倍電圧（３Ｖｃｃ）
に近づくように昇圧され、第３昇圧電圧出力端子４−３
から出力される。なお、ダイオード１４は、昇圧回路装
置の起動時に、第３容量素子１３−３を電源電圧（Ｖｃ
ｃ）にプリチャージするために使用されるもので、第３
容量素子１３−３が電源電圧（Ｖｃｃ）より高い電圧に
昇圧されたときに逆バイアスされ、カットオフ状態にな
る。

【００２８】この状態のとき、第１及び第２レベルシフ
ト回路１−１、１−２には、駆動電圧として第２昇圧電
圧出力端子４−２から出力される第２昇圧電圧（Ｖ_H2）
が、第３レベルシフト回路１−３には、駆動電圧として
第３昇圧電圧出力端子４−３から出力される第３昇圧電
圧（Ｖ_H3）がそれぞれ供給され、これら第１乃至第３レ
ベルシフト回路１−１乃至１−３においては、既に述べ
たように、図７に図示された第１レベルシフト回路５１
−１で行われる動作と同じ動作が行われ、電源電圧（Ｖ
ｃｃ）を第２昇圧電圧（Ｖ_H2）または第３昇圧電圧（Ｖ
_H3）方向にレベルシフトした変換電圧がそれぞれ得ら
れ、チャージポンプ回路２に供給される。

【００２９】このように、本実施例によれば、第１及び
第２レベルシフト回路１−１、１−２に、中間昇圧電圧
である第２昇圧電圧（Ｖ_H2）が駆動電圧として供給され
るので、第１及び第２レベルシフト回路１−１、１−２
の出力は、短時間内に所望の高電圧まで上昇するように
なり、昇圧速度の速い昇圧回路装置が得られ、低電源電
圧時においても、優れた昇圧特性を発揮させることがで
きる。

【００３０】なお、本実施例においては、第１及び第２
レベルシフト回路１−１、１−２に駆動電圧として第２
昇圧電圧（Ｖ_H2）を供給し、第３レベルシフト回路１−
３に駆動電圧として第３昇圧電圧（Ｖ_H3）を供給する例
を挙げて説明したが、本発明はかかる設定の場合に限ら
れず、第１レベルシフト回路１−１のみに駆動電圧とし
て第２昇圧電圧（Ｖ_H2）を供給し、第２及び第３レベル
シフト回路１−３に駆動電圧として第３昇圧電圧
（Ｖ_H3）を供給するように変更してもよい。

【００３１】続いて、図２は、本発明による昇圧回路装
置の比較例を示す回路構成図であって、レベルシフト回
路の一部をインバータに置換し、２倍昇圧回路装置を構
成しているものである。

【００３２】図２において、１６−１は第１Ｐチャネル
ＭＯＳＦＥＴ、１６−２は第２ＰチャネルＭＯＳＦＥ
Ｔ、１６−３は第３ＰチャネルＭＯＳＦＥＴ、１６−４
は第４ＰチャネルＭＯＳＦＥＴ、１７はＮチャネルＭＯ
ＳＦＥＴ、１８−１は第１容量素子、１８−２は第２容
量素子、１９はレベルシフト回路、２０−１は第１自己
帰還型インバータ、２０−２は第２自己帰還型インバー
タ、２１−１は第１インバータ、２１−２は第２インバ
ータであり、その他、図１（ａ）、（ｂ）に示された構
成要素と同じ構成要素については同じ符号を付けてい
る。

【００３３】そして、このチャージポンプ回路２の回路
構成は、図８に図示された既知のチャージポンプ回路５
２の回路構成と同じであるので、このチャージポンプ回
路２についての構成の説明は省略する。この他に、比較
例において、レベルシフト回路１９は、入力が第２クロ
ック信号入力端子３−２に、反転出力が第２Ｐチャネル
ＭＯＳＦＥＴ１６−２のゲートに、駆動電圧供給端子が
第２昇圧電圧出力端子４−２にそれぞれ接続される。第
１自己帰還型インバータ２０−１は、入力が第１クロッ
ク信号入力端子３−１に、出力が第１ＰチャネルＭＯＳ
ＦＥＴ１６−１のゲートに、電源が第１ＰチャネルＭＯ
ＳＦＥＴ１６−１のソースにそれぞれ接続され、第２自
己帰還型インバータ２０−２は、入力が第２インバータ
２１−２の出力に、出力が第４ＰチャネルＭＯＳＦＥＴ
１６−４のゲートに、電源が第４ＰチャネルＭＯＳＦＥ
Ｔ１６−４のソースにそれぞれ接続される。第１インバ
ータ２１−１は、入力が第２クロック信号入力端子３−
２に、出力が第３ＰチャネルＭＯＳＦＥＴ１６−３のゲ
ートにそれぞれ接続され、第１クロック信号入力端子３
−１は、直接、ＮチャネルＭＯＳＦＥＴ１７のゲートに
接続される。なお、図２には図示されていないが、第２
昇圧電圧出力端子４−２と第４ＰチャネルＭＯＳＦＥＴ
１６−４のソースとの間に高抵抗が接続される。また、
第２自己帰還型インバータ２１−２の入力を第２インバ
ータ２１−２に接続する代わりに、第２クロック信号
（ＣＫ２）入力端子３−２に接続するようにしてもよ
い。

【００３４】前記構成による比較例の動作は、基本的な
点において図８に図示された既知の２倍昇圧回路装置の
動作と同じであるので、比較例についての詳しい動作説
明は省略する。ただし、比較例においては、第１及び第
２自己帰還型インバータ２０−１、２０−２を接続した
ことにより、昇圧回路装置のプリチャージ時に、第１及
び第４ＰチャネルＭＯＳＦＥＴ１６−１、１６−４がオ
ン状態になり、第１及び第２容量素子１８−１、１８−
２がともに電源電圧（Ｖｃｃ）に充電される。

【００３５】

【００３６】

【００３７】続いて、図３は、本発明に係わる昇圧回路
装置の第２の実施例を示す回路構成図であって、比較例
を３倍昇圧回路に構成変更したものである。

【００３８】図３において、２２−１は第１レベルシフ
ト回路、２２−２は第２レベルシフト回路、２２−３は
第３レベルシフト回路、２３−１は第１ＰチャネルＭＯ
ＳＦＥＴ、２３−２は第２ＰチャネルＭＯＳＦＥＴ、２
３−３は第３ＰチャネルＭＯＳＦＥＴ、２３−４は第４
ＰチャネルＭＯＳＦＥＴ、２３−５は第５ＰチャネルＭ
ＯＳＦＥＴ、２３−６は第６ＰチャネルＭＯＳＦＥＴ、
２３−７は第７ＰチャネルＭＯＳＦＥＴ、２４−１は第
１直列スイッチング回路、２４−２は第２直列スイッチ
ング回路、２５はＮチャネルＭＯＳＦＥＴ、２６−１は
第１容量素子、２６−２は第２容量素子、２６−３は第
３容量素子、２７は自己帰還型インバータ、２８−１は
第１インバータ、２８−２は第２インバータであって、
その他、図１（ａ）、（ｂ）に示された構成要素と同じ
構成要素については同じ符号を付けている。

【００３９】そして、第１直列スイッチング回路２４−
１は、第２ＰチャネルＭＯＳＦＥＴ２３−２と第３Ｐチ
ャネルＭＯＳＦＥＴ２３−３の直列接続によって構成さ
れ、第２直列スイッチング回路２４−２は、第５Ｐチャ
ネルＭＯＳＦＥＴ２３−５と第６ＰチャネルＭＯＳＦＥ
Ｔ２３−６の直列接続によって構成される。第１Ｐチャ
ネルＭＯＳＦＥＴ２３−１は、電源電圧供給端子５と第
１昇圧電圧出力端子４−１との間に接続され、第１直列
スイッチング回路２４−１と第１容量素子２６−１との
直列回路も、電源電圧供給端子５と第１昇圧電圧出力端
子４−１との間に接続される。第４ＰチャネルＭＯＳＦ
ＥＴ２３−４は、第１直列スイッチング回路２４−１及
び第１容量素子２６−１の接続点と第２昇圧電圧出力端
子４−２との間に接続され、第２直列スイッチング回路
２４−２は、第１昇圧電圧出力端子４−１と第２昇圧電
圧出力端子４−２との間に接続される。第７Ｐチャネル
ＭＯＳＦＥＴ２３−７は、第１昇圧電圧出力端子４−１
と第３昇圧電圧出力端子４−３との間に接続され、Ｎチ
ャネルＭＯＳＦＥＴ２５は、第１直列スイッチング回路
２４−１及び第１容量素子２６−１の接続点と接地点と
の間に接続される。第２容量素子２６−２は、第２昇圧
電圧出力端子４−２と接地点との間に接続され、第３容
量素子２６−３は、第３昇圧電圧出力端子４−３と接地
点との間に接続される。

【００４０】また、第１レベルシフト回路２２−１は、
入力が第２クロック信号入力端子３−２に、出力が第
３、第５、第６ＰチャネルＭＯＳＦＥＴ２３−３、２３
−５、２３−６の各ゲートに、駆動電圧供給端子が第３
昇圧電圧出力端子４−３にそれぞれ接続される。第２レ
ベルシフト回路２２−２は、入力が第３クロック信号入
力端子３−３に、出力が第４ＰチャネルＭＯＳＦＥＴ２
３−４のゲートに、駆動電圧供給端子が第２昇圧電圧出
力端子４−２にそれぞれ接続される。第３レベルシフト
回路２２−３は、入力が第３クロック信号入力端子３−
３に、出力が第７ＰチャネルＭＯＳＦＥＴ２３−７のゲ
ートに、駆動電圧供給端子が第３昇圧電圧出力端子４−
３にそれぞれ接続される。自己帰還型インバータ２７
は、入力が第１クロック信号入力端子３−１に、出力が
第１ＰチャネルＭＯＳＦＥＴ２３−１のゲートに、電源
が第１ＰチャネルＭＯＳＦＥＴ２３−１のソースにそれ
ぞれ接続され、直列接続の第１及び第２のインバータ２
８−１、２８−２は、入力が第１クロック信号入力端子
３−１に、出力が第２ＰチャネルＭＯＳＦＥＴ２３−２
及びＮチャネルＭＯＳＦＥＴ２５の各ゲートにそれぞれ
接続される。

【００４１】前記構成による本実施例は、概略、次のよ
うに動作する。

【００４２】まず、昇圧回路装置のプリチャージ時に
は、第１クロック信号入力端子３−１に供給される第１
クロック信号（ＣＫ１）のハイレベル（Ｈ）により、第
１ＰチャネルＭＯＳＦＥＴ２３−１及びＮチャネルＭＯ
ＳＦＥＴ２５がともにオン状態になり、第１容量素子２
６−１の高電圧端が電源電圧（Ｖｃｃ）に、低電圧端が
接地電圧（ＧＮＤ）になり、第１容量素子２６−１は電
源電圧（Ｖｃｃ）でプリチャージされる。次に、倍電圧
昇圧時には、第１クロック信号（ＣＫ１）のローレベル
（Ｌ）により、第２ＰチャネルＭＯＳＦＥＴ２３−２
が、第２クロック信号入力端子３−２に供給される第２
クロック信号（ＣＫ２）のハイレベル（Ｈ）により、第
３、第５、第６ＰチャネルＭＯＳＦＥＴ２３−３、２３
−５、２３−６がそれぞれオン状態、即ち、第１及び第
２直列スイッチング回路２４−１、２４−２がともにオ
ン状態になる。このとき、第１容量素子２６−１は、低
電圧端が電源電圧（Ｖｃｃ）の供給によって接地電圧か
ら電源電圧（Ｖｃｃ）方向に、高電圧端が電源電圧（Ｖ
ｃｃ）から電源電圧（Ｖｃｃ）の倍電圧（２Ｖｃｃ）方
向にともに押し上げられて昇圧され、高電圧端に生じた
２倍昇圧電圧（Ｖ_H2）は、第２直列スイッチング回路２
４−２を通して第２容量素子２６−２の非接地端に伝送
供給され、第２容量素子２６−２は２倍昇圧電圧
（Ｖ_H2）で充電されるともに、第２昇圧電圧出力端子４
−２にも供給される。続いて、３倍電圧昇圧時には、第
３クロック信号入力端子３−３に供給される第３クロッ
ク信号（ＣＫ３）のハイレベル（Ｈ）により、第４及び
第７ＰチャネルＭＯＳＦＥＴ２３−４、２３−７がそれ
ぞれオン状態になり、第２容量素子２６−２の２倍昇圧
電圧（Ｖ_H2）は、第４ＰチャネルＭＯＳＦＥＴ２３−４
を通して第１容量素子２６−１の低電圧端に供給され
る。この２倍昇圧電圧（Ｖ_H2）の供給により第１容量素
子２６−１は、低電圧端が接地電圧から２倍昇圧電圧
（Ｖ_H2）方向に、高電圧端が電源電圧（Ｖｃｃ）から電
源電圧（Ｖｃｃ）の３倍電圧（３Ｖｃｃ）方向にともに
押し上げられて昇圧される。そして、高電圧端に生じた
３倍昇圧電圧（Ｖ_H3）は、第７ＰチャネルＭＯＳＦＥＴ
２３−７を通して第３容量素子２６−３の非接地端に転
送供給され、第３容量素子２６−３は３倍昇圧電圧（Ｖ
_H3）で充電されるともに、第３昇圧電圧出力端子４−３
にも供給される。かかる動作時に、第１及び第３レベル
シフト回路２２−１、２２−３には、駆動電圧として第
３昇圧電圧出力端子４−３の３倍昇圧電圧（Ｖ_H3）が供
給され、第２レベルシフト回路２２−２には、駆動電圧
として第２昇圧電圧出力端子４−２の２倍昇圧電圧（Ｖ
_H2）が供給される。また、本実施例においても、昇圧回
路装置の起動時から前述のようなチャージポンプ動作が
何回も繰返し行われ、第２及び第３の昇圧電圧出力端子
４−２、４−３に生じる変換出力電圧は、順次、電源電
圧（Ｖｃｃ）の倍電圧（２Ｖｃｃ）及び３倍電圧（３Ｖ
ｃｃ）に近づくように昇圧されたものになる。

【００４３】このように、本実施例によれば、第２レベ
ルシフト回路２２−２に、駆動電圧として中間昇圧電圧
の第２昇圧電圧（Ｖ_H2）が供給されるので、第２レベル
シフタ回路２２−２に生じる変換出力電圧は、短時間内
に所望の高電圧に上昇するようになり、昇圧速度の速い
昇圧回路装置を得ることができ、低電源電圧時において
も、優れた昇圧特性を発揮させることができる。この
他、本実施例によれば、２倍電圧昇圧時に、自己帰還型
インバータ２７を接続したことにより、昇圧電圧出力端
子４−１に生じる２倍昇圧電圧（Ｖ_H2）を、第１Ｐチャ
ネルＭＯＳＦＥＴ２３−１を通して電源電圧供給端子５
側に伝達されるのを阻止できるという利点がある。そし
て、自己帰還型インバータ２７を用いた際に、かかる利
点を生じる理由は、自己帰還型インバータ２７が電源電
圧（Ｖｃｃ）の１倍の電圧（Ｖｃｃ）を入力、駆動電圧
入力としたレベルシフタと等価であることによる。

【００４４】なお、本実施例において、第２シフトレジ
スタ回路２２−２を用いる代わりに、電源を第２昇圧電
圧出力端子４−２に接続した自己帰還型インバータを用
いることもできる。

【００４５】続く、図４は、本発明に係わる昇圧回路装
置の第３の実施例を示す回路構成図であって、第２の実
施例に昇圧特性を改善するダイオードを接続した例を示
すものである。

【００４６】図４において、２９−１は第１ダイオー
ド、２９−２は第２ダイオードであり、その他、図３に
図示された構成要素と同じ構成要素については同じ符号
を付けている。

【００４７】そして、第１ダイオード２９−１は、電源
電圧供給端子５と第２昇圧電圧出力端子４−２間に接続
され、第２ダイオード２９−２は、電源電圧供給端子５
と第３昇圧電圧出力端子４−３間に接続されるもので、
その他の構成は、第２の実施例の構成と同じである。こ
のため、本実施例の構成についてのこれ以上の説明は省
略する。

【００４８】本実施例の動作も、前述の第２の実施例の
動作と殆んど同じであるので、本実施例の動作について
の説明も省略する。

【００４９】本実施例によれば、第２の実施例において
期待できる効果に加え、第１及び第２ダイオード２９−
１、２９−２を接続したことにより、第２及び第３容量
素子２６−２、２６−３が電源電圧（Ｖｃｃ）で直接プ
リチャージされ、第２及び第３昇圧電圧出力端子４−
２、４−３に生じる２倍昇圧電圧（Ｖ_H2）及び３倍昇圧
電圧（Ｖ_H3）の昇圧速度がより改善されるという利点も
ある。

【００５０】ここで、図５は、本実施例、例えば、第２
の実施例の昇圧回路装置と、既知の昇圧回路装置との比
較を示す特性図であって、いずれも、電源電圧（Ｖｃ
ｃ）を変化させた場合の３倍昇圧回路の特性例を示すも
のである。

【００５１】図５において、縦軸は最高昇圧電圧
（Ｖ_H3）、横軸は電源電圧（Ｖｃｃ）を示している。

【００５２】図５に示されるように、既知の昇圧回路装
置によれば、電源電圧（Ｖｃｃ）がが１．５５Ｖ以下の
ときには、所望の最高昇圧電圧（Ｖ_H3）を得ることがで
きないのに対し、本実施例の昇圧回路装置によれば、電
源電圧（Ｖｃｃ）が１．２０Ｖ以上であれば、ほぼ所望
の最高昇圧電圧（Ｖ_H3）を出力させることができるもの
で、本実施例の昇圧回路装置の方が低い電源電圧（Ｖｃ
ｃ）であっても、所望の最高昇圧電圧（Ｖ_H3）を容易に
出力できることが判る。

【００５３】なお、前述のそれぞれの実施例において
は、昇圧回路装置が３倍昇圧を行っている回路例を挙げ
て説明したが、本発明の昇圧回路装置は、３倍昇圧の場
合に限られず、チャージポンプ回路２及びそのチャージ
ポンプ回路２に接続される外部回路を適宜設計変更する
ことにより、４倍昇圧またはそれ以上の昇圧を行う昇圧
回路装置にも同様に適用することが可能である。

【００５４】

【発明の効果】以上詳細に説明したように、本発明によ
れば、昇圧回路装置の３つ以上のレベルシフタ回路（電
圧レベル変換回路）の少なくとも１つに、駆動電圧とし
て、チャ−ジポンプ回路２から出力される最高昇圧電圧
が供給される代わりに、同じくチャ−ジポンプ回路２か
ら出力される最高昇圧電圧より低い中間昇圧電圧が供給
され、昇圧回路装置の起動時に、この中間昇圧電圧の立
上り速度は、最高昇圧電圧の立上り速度に比べてかなり
速いので、駆動電圧として中間昇圧電圧が供給される少
なくとも１つのレベルシフタ回路（電圧レベル変換回
路）は、極めて短時間内に、所望の高電圧にレベルシフ
トさせた変換出力電圧をチャ−ジポンプ回路２に供給す
ることが可能になり、それにより昇圧速度を速めた昇圧
回路装置を得ることができ、かつ、低い電源電圧の使用
時においても優れた昇圧特性が得られるという効果があ
る。

【図面の簡単な説明】

【図１】本発明に係わる昇圧回路装置の第１の実施例を
示す構成図である。

【図２】本発明による昇圧回路装置の比較例を示す回路
構成図である。

【図３】本発明に係わる昇圧回路装置の第２の実施例を
示す構成図である。

【図４】本発明に係わる昇圧回路装置の第３の実施例を
示す構成図である。

【図５】図３に図示の第２の実施例の昇圧回路装置と既
知の昇圧回路装置との昇圧特性の比較を示す特性図であ
る。

【図６】既知の昇圧回路装置の一例を示すブロック構成
図である。

【図７】既知の昇圧回路装置に用いられるレベルシフト
回路の構成の一例を示す回路構成図である。

【図８】既知の昇圧回路装置に用いられるチャージポン
プ回路の一例を示す回路構成図である。

【符号の説明】

１−１、２２−１ 第１レベルシフト回路 １−２、２２−２ 第２レベルシフト回路 １−３、２２−３ 第３レベルシフト回路 ２ チャ−ジポンプ回路 ３−１ 第１クロック信号入力端子 ３−２ 第２クロック信号入力端子 ３−３ 第３クロック信号入力端子 ４−１ 第１昇圧電圧（Ｖ_H1）出力端子 ４−２ 第２昇圧電圧（Ｖ_H2）出力端子 ４−３ 第３昇圧電圧（Ｖ_H3）出力端子 ５ 電源電圧（Ｖｃｃ）供給端子 １１−１、１６−１、２３−１ 第１ＰチャネルＭＯＳ
ＦＥＴ １１−２、１６−２、２３−２ 第２ＰチャネルＭＯＳ
ＦＥＴ １１−３、１６−３、２３−３ 第３ＰチャネルＭＯＳ
ＦＥＴ １１−４、１６−４、２３−４ 第４ＰチャネルＭＯＳ
ＦＥＴ １１−５、２３−５ 第５ＰチャネルＭＯＳＦＥＴ １１−６、２３−６ 第６ＰチャネルＭＯＳＦＥＴ １１−７、２３−７ 第７ＰチャネルＭＯＳＦＥＴ １２、１７、２５ ＮチャネルＭＯＳＦＥＴ １３−１、１８−１、２６−１ 第１容量素子 １３−２、１８−２、２６−２ 第２容量素子 １３−３、２６−３ 第３容量素子 １４ ダイオード １５ インバータ １９ リセット用レベルシフト回路 ２０−１ 第１自己帰還型インバータ ２０−２ 第２自己帰還型インバータ ２１−１、２８−１ 第１インバータ ２１−２、２８−２ 第２インバータ ２４−１ 第１直列スイッチング回路 ２４−２ 第２直列スイッチング回路 ２７ 自己帰還型インバータ ２９−１ 第１ダイオード ２９−２ 第２ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 武廣 茨城県日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (56)参考文献 特開 平２−276468（ＪＰ，Ａ) 特開 平４−304161（ＪＰ，Ａ) 特開 平６−78527（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/07

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 信号レベルが電源電圧に等しいクロック
   信号と、駆動電圧として前記電源電圧よりも高い昇圧電
   圧とが供給され、前記クロック信号レベルを前記駆動用
   昇圧電圧レベルにレベル変換した出力電圧を発生する３
   つ以上の電圧レベル変換回路と、複数の容量素子及び複
   数のスイッチング回路を具備し、前記３つ以上の電圧レ
   ベル変換回路が発生した出力電圧によって時分割的に前
   記複数のスイッチング回路をスイッチング駆動して出力
   昇圧電圧を形成するチャージポンプ回路とからなる昇圧
   回路装置において、前記３つ以上の電圧レベル変換回路
   は、第１及び第２ＭＯＳゲート回路と、前記第１及び第
   ２ＭＯＳゲート回路にそれぞれ直列接続された第１及び
   第２ＭＯＳスイッチング素子とを備え、前記第１及び第
   ２ＭＯＳスイッチング素子のゲートが前記第２及び第１
   ＭＯＳゲート回路の出力に交差接続され、前記第１及び
   第２ＭＯＳゲート回路の入力に前記クロック信号及びそ
   の相補クロック信号が供給され、前記第１及び第２ＭＯ
   Ｓスイッチング素子のソースに前記チャージポンプ回路
   で形成した昇圧電圧が供給され、前記昇圧電圧は、前記
   ３つ以上の電圧レベル変換回路の中の少なくとも１つに
   最高昇圧電圧よりも低い中間昇圧電圧が供給されること
   を特徴とする昇圧回路装置。
2. 【請求項２】 前記チャージポンプ回路は、複数のスイ
   ッチング回路と複数の容量素子とを備え、前記複数のス
   イッチング回路をクロック信号の供給に対応してスイッ
   チング駆動することにより、前記複数の容量素子の充電
   電圧を順次加算するチャージポンプ動作によって昇圧さ
   せ、このチャージポンプ動作により最高昇圧電圧と最高
   昇圧電圧よりも低い中間昇圧電圧とを形成していること
   を特徴とする請求項１に記載の昇圧回路装置。
3. 【請求項３】 前記チャージポンプ回路は、前記複数の
   スイッチング回路の中にドレインを相互接続した２個の
   ＭＯＳＦＥＴを有し、前記２個のＭＯＳＦＥＴは、それ
   ぞれ基体が自己のソースに接続され、ゲートに駆動信号
   が供給されることを特徴とする請求項２に記載の昇圧回
   路装置。
4. 【請求項４】 前記チャージポンプ回路は、昇圧回路装
   置のリセット時に、前記複数のスイッチング回路の少な
   くとも１つのスイッチング回路によって電源電圧供給端
   子と少なくとも１つの昇圧電圧出力端子とを短絡してい
   ることを特徴とする請求項２乃至３のいずれかに記載の
   昇圧回路装置。
5. 【請求項５】 前記チャージポンプ回路は、電源電圧供
   給端子と少なくとも１つの昇圧電圧出力端子との間に、
   前記電源電圧供給端子側をアノードとした極性でダイオ
   ードを接続していることを特徴とする請求項２乃至４の
   いずれかに記載の昇圧回路装置。
6. 【請求項６】 前記チャージポンプ回路は、前記複数の
   スイッチング回路が第１導電型のＭＯＳＦＥＴで構成さ
   れ、かつ、前記第１導電型のＭＯＳＦＥＴが一方向伝達
   のトランスファーゲートとして働く場合、そのゲートに
   は、電圧レベル変換回路に代えて前記第１導電型のＭＯ
   ＳＦＥＴのソース電圧を電源電圧とするインバータを接
   続したことを特徴とする請求項２乃至５のいずれかに記
   載の昇圧回路装置。