JP2001211637A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2001211637A JP2001211637A JP2000012705A JP2000012705A JP2001211637A JP 2001211637 A JP2001211637 A JP 2001211637A JP 2000012705 A JP2000012705 A JP 2000012705A JP 2000012705 A JP2000012705 A JP 2000012705A JP 2001211637 A JP2001211637 A JP 2001211637A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- charge pump
- pump circuit
- capacitor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 高い効率と大電流出力を実現したチャージポ
ンプ回路を提供する。 【解決手段】 直列接続されたMOSトランジスタM1
〜M5と、これらのMOSトランジスタM1〜M5の各
接続点に一端が接続された第1コンデンサC1〜C4
と、これらの第1コンデンサC1〜C4の他端に交互に
逆相のクロックパルスCLK、/CLKを供給するクロ
ックドライバーとを具備し、さらにMOSトランジスタ
M1〜M5毎に、第2コンデンサCbを含むブートストラ
ップ回路を備え、ブートストラップ回路はクロックパル
スがLレベルの時に、MOSトランジスタをオフに設定
すると共に第2コンデンサCbを充電し、クロックパルス
がLレベルの時に、充電された第2コンデンサCbをMO
Sトランジスタのゲート・ドレイン間に接続する。
ンプ回路を提供する。 【解決手段】 直列接続されたMOSトランジスタM1
〜M5と、これらのMOSトランジスタM1〜M5の各
接続点に一端が接続された第1コンデンサC1〜C4
と、これらの第1コンデンサC1〜C4の他端に交互に
逆相のクロックパルスCLK、/CLKを供給するクロ
ックドライバーとを具備し、さらにMOSトランジスタ
M1〜M5毎に、第2コンデンサCbを含むブートストラ
ップ回路を備え、ブートストラップ回路はクロックパル
スがLレベルの時に、MOSトランジスタをオフに設定
すると共に第2コンデンサCbを充電し、クロックパルス
がLレベルの時に、充電された第2コンデンサCbをMO
Sトランジスタのゲート・ドレイン間に接続する。
Description
【0001】
【発明の属する技術分野】本発明は、電源電圧より高い
電圧を供給するチャージポンプ回路に関し、特に高効率
で大電流を供給することが可能なチャージポンプ回路に
関する。
電圧を供給するチャージポンプ回路に関し、特に高効率
で大電流を供給することが可能なチャージポンプ回路に
関する。
【0002】
【従来の技術】EEPROM(Electrically Erasable
Programmable Read Only Memory)やフラッシュメモリ
(Flash Memory)の書き込み/消去システム、LCD(Liq
uid Crystal Display)システム、アナログスイッチを駆
動するシステムなどにおいては、電源電圧より高い電圧
を供給する必要がある。このために、多種類の電源を独
立に提供するのはシステムとして複雑化、大規模化、高
コスト化となり、単一電源化が望まれる。
Programmable Read Only Memory)やフラッシュメモリ
(Flash Memory)の書き込み/消去システム、LCD(Liq
uid Crystal Display)システム、アナログスイッチを駆
動するシステムなどにおいては、電源電圧より高い電圧
を供給する必要がある。このために、多種類の電源を独
立に提供するのはシステムとして複雑化、大規模化、高
コスト化となり、単一電源化が望まれる。
【0003】そこで、MOS集積回路においてはチャー
ジポンプ回路を内蔵する方法が幅広く用いられている。
チャージポンプ型昇圧回路は簡単な回路で電源電圧を昇
圧できる回路であり、システムの単一電源で、より高い
電圧を提供することができる。
ジポンプ回路を内蔵する方法が幅広く用いられている。
チャージポンプ型昇圧回路は簡単な回路で電源電圧を昇
圧できる回路であり、システムの単一電源で、より高い
電圧を提供することができる。
【0004】以下、最も基本的なチャージポンプ型昇圧
回路の例について図10を参照しながら説明する。
回路の例について図10を参照しながら説明する。
【0005】この回路はディクソン(Dickson)チャー
ジポンプ回路と呼ばれるものであって、技術文献「 Joh
n F.Dickson On-chip High-Voltage Generation in NMO
S Inte grated Circuits Using an Improved Voltage M
ultiplier Technique IEEE JOURNAL OF SOLID-STATE CI
RCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳
しく記載されている。
ジポンプ回路と呼ばれるものであって、技術文献「 Joh
n F.Dickson On-chip High-Voltage Generation in NMO
S Inte grated Circuits Using an Improved Voltage M
ultiplier Technique IEEE JOURNAL OF SOLID-STATE CI
RCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳
しく記載されている。
【0006】図10において、ダイオードD1、D2が直列
接続され、その接続点にコンデンサC1が接続されてい
る。Vddは直流電源電位、C2は出力コンデンサ、Voは出
力電圧である。CLKはコンデンサC1(容量値C1)に印加
されるクロックパルスであり、電源電位Vddと接地電位
(0V)との間の振幅を有する。ダイオードD1、D2は電
荷転送用のスイッチとして使われる。ここで、ダイオー
ドの閾値電圧をVdとし、コンデンサC2の初期電荷をQ20
とするとチャージポンプ回路の動作は以下のように記述
される。
接続され、その接続点にコンデンサC1が接続されてい
る。Vddは直流電源電位、C2は出力コンデンサ、Voは出
力電圧である。CLKはコンデンサC1(容量値C1)に印加
されるクロックパルスであり、電源電位Vddと接地電位
(0V)との間の振幅を有する。ダイオードD1、D2は電
荷転送用のスイッチとして使われる。ここで、ダイオー
ドの閾値電圧をVdとし、コンデンサC2の初期電荷をQ20
とするとチャージポンプ回路の動作は以下のように記述
される。
【0007】CLK=0の時、コンデンサC1には次式で表
される電荷が蓄積される。
される電荷が蓄積される。
【0008】
【数1】
【0009】CLK=Vddの時、ノードN2の電圧をVN2とす
ると、ノードN1の電圧VN1との関係は次式で表される。
ると、ノードN1の電圧VN1との関係は次式で表される。
【0010】
【数2】
【0011】したがってコンデンサC1の電荷は次式で与
えられる。
えられる。
【0012】
【数3】
【0013】また、コンデンサC2の電荷は次式のように
なる。
なる。
【0014】
【数4】
【0015】(1-4)ここで、電荷保存則より、次式が成
り立つ。
り立つ。
【0016】
【数5】
【0017】したがって、(1-1)、(1-3)、(1-4)式より
次式が導かれる。
次式が導かれる。
【0018】
【数6】
【0019】
【数7】
【0020】また、最初のパルスでC2に再配分される電
荷Q21はVN2にC2を掛けることにより次式で与えられる。
荷Q21はVN2にC2を掛けることにより次式で与えられる。
【0021】
【数8】
【0022】したがって、最初のパルスでC2に再配分さ
れる電荷Q21は(1-1)式を用いると、次式で表される。
れる電荷Q21は(1-1)式を用いると、次式で表される。
【0023】
【数9】
【0024】次に、2度目のパルスが入ると、C2に再配
分される電荷Q22は次式で与えられる。
分される電荷Q22は次式で与えられる。
【0025】
【数10】
【0026】次に上記の結果に基づき、n回のパルスが
到来した場合の一般式を求める。
到来した場合の一般式を求める。
【0027】
【数11】
【0028】このように定義するとコンデンサC2に再配
分される電荷Q2nは次式で表される。
分される電荷Q2nは次式で表される。
【0029】
【数12】
【0030】
【数13】
【0031】ここで、(1-13)式に(1-11)式を代入するこ
とによりn回目のパルスが到来することによりC2に再配
分される電荷Q2nは次式で与えられる。
とによりn回目のパルスが到来することによりC2に再配
分される電荷Q2nは次式で与えられる。
【0032】
【数14】
【0033】ここで、n→∞とすると定常状態において
C2に再配分される電荷Q2∞が次式のように得られる。
C2に再配分される電荷Q2∞が次式のように得られる。
【0034】
【数15】
【0035】ここで、式(1-1)のQ10を式(1-15)に代入す
ると、次式が得られる。
ると、次式が得られる。
【0036】
【数16】
【0037】したがって、昇圧電圧は次式で表される。
【0038】
【数17】
【0039】さらに、高い電圧が必要とする場合、図1
0の回路を縦続に接続し、CLKと共にCLKの逆相パルスを
導入することによって得られる。同様な計算により、n
段チャージポンプ回路の昇圧電圧は次式で表される。
0の回路を縦続に接続し、CLKと共にCLKの逆相パルスを
導入することによって得られる。同様な計算により、n
段チャージポンプ回路の昇圧電圧は次式で表される。
【0040】
【数18】
【0041】たとえば、図11に4段のチャージポンプ
回路の概略回路図を示す。このチャージポンプ回路は5
つのダイオードD1〜D5が直列接続され、それらの各
接続点にコンデンサC1〜C4が接続されて構成されて
いる。その出力電圧Voは次のように表される。
回路の概略回路図を示す。このチャージポンプ回路は5
つのダイオードD1〜D5が直列接続され、それらの各
接続点にコンデンサC1〜C4が接続されて構成されて
いる。その出力電圧Voは次のように表される。
【0042】
【数19】
【0043】このチャージポンプ回路のMOS集積回路
への搭載を考えるとプロセスへの適合性からpn接合の
ダイオードよりMOSトランジスタを使用する方が実現
しやすい。
への搭載を考えるとプロセスへの適合性からpn接合の
ダイオードよりMOSトランジスタを使用する方が実現
しやすい。
【0044】図12は電荷転送用のスイッチ素子として
ダイオードの代わりにMOSトランジスタM1〜M5を
使用した4段ディクソン・チャージポンプ回路の概略回
路図である。すなわち、この回路においては電荷が一つ
の方向にのみ押し出せるように、MOSトランジスタは
ゲートとドレインが接続され、ダイオードとして機能し
ている。他の構成は図11に示した回路と基本的に同一
である。
ダイオードの代わりにMOSトランジスタM1〜M5を
使用した4段ディクソン・チャージポンプ回路の概略回
路図である。すなわち、この回路においては電荷が一つ
の方向にのみ押し出せるように、MOSトランジスタは
ゲートとドレインが接続され、ダイオードとして機能し
ている。他の構成は図11に示した回路と基本的に同一
である。
【0045】この種のn段チャージポンプ回路の昇圧電
圧Voutは図11に示した回路と同様に、Vout=(n+1)
(Vdd-Vth)となる。ここで、VthはMOSトランジスタの
閾値電圧(Threshold Voltage)である。
圧Voutは図11に示した回路と同様に、Vout=(n+1)
(Vdd-Vth)となる。ここで、VthはMOSトランジスタの
閾値電圧(Threshold Voltage)である。
【0046】
【発明が解決しようとする課題】しかしながら、上述し
た従来例のチャージポンプ回路には2つの問題点があ
る。第1に、MOSトランジスタの閾値電圧Vthの(n+1)
倍だけ昇圧電圧が減少していしまい、高効率が実現でき
ない。第2に、MOSトランジスタのゲート・ドレイン
間電圧Vgdがゼロのため、MOSトランジスタがオンの
時でのオン抵抗が大きく、大きな出力電流が得られな
い。
た従来例のチャージポンプ回路には2つの問題点があ
る。第1に、MOSトランジスタの閾値電圧Vthの(n+1)
倍だけ昇圧電圧が減少していしまい、高効率が実現でき
ない。第2に、MOSトランジスタのゲート・ドレイン
間電圧Vgdがゼロのため、MOSトランジスタがオンの
時でのオン抵抗が大きく、大きな出力電流が得られな
い。
【0047】そこで、本発明は、より高い効率(即ち各
段のポンプゲイン)と大電流出力を実現したチャージポ
ンプ回路を提供することを目的としている。
段のポンプゲイン)と大電流出力を実現したチャージポ
ンプ回路を提供することを目的としている。
【0048】
【課題を解決するための手段】第1の発明のチャージポ
ンプ回路は、直列接続された複数のMOSトランジスタ
と、これらのMOSトランジスタの各接続点に一端が接
続された複数の第1コンデンサと、これらの第1コンデ
ンサの他端に交互に逆相のクロックパルスを供給するク
ロックドライバーとを具備し、MOSトランジスタの最
終段から昇圧電圧を得るチャージポンプ回路であって、
さらに前記MOSトランジスタ毎に、第2コンデンサを
含むブートストラップ回路を備え、ブートストラップ回
路はクロックパルスが第1の状態の時に、MOSトラン
ジスタをオフに設定すると共に第2コンデンサを充電
し、第2の状態の時に、充電された第2コンデンサを前
記MOSトランジスタのゲート・ドレイン間に接続する
ものである。
ンプ回路は、直列接続された複数のMOSトランジスタ
と、これらのMOSトランジスタの各接続点に一端が接
続された複数の第1コンデンサと、これらの第1コンデ
ンサの他端に交互に逆相のクロックパルスを供給するク
ロックドライバーとを具備し、MOSトランジスタの最
終段から昇圧電圧を得るチャージポンプ回路であって、
さらに前記MOSトランジスタ毎に、第2コンデンサを
含むブートストラップ回路を備え、ブートストラップ回
路はクロックパルスが第1の状態の時に、MOSトラン
ジスタをオフに設定すると共に第2コンデンサを充電
し、第2の状態の時に、充電された第2コンデンサを前
記MOSトランジスタのゲート・ドレイン間に接続する
ものである。
【0049】かかる手段によれば、上記のブートストラ
ップ回路を設けたことにより高効率と大電流出力を実現
したチャージポンプ回路を得ること可能になる。
ップ回路を設けたことにより高効率と大電流出力を実現
したチャージポンプ回路を得ること可能になる。
【0050】第2の発明のチャージポンプ回路は、第1
の発明において、ブートストラップ回路は複数のスイッ
チを含み、これらのスイッチはクロックパルスが第1の
状態の時にMOSトランジスタのゲートにMOSトラン
ジスタをオフにする電位を供給すると共に、第2コンデ
ンサをMOSトランジスタから切り離して充電し、クロ
ックパルスが第2の状態の時に、充電された第2コンデ
ンサをMOSトランジスタのゲート・ドレイン間に接続
するものである。
の発明において、ブートストラップ回路は複数のスイッ
チを含み、これらのスイッチはクロックパルスが第1の
状態の時にMOSトランジスタのゲートにMOSトラン
ジスタをオフにする電位を供給すると共に、第2コンデ
ンサをMOSトランジスタから切り離して充電し、クロ
ックパルスが第2の状態の時に、充電された第2コンデ
ンサをMOSトランジスタのゲート・ドレイン間に接続
するものである。
【0051】第3の発明のチャージポンプ回路は、第2
の発明において、ブートストラップ回路は2以上の第2
コンデンサを含み、複数のスイッチはクロックパルスが
第1の状態の時に2以上の第2コンデンサを並列に充電
し、クロックパルスが第2の状態の時に、充電された2
以上の第2コンデンサを直列に接続してMOSトランジ
スタのゲート・ドレイン間に接続するものである。
の発明において、ブートストラップ回路は2以上の第2
コンデンサを含み、複数のスイッチはクロックパルスが
第1の状態の時に2以上の第2コンデンサを並列に充電
し、クロックパルスが第2の状態の時に、充電された2
以上の第2コンデンサを直列に接続してMOSトランジ
スタのゲート・ドレイン間に接続するものである。
【0052】かかる手段によれば、MOSトランジスタ
のゲートをより高い電位に設定できるのでオン抵抗を下
げ、さらに大電流出力を得ることが可能になる。
のゲートをより高い電位に設定できるのでオン抵抗を下
げ、さらに大電流出力を得ることが可能になる。
【0053】第4の発明のチャージポンプ回路は、第1
の発明において、ブートストラップ回路はクロックパル
スが第1の状態の時に第2コンデンサを電源電位と接地
電位間に接続するための第1、第2のスイッチと、MO
Sトランジスタをオフに設定する第3のスイッチと、ク
ロックパルスが第1の状態の時に第2コンデンサをMO
Sトランジスタのゲート・ドレイン間に接続する第4、
第5のスイッチを備えることを特徴とするものである。
の発明において、ブートストラップ回路はクロックパル
スが第1の状態の時に第2コンデンサを電源電位と接地
電位間に接続するための第1、第2のスイッチと、MO
Sトランジスタをオフに設定する第3のスイッチと、ク
ロックパルスが第1の状態の時に第2コンデンサをMO
Sトランジスタのゲート・ドレイン間に接続する第4、
第5のスイッチを備えることを特徴とするものである。
【0054】第5の発明のチャージポンプ回路は第4の
発明において、MOSトランジスタのゲートは第2コン
デンサの高電位側の端子に接続されていることを特徴と
するものである。
発明において、MOSトランジスタのゲートは第2コン
デンサの高電位側の端子に接続されていることを特徴と
するものである。
【0055】かかる手段によれば、MOSトランジスタ
の寄生容量Cgd、Cgsに充電された電荷の漏れがないの
で、出力電圧の低下がなく、効率的なチャージポンプ回
路を得ることができる。
の寄生容量Cgd、Cgsに充電された電荷の漏れがないの
で、出力電圧の低下がなく、効率的なチャージポンプ回
路を得ることができる。
【0056】第6の発明のチャージポンプ回路は、第4
の発明において、 第1〜第5のスイッチはMOSトラ
ンジスタから成り、クロックパルスによって制御されて
いることを特徴とするものである。
の発明において、 第1〜第5のスイッチはMOSトラ
ンジスタから成り、クロックパルスによって制御されて
いることを特徴とするものである。
【0057】かかる手段によれば、第1〜第5のスイッ
チはMOSトランジスタから成るのでMOS集積回路に
集積化することができる。また、第1〜第5のスイッチ
はMOSトランジスタを制御するクロックパルスを第1
コンデンサに印加するクロックパルスと共用することで
回路構成が簡便となる。
チはMOSトランジスタから成るのでMOS集積回路に
集積化することができる。また、第1〜第5のスイッチ
はMOSトランジスタを制御するクロックパルスを第1
コンデンサに印加するクロックパルスと共用することで
回路構成が簡便となる。
【0058】第7の発明のチャージポンプ回路は、第6
の発明において、第4のスイッチは、第2コンデンサと
MOSトランジスタのドレインとの間に接続され、かつ
ゲートがMOSトランジスタのゲートに接続されている
ことを特徴とするものである。
の発明において、第4のスイッチは、第2コンデンサと
MOSトランジスタのドレインとの間に接続され、かつ
ゲートがMOSトランジスタのゲートに接続されている
ことを特徴とするものである。
【0059】かかる手段によれば、ブートストラップ回
路の機能がより効果的に実現され、チャージポンプの昇
圧機能も完全に実現される。すなわち、MOSトランジ
スタMのオン抵抗が小さく、より大きな出力電流が得ら
れる。
路の機能がより効果的に実現され、チャージポンプの昇
圧機能も完全に実現される。すなわち、MOSトランジ
スタMのオン抵抗が小さく、より大きな出力電流が得ら
れる。
【0060】第8の発明のチャージポンプ回路は、第6
の発明において、第1のスイッチは電源電位と第2コン
デンサの間に接続され、クロックパルスをレベル変換し
た電源電圧以上の振幅のクロックパルスによって制御さ
れることを特徴とするものである。
の発明において、第1のスイッチは電源電位と第2コン
デンサの間に接続され、クロックパルスをレベル変換し
た電源電圧以上の振幅のクロックパルスによって制御さ
れることを特徴とするものである。
【0061】かかる手段によれば第2コンデンサを完全
に電源電位まで充電することができる。
に電源電位まで充電することができる。
【0062】
【発明の実施の形態】次に本発明の実施形態について、
図1〜図9を参照しながら詳細に説明する。
図1〜図9を参照しながら詳細に説明する。
【0063】図1は本発明の実施形態による4段チャー
ジポンプ回路を示す概略回路図である。Nチャネル型M
OSトランジスタM1〜M5が直列接続されており、M
1のドレインには電源電位Vddが印加され、M5のソー
スから昇圧電圧Voutが出力される。Coutは出力コンデン
サである。電荷転送用のMOSトランジスタM1〜M5
の各接続点にはコンデンサC1〜C4の一端が接続さ
れ、これらのコンデンサC1〜C4の他端にはクロック
パルスCLKと/CLK(CLKの逆相クロックパル
ス)がクロックドライバー(2段インバータ)から印加
されている。
ジポンプ回路を示す概略回路図である。Nチャネル型M
OSトランジスタM1〜M5が直列接続されており、M
1のドレインには電源電位Vddが印加され、M5のソー
スから昇圧電圧Voutが出力される。Coutは出力コンデン
サである。電荷転送用のMOSトランジスタM1〜M5
の各接続点にはコンデンサC1〜C4の一端が接続さ
れ、これらのコンデンサC1〜C4の他端にはクロック
パルスCLKと/CLK(CLKの逆相クロックパル
ス)がクロックドライバー(2段インバータ)から印加
されている。
【0064】そして、MOSトランジスタM1〜M5に
は夫々ブートストラップ回路が設けられている。このブ
ートストラップ回路は、図1中破線で囲まれた部分で示
すように、スイッチイングMOSトランジスタS1〜S
5、コンデンサCbによって構成されている。スイッチイ
ングMOSトランジスタS1〜S5は後述するように、
クロックパルスCLK、/CLKによってオンオフが制
御される。
は夫々ブートストラップ回路が設けられている。このブ
ートストラップ回路は、図1中破線で囲まれた部分で示
すように、スイッチイングMOSトランジスタS1〜S
5、コンデンサCbによって構成されている。スイッチイ
ングMOSトランジスタS1〜S5は後述するように、
クロックパルスCLK、/CLKによってオンオフが制
御される。
【0065】次に、上記構成のチャージポンプ回路の動
作について図2を参照しながら詳細に説明する。図2
(A)は図1におけるブートストラップ回路の概略回路
図であり、スイッチイングMOSトランジスタS1〜S
5をスイッチで表している。
作について図2を参照しながら詳細に説明する。図2
(A)は図1におけるブートストラップ回路の概略回路
図であり、スイッチイングMOSトランジスタS1〜S
5をスイッチで表している。
【0066】図2(B)に示すように、状態1(コンデ
ンサCに供給されるクロックパルスがLレベル)の時、
スイッチS1、S3、S5をオン、スイッチS2、S4
をオフにする。これにより、MOSトランジスタMのゲ
ートは接地電位に接続され、MOSトランジスタMはオ
フとなる。また、コンデンサCbはMOSトランジスタM
から切り離され電源電位Vddまで充電される。
ンサCに供給されるクロックパルスがLレベル)の時、
スイッチS1、S3、S5をオン、スイッチS2、S4
をオフにする。これにより、MOSトランジスタMのゲ
ートは接地電位に接続され、MOSトランジスタMはオ
フとなる。また、コンデンサCbはMOSトランジスタM
から切り離され電源電位Vddまで充電される。
【0067】ここで、スイッチS1、S3はコンデンサ
Cbを電源電位Vddと接地電位の間に接続するための一対
のスイッチである(第1、第2のスイッチ)。また、ス
イッチ5はMOSトランジスタMをオフにするためのス
イッチ(第3のスイッチ)である。
Cbを電源電位Vddと接地電位の間に接続するための一対
のスイッチである(第1、第2のスイッチ)。また、ス
イッチ5はMOSトランジスタMをオフにするためのス
イッチ(第3のスイッチ)である。
【0068】次に、図2(C)に示すように、状態2
(コンデンサに供給されるクロックパルスがHレベル)
の時には、状態1とは逆にスイッチS2、S4をオン、
スイッチS1、S3、S5をオフにする。これにより、
MOSトランジスタMのゲートはVddに充電されたコン
デンサCbの一端子に接続され、また、コンデンサCbの他
端はMOSトランジスタMのドレインに接続される。す
なわち、スイッチS2、S4は充電されたコンデンサCb
をMOSトランジスタMのゲート・ドレイン間に接続す
るための一対のスイッチ(第4、第5のスイッチ)であ
る。
(コンデンサに供給されるクロックパルスがHレベル)
の時には、状態1とは逆にスイッチS2、S4をオン、
スイッチS1、S3、S5をオフにする。これにより、
MOSトランジスタMのゲートはVddに充電されたコン
デンサCbの一端子に接続され、また、コンデンサCbの他
端はMOSトランジスタMのドレインに接続される。す
なわち、スイッチS2、S4は充電されたコンデンサCb
をMOSトランジスタMのゲート・ドレイン間に接続す
るための一対のスイッチ(第4、第5のスイッチ)であ
る。
【0069】そうするとゲート・ドレイン電圧Vgd=Vdd
となり、次式が成り立つ。
となり、次式が成り立つ。
【0070】
【数20】
【0071】したがって、MOSトランジスタMが高い
Vgs状態でオンする。このようなブートストラップ回路
を用いることにより、以下に説明するように高いチャー
ジポンプゲインが得られる。
Vgs状態でオンする。このようなブートストラップ回路
を用いることにより、以下に説明するように高いチャー
ジポンプゲインが得られる。
【0072】図3は従来例と本実施形態のチャージポン
プ回路において、MOSトランジスタの状態を比較した
図である。図3(A)は従来例のチャージポンプ回路の
MOSトランジスタ、図3(B)は本実施形態のチャー
ジポンプ回路のMOSトランジスタがオンになった場合
を示している。
プ回路において、MOSトランジスタの状態を比較した
図である。図3(A)は従来例のチャージポンプ回路の
MOSトランジスタ、図3(B)は本実施形態のチャー
ジポンプ回路のMOSトランジスタがオンになった場合
を示している。
【0073】すなわち、従来例においてVs1≒Vd1-Vthと
閾値電圧Vth分の電圧ロスがあるのに対して、本実施形
態においてはVs2≒Vd2となる。ただし、Vs1,Vs2はソー
ス電位、Vd1,Vd2はドレイン電位である。このように、
本実施形態のチャージポンプ回路において、Vs1とVd1は
ほぼ等しく、閾値電圧Vthの電位ドロップがないので、
従来例の回路に比べて、同じチャージポンプ段数で高い
電圧に昇圧することができる。
閾値電圧Vth分の電圧ロスがあるのに対して、本実施形
態においてはVs2≒Vd2となる。ただし、Vs1,Vs2はソー
ス電位、Vd1,Vd2はドレイン電位である。このように、
本実施形態のチャージポンプ回路において、Vs1とVd1は
ほぼ等しく、閾値電圧Vthの電位ドロップがないので、
従来例の回路に比べて、同じチャージポンプ段数で高い
電圧に昇圧することができる。
【0074】また、本実施形態のチャージポンプ回路は
従来例の回路に比べ、MOSトランジスタのオン抵抗Ro
nは小さくなり、大電流の提供も可能になる。すなわ
ち、MOSトランジスタのオン抵抗Ronは次式で表され
るため、Vgsが大きい程オン抵抗Ronが小さくなるからで
ある。ただし、μは電子移動度、Coxはゲート容量、W
はチャネル幅、Lはチャネル長である。
従来例の回路に比べ、MOSトランジスタのオン抵抗Ro
nは小さくなり、大電流の提供も可能になる。すなわ
ち、MOSトランジスタのオン抵抗Ronは次式で表され
るため、Vgsが大きい程オン抵抗Ronが小さくなるからで
ある。ただし、μは電子移動度、Coxはゲート容量、W
はチャネル幅、Lはチャネル長である。
【0075】
【数21】
【0076】次に、ブートストラップ回路の動作機能を
実現するには、回路のスイッチS1〜S5をすべてMO
Sスイッチで構成することが適している。図4はブート
ストラップ回路の回路構成例を示す図である。図4
(A)において、MOSスイッチS1、S3、S4、S
5はNチャネル型MOSトランジスタで、S2はPチャ
ネル型MOSトランジスタで実現されるスイッチであ
る。これらのMOSスイッチS1〜S5のゲートにはコ
ンデンサCに印加されるクロックパルスと逆相のクロッ
クパルスCLKが印加される。クロックパルスCLKが
Hレベル/Lレベルの変化により、回路は次の二つの動
作状態に分かれる。
実現するには、回路のスイッチS1〜S5をすべてMO
Sスイッチで構成することが適している。図4はブート
ストラップ回路の回路構成例を示す図である。図4
(A)において、MOSスイッチS1、S3、S4、S
5はNチャネル型MOSトランジスタで、S2はPチャ
ネル型MOSトランジスタで実現されるスイッチであ
る。これらのMOSスイッチS1〜S5のゲートにはコ
ンデンサCに印加されるクロックパルスと逆相のクロッ
クパルスCLKが印加される。クロックパルスCLKが
Hレベル/Lレベルの変化により、回路は次の二つの動
作状態に分かれる。
【0077】状態1(CLK=Hレベル)では、図4
(B)に示すように、NMOSスイッチS1、S3、S
5がオンになる。MOSトランジスタMのゲートGの電
位は接地電位(0V)となり、MOSトランジスタMは
オフとなる。NMOSスイッチS4はそのゲートがゲー
トGに接続されているのでオフである。PMOSスイッ
チS2の基板がソースに接続されているので、PMOS
スイッチS2もオフになる。また、コンデンサCbはVdd
まで充電される。
(B)に示すように、NMOSスイッチS1、S3、S
5がオンになる。MOSトランジスタMのゲートGの電
位は接地電位(0V)となり、MOSトランジスタMは
オフとなる。NMOSスイッチS4はそのゲートがゲー
トGに接続されているのでオフである。PMOSスイッ
チS2の基板がソースに接続されているので、PMOS
スイッチS2もオフになる。また、コンデンサCbはVdd
まで充電される。
【0078】状態2(CLK=Lレベル)では、図4
(C)に示すように、NMOSスイッチS1、S3、S
5がオフになり、PMOSスイッチS2がオンになる。
これにより、コンデンサCbに蓄えられた電荷がMOSト
ランジスタMのゲートGに注入される。すると、NMO
SスイッチS4がオンになり、MOSトランジスタMの
ゲートドレイン間の電圧VgdはVddになり、MOSトラン
ジスタMがオンになる。
(C)に示すように、NMOSスイッチS1、S3、S
5がオフになり、PMOSスイッチS2がオンになる。
これにより、コンデンサCbに蓄えられた電荷がMOSト
ランジスタMのゲートGに注入される。すると、NMO
SスイッチS4がオンになり、MOSトランジスタMの
ゲートドレイン間の電圧VgdはVddになり、MOSトラン
ジスタMがオンになる。
【0079】このブートストラップ回路は以下の特徴を
有する。第1に、スイッチS2はPMOSスイッチであ
り、図4(A)中、A点(コンデンサCbの高電位側の端
子)の電位は常に一番高いので、バックゲート電位(基
板電位)をA点に接続させている。
有する。第1に、スイッチS2はPMOSスイッチであ
り、図4(A)中、A点(コンデンサCbの高電位側の端
子)の電位は常に一番高いので、バックゲート電位(基
板電位)をA点に接続させている。
【0080】第2に、スイッチS1はNMOSスイッチ
であるが、このスイッチS1をオンさせるために、振幅
がVddのクロックパルスCLKにより、NMOSスイッ
チS1の動作を制御すると、閾値電圧分のロスがあるの
で、A点の電圧はVddにならない。即ち、コンデンサCb
を完全にVddまで充電することができない。そこで、コ
ンデンサCbを完全に電源電位Vddまで充電するためNM
OSスイッチS1を制御するクロックパルスは振幅が2V
ddのパルス信号CLKHを用いている。2Vddのパルス信
号CLKHはレベルシフト回路によって作成される。
であるが、このスイッチS1をオンさせるために、振幅
がVddのクロックパルスCLKにより、NMOSスイッ
チS1の動作を制御すると、閾値電圧分のロスがあるの
で、A点の電圧はVddにならない。即ち、コンデンサCb
を完全にVddまで充電することができない。そこで、コ
ンデンサCbを完全に電源電位Vddまで充電するためNM
OSスイッチS1を制御するクロックパルスは振幅が2V
ddのパルス信号CLKHを用いている。2Vddのパルス信
号CLKHはレベルシフト回路によって作成される。
【0081】図5はレベルシフト回路の構成例を示す回
路図である。図5中、M10とM11はゲートとドレイ
ンがクロス接続されたNチャネル型MOSトランジス
タ、M12とM13はNチャネル型MOSトランジス
タ、M15とM16はPチャネル型MOSトランジスタ
である。この回路によれば、正相と逆相のクロックパル
スCLKが一対のコンデンサC1,C2の一端に入力され、
出力から振幅が2Vddのパルス信号CLKHが得られる。
路図である。図5中、M10とM11はゲートとドレイ
ンがクロス接続されたNチャネル型MOSトランジス
タ、M12とM13はNチャネル型MOSトランジス
タ、M15とM16はPチャネル型MOSトランジスタ
である。この回路によれば、正相と逆相のクロックパル
スCLKが一対のコンデンサC1,C2の一端に入力され、
出力から振幅が2Vddのパルス信号CLKHが得られる。
【0082】第3に、図4(A)に示したように、NM
OSスイッチS4のゲートをMOSトランジスタMのゲ
ートGに接続している点である。従来のブートストラッ
プ回路では、すべてのMOSスイッチの動作がゲートに
繋がっているクロックパルスCLKにより制御される。
これに対して、この回路において、NMOSスイッチS
4に対して、ドレイン電位Udの電圧がかなり高いが、ゲ
ートにつなぐ正規CLK(電圧がVddである)がHレベルに
なっても、B点の電圧がVdd以上にならず、ドレイン電
位Udは完全にB点につながっていない。即ち、NMOS
スイッチS4はスイッチとしてオンになる時に完全に動
作していないことがわかる。
OSスイッチS4のゲートをMOSトランジスタMのゲ
ートGに接続している点である。従来のブートストラッ
プ回路では、すべてのMOSスイッチの動作がゲートに
繋がっているクロックパルスCLKにより制御される。
これに対して、この回路において、NMOSスイッチS
4に対して、ドレイン電位Udの電圧がかなり高いが、ゲ
ートにつなぐ正規CLK(電圧がVddである)がHレベルに
なっても、B点の電圧がVdd以上にならず、ドレイン電
位Udは完全にB点につながっていない。即ち、NMOS
スイッチS4はスイッチとしてオンになる時に完全に動
作していないことがわかる。
【0083】このため、ゲートGの電位はVdd+UDになら
ないので、UsもUdにならないのである。するとMOSト
ランジスタMは完全にオンにならず、回路全体の昇圧機
能にはならない。そこで、本実施形態はS4のゲートを
ゲートGに接続している。これにより、ゲートGの電位
がVdd+Udで、スイッチS4に対して、ドレインの電位U
dが上がる同時に、ゲート電位は常にVdd+Ud となる。
即ちゲート・ソース間電圧Vgs4=Vddであり、完全にス
イッチとして機能している。この時、スイッチ素子Mに
対しても、Vgsm=Vddで、Us=Udである、電位のドロップ
を削減することができる。
ないので、UsもUdにならないのである。するとMOSト
ランジスタMは完全にオンにならず、回路全体の昇圧機
能にはならない。そこで、本実施形態はS4のゲートを
ゲートGに接続している。これにより、ゲートGの電位
がVdd+Udで、スイッチS4に対して、ドレインの電位U
dが上がる同時に、ゲート電位は常にVdd+Ud となる。
即ちゲート・ソース間電圧Vgs4=Vddであり、完全にス
イッチとして機能している。この時、スイッチ素子Mに
対しても、Vgsm=Vddで、Us=Udである、電位のドロップ
を削減することができる。
【0084】このように、NMOSスイッチS4のゲー
トをMOSトランジスタMのゲートGに接続することに
より、ブートストラップ回路の機能がより効果的に実現
され、チャージポンプの昇圧機能も完全に実現される。
そして、MOSトランジスタMのオン抵抗が小さく、よ
り大きな出力電流が得られる。
トをMOSトランジスタMのゲートGに接続することに
より、ブートストラップ回路の機能がより効果的に実現
され、チャージポンプの昇圧機能も完全に実現される。
そして、MOSトランジスタMのオン抵抗が小さく、よ
り大きな出力電流が得られる。
【0085】次に、他のブートストラップ回路を用いた
チャージポンプ回路について説明する。チャージポンプ
回路の他の部分については上記と同様なので説明を省略
し、ブートストラップ回路の特徴についてのみ説明す
る。
チャージポンプ回路について説明する。チャージポンプ
回路の他の部分については上記と同様なので説明を省略
し、ブートストラップ回路の特徴についてのみ説明す
る。
【0086】一般にMOSトランジスタにおいては、ゲ
ート・ドレイン間寄生容量Cgd及びゲート・ソース間寄
生容量Cgsがあるため、チャージポンプ回路のスイッチ
素子であるMOSトランジスタMのゲート電圧を切換え
るによりオンオフを制御する際に、同時に寄生容量Cg
d、Cgsへの充電、放電の動作も繰り返される。図6はブ
ートストラップ回路における問題点を説明するための回
路図である。
ート・ドレイン間寄生容量Cgd及びゲート・ソース間寄
生容量Cgsがあるため、チャージポンプ回路のスイッチ
素子であるMOSトランジスタMのゲート電圧を切換え
るによりオンオフを制御する際に、同時に寄生容量Cg
d、Cgsへの充電、放電の動作も繰り返される。図6はブ
ートストラップ回路における問題点を説明するための回
路図である。
【0087】図6(A)に示すブートストラップ回路に
おいて、MOSトランジスタMがオンの時に、コンデン
サCbに充電された電荷はゲートGに注入されると共に、
図6(B)に示すように、寄生容量CgdとCgsに電荷ΔQ
が蓄えられる。
おいて、MOSトランジスタMがオンの時に、コンデン
サCbに充電された電荷はゲートGに注入されると共に、
図6(B)に示すように、寄生容量CgdとCgsに電荷ΔQ
が蓄えられる。
【0088】しかしながら、MOSトランジスタMがオ
フの時には、図6(C)に示すように、寄生容量CgdとC
gsに蓄えられた電荷ΔQはグラウンド(接地電位)に放
電されてしまう。このため、MOSトランジスタのゲー
ト電圧が低くなり、チャージポンプの効率が劣化するだ
けでなく、この分の電力もロスしている。
フの時には、図6(C)に示すように、寄生容量CgdとC
gsに蓄えられた電荷ΔQはグラウンド(接地電位)に放
電されてしまう。このため、MOSトランジスタのゲー
ト電圧が低くなり、チャージポンプの効率が劣化するだ
けでなく、この分の電力もロスしている。
【0089】図7は上記問題点を改善したブートストラ
ップ回路を示す回路図である。図7(A)に示すよう
に、改善した回路は、MOSトランジスタMのゲートは
G点でなく、A点(コンデンサCbの高電位側の端子)に
接続する。MOSトランジスタMがオンの時には、改善
前の図6(A)の回路と同様に、寄生容量Cgd、Cgsに電
荷ΔQが蓄えられる(図7(B)を参照)。MOSトラ
ンジスタMがオフの時には、寄生容量Cgd、Cgsに蓄えら
れた電荷ΔQがグラウンドではなく、コンデンサCbに注
入される(図7(C)を参照)。
ップ回路を示す回路図である。図7(A)に示すよう
に、改善した回路は、MOSトランジスタMのゲートは
G点でなく、A点(コンデンサCbの高電位側の端子)に
接続する。MOSトランジスタMがオンの時には、改善
前の図6(A)の回路と同様に、寄生容量Cgd、Cgsに電
荷ΔQが蓄えられる(図7(B)を参照)。MOSトラ
ンジスタMがオフの時には、寄生容量Cgd、Cgsに蓄えら
れた電荷ΔQがグラウンドではなく、コンデンサCbに注
入される(図7(C)を参照)。
【0090】そして、次にオンの時に、再び寄生容量Cg
d、Cgsが充電される。このように、改善されたブートス
トラップ回路では電荷の漏れがないので、この回路を図
1のチャージポンプ回路に用いることにより、出力電圧
の低下がなく、効率的なチャージポンプ回路を得ること
ができる。
d、Cgsが充電される。このように、改善されたブートス
トラップ回路では電荷の漏れがないので、この回路を図
1のチャージポンプ回路に用いることにより、出力電圧
の低下がなく、効率的なチャージポンプ回路を得ること
ができる。
【0091】図8は改善前後のチャージポンプ回路の出
力電圧波形図である(4段、Iout=0の場合のSPICE Simu
lation結果)。この図から明らかなように、改善された
ブートストラップ回路を搭載したチャージポンプ回路で
は、出力電圧が改善されていることがわかる。
力電圧波形図である(4段、Iout=0の場合のSPICE Simu
lation結果)。この図から明らかなように、改善された
ブートストラップ回路を搭載したチャージポンプ回路で
は、出力電圧が改善されていることがわかる。
【0092】ここで、上記改善後のブートストラップ回
路におけるMOSトランジスタMのスイッチング特性に
ついて説明する。ドレイン電位UdがHレベル、ソースUs
がLレベルの時(CLK=Lレベル)、改善前と同様で
あり、MOSトランジスタMのゲート−ソース電圧はVg
s=Vddであり、トランジスタMはオンになる。
路におけるMOSトランジスタMのスイッチング特性に
ついて説明する。ドレイン電位UdがHレベル、ソースUs
がLレベルの時(CLK=Lレベル)、改善前と同様で
あり、MOSトランジスタMのゲート−ソース電圧はVg
s=Vddであり、トランジスタMはオンになる。
【0093】一方、ソース電位UsがHレベル、ドレイン
電位UdがLレベルの時(CLK=Hレベル)、NMOS
スイッチS5がオンするのでゲートG点の電圧は0Vで
あり、NMOSスイッチS4が完全にオフになる。この
ときMOSトランジスタMのゲート電圧は約Vddである
が、Vgs<0なので、MOSトランジスタMはオフにな
る。
電位UdがLレベルの時(CLK=Hレベル)、NMOS
スイッチS5がオンするのでゲートG点の電圧は0Vで
あり、NMOSスイッチS4が完全にオフになる。この
ときMOSトランジスタMのゲート電圧は約Vddである
が、Vgs<0なので、MOSトランジスタMはオフにな
る。
【0094】このように、MOSトランジスタMのゲー
トの接続点を変えることによって、S4のゲート電圧は
0とUd+Vddの間に変化することを維持し、MOSトラン
ジスタMのスイッチイング特性を保ちながら、寄生容量
により生じる電荷漏れを解決したのである。
トの接続点を変えることによって、S4のゲート電圧は
0とUd+Vddの間に変化することを維持し、MOSトラン
ジスタMのスイッチイング特性を保ちながら、寄生容量
により生じる電荷漏れを解決したのである。
【0095】次に、もう1つ他のブートストラップ回路
を用いたチャージポンプ回路について説明する。ただ
し、チャージポンプ回路の他の部分については同様なの
で説明を省略し、以下ではこのブートストラップ回路の
特徴についてのみ説明する。
を用いたチャージポンプ回路について説明する。ただ
し、チャージポンプ回路の他の部分については同様なの
で説明を省略し、以下ではこのブートストラップ回路の
特徴についてのみ説明する。
【0096】多くのチャージポンプ回路のアプリケーシ
ョンでは、電圧を昇圧することが重要であり、出力電流
は小さな電流で良い。しかし、最近のアプリケーション
では、電圧を昇圧すると共に、大きな出力電流を得るこ
とがチャージポンプ回路で実現することが要求されてき
ている。
ョンでは、電圧を昇圧することが重要であり、出力電流
は小さな電流で良い。しかし、最近のアプリケーション
では、電圧を昇圧すると共に、大きな出力電流を得るこ
とがチャージポンプ回路で実現することが要求されてき
ている。
【0097】MOSトランジスタのオン抵抗Ronは既に
述べたように(3-2)式で表される。したがって、デバイ
スサイズW/Lの比が大きいほど、オン抵抗Ronが小さ
く、より大きな出力電流が取れる。しかし、デバイスの
チャンネル長Lの最小値はプロセスにより定められ、W
のサイズを大きくすると、チップの面積を増大し、寄生
容量も大きくなる。上式により、高いゲート-ソース間
電圧(Vgs)を提供する方法は大きな出力電流を取る有
効な方法である。
述べたように(3-2)式で表される。したがって、デバイ
スサイズW/Lの比が大きいほど、オン抵抗Ronが小さ
く、より大きな出力電流が取れる。しかし、デバイスの
チャンネル長Lの最小値はプロセスにより定められ、W
のサイズを大きくすると、チップの面積を増大し、寄生
容量も大きくなる。上式により、高いゲート-ソース間
電圧(Vgs)を提供する方法は大きな出力電流を取る有
効な方法である。
【0098】図9は大電流出力対応のブートストラップ
回路を示す回路図である。図9(A)に示すように、こ
のブートストラップ回路は2つのコンデンサCb1,Cb2と
8つのMOSスイッチS1〜S8を備えている。S2、
S8はPMOSスイッチ、他はNMOSスイッチであ
る。MOSスイッチS1〜S8はクロックパルスCLK
によって制御されている。
回路を示す回路図である。図9(A)に示すように、こ
のブートストラップ回路は2つのコンデンサCb1,Cb2と
8つのMOSスイッチS1〜S8を備えている。S2、
S8はPMOSスイッチ、他はNMOSスイッチであ
る。MOSスイッチS1〜S8はクロックパルスCLK
によって制御されている。
【0099】状態1(CLK=Hレベル)では、図9
(B)に示すように、NMOSスイッチS1、S3、S
5、S6、S7がオンになる。MOSトランジスタMの
ゲートGの電位は接地電位(0V)となり、MOSトラ
ンジスタはオフとなる。NMOSスイッチS4はそのゲ
ートがゲートGに接続されているのでオフである。PM
OSスイッチS2、S8の基板がソースに接続されてい
るので、S2、S8もオフになる。また、2つのコンデ
ンサはCb1,Cb2はVddまで充電される。
(B)に示すように、NMOSスイッチS1、S3、S
5、S6、S7がオンになる。MOSトランジスタMの
ゲートGの電位は接地電位(0V)となり、MOSトラ
ンジスタはオフとなる。NMOSスイッチS4はそのゲ
ートがゲートGに接続されているのでオフである。PM
OSスイッチS2、S8の基板がソースに接続されてい
るので、S2、S8もオフになる。また、2つのコンデ
ンサはCb1,Cb2はVddまで充電される。
【0100】状態2(CLK=Lレベル)では、図9
(C)に示すように、NMOSスイッチS1、S3、S
5、S6、S7がオフになり、PMOSスイッチS2、
S8がオンになる。これにより、コンデンサCB1,CB2に
蓄えられた電荷がMOSトランジスタMのゲートGに注
入される。すると、NMOSスイッチS4がオンにな
る。MOSトランジスタMのゲート・ドレイン間の電圧
Vgdは2つの充電された直列コンデンサCb1,Cb2がゲート
Gに接続されるため、2Vddになり、MOSトランジスタ
Mがオンになる。
(C)に示すように、NMOSスイッチS1、S3、S
5、S6、S7がオフになり、PMOSスイッチS2、
S8がオンになる。これにより、コンデンサCB1,CB2に
蓄えられた電荷がMOSトランジスタMのゲートGに注
入される。すると、NMOSスイッチS4がオンにな
る。MOSトランジスタMのゲート・ドレイン間の電圧
Vgdは2つの充電された直列コンデンサCb1,Cb2がゲート
Gに接続されるため、2Vddになり、MOSトランジスタ
Mがオンになる。
【0101】上記のブートストラップ回路は2つのコン
デンサCb1,Cb2を並列に充電しているが、これに限定さ
れることなく、3つ以上のコンデンサを並列に充電し、
これらを直列接続して、MOSトランジスタMのゲート
・ドレイン間に接続してもよい。これにより、さらに高
いゲート・ドレイン間の電圧Vgdが得られ、オン抵抗を
さらに下げることができる。
デンサCb1,Cb2を並列に充電しているが、これに限定さ
れることなく、3つ以上のコンデンサを並列に充電し、
これらを直列接続して、MOSトランジスタMのゲート
・ドレイン間に接続してもよい。これにより、さらに高
いゲート・ドレイン間の電圧Vgdが得られ、オン抵抗を
さらに下げることができる。
【0102】このように上記のブートストラップ回路を
備えたチャージプンポ回路において、昇圧された電圧を
スイッチ素子としてのMOSトランジスタMのゲートG
に接続し、より高いゲート-ソース間電圧(Vgs=2Vdd)を
提供し、より大きい出力電流が得られる。
備えたチャージプンポ回路において、昇圧された電圧を
スイッチ素子としてのMOSトランジスタMのゲートG
に接続し、より高いゲート-ソース間電圧(Vgs=2Vdd)を
提供し、より大きい出力電流が得られる。
【0103】また、上記構成において、スイッチS1、
S6を制御するクロックパルスCLKは振幅Vddである
が、これに代えて、振幅が2Vddのパルス信号CLKHを
用いてもよい。これにより、閾値電圧分のロスが無くな
り、A点、C点の電圧はVddにしてコンデンサCb1,Cb2を
完全にVddまで充電することができる。2Vddのパルス信
号CLKHは、例えば図5に示したレベルシフト回路に
よって作成することができる。
S6を制御するクロックパルスCLKは振幅Vddである
が、これに代えて、振幅が2Vddのパルス信号CLKHを
用いてもよい。これにより、閾値電圧分のロスが無くな
り、A点、C点の電圧はVddにしてコンデンサCb1,Cb2を
完全にVddまで充電することができる。2Vddのパルス信
号CLKHは、例えば図5に示したレベルシフト回路に
よって作成することができる。
【0104】
【発明の効果】本願において開示された発明のうち、代
表的なものによって得られる効果を説明すれば、以下の
通りである。
表的なものによって得られる効果を説明すれば、以下の
通りである。
【0105】本発明はMOSトランジスタを使用したデ
ィクソン・チャージポンプ回路にブートストラップ回路
を設けたことにより、高効率・大電流出力の昇圧回路を
実現することができる。すなわち、ブートストラップ回
路を用いてディクソン・チャージポンプ回路のMOSト
ランジスタがオンになる場合のゲート・ドレイン電圧Vg
dを高い電圧に設定し(従来例ではこの電圧はゼロ)、
MOSトランジスタの閾値電圧による昇圧電圧の減少を
無くしているので高効率を実現することができる。 ま
た、ゲート・ドレイン電圧Vgdがゼロではなく高い電圧
に設定されるので、MOSトランジスタのオン抵抗が小
さくなり、大きな出力電流を得ることができる。これに
より、高電圧・大電流を必要とする負荷のドライブが可
能になる。
ィクソン・チャージポンプ回路にブートストラップ回路
を設けたことにより、高効率・大電流出力の昇圧回路を
実現することができる。すなわち、ブートストラップ回
路を用いてディクソン・チャージポンプ回路のMOSト
ランジスタがオンになる場合のゲート・ドレイン電圧Vg
dを高い電圧に設定し(従来例ではこの電圧はゼロ)、
MOSトランジスタの閾値電圧による昇圧電圧の減少を
無くしているので高効率を実現することができる。 ま
た、ゲート・ドレイン電圧Vgdがゼロではなく高い電圧
に設定されるので、MOSトランジスタのオン抵抗が小
さくなり、大きな出力電流を得ることができる。これに
より、高電圧・大電流を必要とする負荷のドライブが可
能になる。
【図1】本発明の実施形態に係るチャージポンプ回路を
示す概略回路図である。
示す概略回路図である。
【図2】本発明の実施形態に係るチャージポンプ回路の
動作を説明するための図である。
動作を説明するための図である。
【図3】従来例と本実施形態のチャージポンプ回路にお
いて、MOSトランジスタの状態を比較した図である。
いて、MOSトランジスタの状態を比較した図である。
【図4】本発明の実施形態に係るブートストラップ回路
の回路構成例を示す図である。
の回路構成例を示す図である。
【図5】本発明の実施形態に係るレベルシフト回路の構
成例を示す回路図である。
成例を示す回路図である。
【図6】ブートストラップ回路における問題点を説明す
るための回路図である。
るための回路図である。
【図7】本発明の実施形態に係る他のブートストラップ
の回路構成例を示す回路図である。
の回路構成例を示す回路図である。
【図8】本発明の実施形態に係るチャージポンプ回路の
出力電圧波形図である。
出力電圧波形図である。
【図9】本発明の実施形態に係る大電流出力対応のブー
トストラップ回路を示す回路図である。
トストラップ回路を示す回路図である。
【図10】従来例に係るディクソン・チャージポンプ回
路を示す概略回路図である。
路を示す概略回路図である。
【図11】従来例に係る4段チャージポンプ回路の概略
回路図を示す概略回路図である。
回路図を示す概略回路図である。
【図12】従来例に係るMOSトランジスタを使用した
4段ディクソン・チャージポンプ回路を示す概略回路図
である。
4段ディクソン・チャージポンプ回路を示す概略回路図
である。
M1〜M5 MOSトランジスタ C1〜C4 コンデンサ S1〜S5 スイッチ CLK クロックパルス Cb コンデンサ Cout 出力コンデンサ
フロントページの続き (72)発明者 傘 ▲コウ▼ 群馬県桐生市平井町3丁目20番地 平井ハ イツ 303号 (72)発明者 名野 隆夫 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内
Claims (8)
- 【請求項1】 直列接続された複数のMOSトランジス
タと、これらのMOSトランジスタの各接続点に一端が
接続された複数の第1コンデンサと、これらの第1コン
デンサの他端に交互に逆相のクロックパルスを供給する
クロックドライバーとを具備し、前記MOSトランジス
タの最終段から昇圧電圧を得るチャージポンプ回路であ
って、さらに前記MOSトランジスタ毎に、第2コンデ
ンサを含むブートストラップ回路を備え、前記ブートス
トラップ回路は前記クロックパルスが第1の状態の時
に、前記MOSトランジスタをオフに設定すると共に第
2コンデンサを充電し、第2の状態の時に、充電された
前記第2コンデンサを前記MOSトランジスタのゲート
・ドレイン間に接続することを特徴とするチャージポン
プ回路。 - 【請求項2】 請求項1に記載のチャージポンプ回路に
おいて、前記ブートストラップ回路は複数のスイッチを
含み、これらのスイッチは前記クロックパルスが第1の
状態の時に前記MOSトランジスタのゲートに該MOS
トランジスタをオフにする電位を供給すると共に前記第
2コンデンサを前記MOSトランジスタから切り離して
充電し、前記クロックパルスが第2の状態の時に充電さ
れた第2コンデンサを前記MOSトランジスタのゲート
・ドレイン間に接続することを特徴とするチャージポン
プ回路。 - 【請求項3】 請求項2に記載のチャージポンプ回路に
おいて、前記ブートストラップ回路は2以上の第2コン
デンサを含み、前記複数のスイッチは前記クロックパル
スが第1の状態の時に前記2以上の第2コンデンサを並
列に充電し、前記クロックパルスが第2の状態の時に、
充電された2以上の第2コンデンサを直列に接続して前
記MOSトランジスタのゲート・ドレイン間に接続する
ことを特徴とするチャージポンプ回路。 - 【請求項4】 請求項1に記載のチャージポンプ回路に
おいて、前記ブートストラップ回路は前記クロックパル
スが第1の状態の時に前記第2コンデンサを電源電位と
接地電位間に接続するための第1、第2のスイッチと、
前記MOSトランジスタをオフに設定するための第3の
スイッチと、前記クロックパルスが第1の状態の時に前
記第2コンデンサを前記MOSトランジスタのゲート・
ドレイン間に接続するための第4、第5のスイッチを備
えることを特徴とするチャージポンプ回路。 - 【請求項5】 請求項4に記載のチャージポンプ回路に
おいて、前記MOSトランジスタのゲートは前記第2コ
ンデンサの高電位側の端子に接続されていることを特徴
とするチャージポンプ回路。 - 【請求項6】 請求項4に記載のチャージポンプ回路に
おいて、前記第1〜第5のスイッチはMOSトランジス
タから成り、前記クロックパルスによって制御されてい
ることを特徴とするチャージポンプ回路。 - 【請求項7】 請求項6に記載のチャージポンプ回路に
おいて、前記第4のスイッチは、前記第2コンデンサと
前記MOSトランジスタのドレインとの間に接続され、
かつゲートが前記MOSトランジスタのゲートに接続さ
れていることを特徴とするチャージポンプ回路。 - 【請求項8】 請求項6に記載のチャージポンプ回路に
おいて、前記第1のスイッチは電源電位と前記第2コン
デンサの間に接続され、前記クロックパルスをレベル変
換した電源電圧以上の振幅のクロックパルスによって制
御されることを特徴とするチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000012705A JP2001211637A (ja) | 2000-01-21 | 2000-01-21 | チャージポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000012705A JP2001211637A (ja) | 2000-01-21 | 2000-01-21 | チャージポンプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001211637A true JP2001211637A (ja) | 2001-08-03 |
Family
ID=18540393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000012705A Pending JP2001211637A (ja) | 2000-01-21 | 2000-01-21 | チャージポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001211637A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006230139A (ja) * | 2005-02-18 | 2006-08-31 | Sanyo Electric Co Ltd | チャージポンプ回路 |
CN1310410C (zh) * | 2002-11-28 | 2007-04-11 | 华邦电子股份有限公司 | 具有时钟脉冲倍压的电荷泵送电路与方法 |
US7208996B2 (en) | 2004-03-26 | 2007-04-24 | Sanyo Electric Co., Ltd. | Charge pump circuit |
CN100449648C (zh) * | 2003-12-24 | 2009-01-07 | 上海贝岭股份有限公司 | 低工作电压驱动的电荷泵电路 |
US7612412B2 (en) | 2005-03-22 | 2009-11-03 | Seiko Epson Corporation | Semiconductor device and boost circuit |
JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
JP2011147247A (ja) * | 2010-01-13 | 2011-07-28 | Oki Semiconductor Co Ltd | ブートストラップ回路及び集積回路 |
EP3819905A1 (en) * | 2019-11-05 | 2021-05-12 | EM Microelectronic-Marin SA | Gate controller for a change pump converter |
-
2000
- 2000-01-21 JP JP2000012705A patent/JP2001211637A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310410C (zh) * | 2002-11-28 | 2007-04-11 | 华邦电子股份有限公司 | 具有时钟脉冲倍压的电荷泵送电路与方法 |
CN100449648C (zh) * | 2003-12-24 | 2009-01-07 | 上海贝岭股份有限公司 | 低工作电压驱动的电荷泵电路 |
US7208996B2 (en) | 2004-03-26 | 2007-04-24 | Sanyo Electric Co., Ltd. | Charge pump circuit |
JP2006230139A (ja) * | 2005-02-18 | 2006-08-31 | Sanyo Electric Co Ltd | チャージポンプ回路 |
JP4606193B2 (ja) * | 2005-02-18 | 2011-01-05 | 三洋電機株式会社 | チャージポンプ回路 |
US7612412B2 (en) | 2005-03-22 | 2009-11-03 | Seiko Epson Corporation | Semiconductor device and boost circuit |
JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
JP2011147247A (ja) * | 2010-01-13 | 2011-07-28 | Oki Semiconductor Co Ltd | ブートストラップ回路及び集積回路 |
EP3819905A1 (en) * | 2019-11-05 | 2021-05-12 | EM Microelectronic-Marin SA | Gate controller for a change pump converter |
WO2021089718A1 (en) * | 2019-11-05 | 2021-05-14 | Em Microelectronic-Marin Sa | Gate controller for a charge pump converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215179B2 (en) | Booster circuit | |
KR100407100B1 (ko) | 차지 펌프 회로 | |
US7145382B2 (en) | Charge pump circuit suitable for low-voltage process | |
US7382176B2 (en) | Charge pump circuit | |
US8547168B2 (en) | High current drive switched capacitor charge pump | |
US6515535B2 (en) | Charge pump circuit | |
KR101048174B1 (ko) | 차지 펌프 회로를 갖는 전자기기 | |
JPH0519311B2 (ja) | ||
WO2007146002A2 (en) | Method and system for providing a charge pump for very low voltage applications | |
JP2815293B2 (ja) | 高効率nチャネルチャージポンプ | |
US6184594B1 (en) | Multi-stage charge pump having high-voltage pump control feedback and method of operating same | |
US20100283533A1 (en) | Charge pump circuit and method | |
JPH1118417A (ja) | 半導体集積回路装置 | |
JP2008253031A (ja) | チャージポンプ回路 | |
US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
JP2001211637A (ja) | チャージポンプ回路 | |
US7973564B1 (en) | High load driving device | |
CN107306082B (zh) | 电荷泵电路 | |
Baderna et al. | Power efficiency evaluation in Dickson and voltage doubler charge pump topologies | |
JP2003033006A (ja) | チャージポンプ回路 | |
JP2003102166A (ja) | チャージポンプ回路 | |
JP3475178B2 (ja) | チャージポンプ回路 | |
JP3548161B2 (ja) | チャージポンプ回路 | |
US6359500B1 (en) | Charge pump with efficient switching techniques | |
JP2002233134A (ja) | チャージポンプ回路 |