JP3162897B2 - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタ及び薄膜トランジスタの製造方法Info
- Publication number
- JP3162897B2 JP3162897B2 JP31652593A JP31652593A JP3162897B2 JP 3162897 B2 JP3162897 B2 JP 3162897B2 JP 31652593 A JP31652593 A JP 31652593A JP 31652593 A JP31652593 A JP 31652593A JP 3162897 B2 JP3162897 B2 JP 3162897B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- forming
- silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば液晶表示デバイ
スの制御素子として利用される薄膜トランジスタ（Thin
Film Transistor：以下ＴＦＴという）及びその製造方
法に関する。
スの制御素子として利用される薄膜トランジスタ（Thin
Film Transistor：以下ＴＦＴという）及びその製造方
法に関する。
【０００２】
【従来の技術】液晶デバイスとしてのＬＣＤにあって
は、近年は単純マトリックス方式からアクティブマトリ
ックス方式の開発が盛んとなっている。アクティブマト
リックス方式には、各画素毎に薄膜トランジスタを付け
たＴＦＴ型と非線形ダイオ−ドを付けたダイオ−ド型と
がある。このうち、ＴＦＴ型は、そのスイッチング特性
と画素容量を利用して、選択期間に印加された電圧を次
の走査まで保持するものであり、大容量で高いコントラ
スト及び中間調を容易に得ることができる。
は、近年は単純マトリックス方式からアクティブマトリ
ックス方式の開発が盛んとなっている。アクティブマト
リックス方式には、各画素毎に薄膜トランジスタを付け
たＴＦＴ型と非線形ダイオ−ドを付けたダイオ−ド型と
がある。このうち、ＴＦＴ型は、そのスイッチング特性
と画素容量を利用して、選択期間に印加された電圧を次
の走査まで保持するものであり、大容量で高いコントラ
スト及び中間調を容易に得ることができる。
【０００３】前記ＴＦＴは、透明絶縁基板上に半導体材
料を堆積し、この半導体材料を利用してＭＩＳ型のトラ
ンジスタを形成したものであり、前記半導体材料として
はアモルファスシリコンや多結晶シリコンなどが用いら
れている。例えば、特開平３−２２５４０号公報（Ｈ０
１Ｌ２１／３３６）では、前記半導体材料として粒径の
大きな多結晶シリコンを作成する方法を提供することに
より、ＴＦＴの特性を向上させることが示されている。
料を堆積し、この半導体材料を利用してＭＩＳ型のトラ
ンジスタを形成したものであり、前記半導体材料として
はアモルファスシリコンや多結晶シリコンなどが用いら
れている。例えば、特開平３−２２５４０号公報（Ｈ０
１Ｌ２１／３３６）では、前記半導体材料として粒径の
大きな多結晶シリコンを作成する方法を提供することに
より、ＴＦＴの特性を向上させることが示されている。
【０００４】
【発明が解決しようとする課題】従来例にあっては、能
動層としての多結晶シリコン膜をパターニングした後、
ＣＶＤ法やスパッタ法により、この能動層の上にゲート
絶縁膜としてのシリコン酸化膜を堆積させている。しか
しながら、このような方法では、画素数が多くなればな
るほど又は絶縁基板が大面積化するほど、ゲート絶縁膜
の膜厚が不均一となり、各画素の特性にばらつきが生
じ、表示特性が劣化する問題がある。
動層としての多結晶シリコン膜をパターニングした後、
ＣＶＤ法やスパッタ法により、この能動層の上にゲート
絶縁膜としてのシリコン酸化膜を堆積させている。しか
しながら、このような方法では、画素数が多くなればな
るほど又は絶縁基板が大面積化するほど、ゲート絶縁膜
の膜厚が不均一となり、各画素の特性にばらつきが生
じ、表示特性が劣化する問題がある。
【０００５】特に、ＬＣＤでは絶縁基板上に数十万〜数
百万単位の画素を有しており、各画素（ＴＦＴ）毎の特
性にある程度均一性がないと、ＬＣＤとしての表示特性
が劣化し、商品価値が低下する問題を有している。本発
明は、薄膜トランジスタ及びその製造方法に関し、斯か
る問題点を解消するものである。
百万単位の画素を有しており、各画素（ＴＦＴ）毎の特
性にある程度均一性がないと、ＬＣＤとしての表示特性
が劣化し、商品価値が低下する問題を有している。本発
明は、薄膜トランジスタ及びその製造方法に関し、斯か
る問題点を解消するものである。
【０００６】
【課題を解決するための手段】本発明の第１の薄膜トラ
ンジスタは、絶縁基板の上に能動層として形成された非
単結晶シリコン膜と、この非単結晶シリコン膜の上に液
相成長法により形成されたシリコン酸化膜と、このシリ
コン酸化膜と前記非単結晶シリコン膜との間に形成され
た熱酸化膜とを備え、この熱酸化膜及び前記シリコン酸
化膜をゲート絶縁膜として使用するものである。
ンジスタは、絶縁基板の上に能動層として形成された非
単結晶シリコン膜と、この非単結晶シリコン膜の上に液
相成長法により形成されたシリコン酸化膜と、このシリ
コン酸化膜と前記非単結晶シリコン膜との間に形成され
た熱酸化膜とを備え、この熱酸化膜及び前記シリコン酸
化膜をゲート絶縁膜として使用するものである。
【０００７】また、本発明の第２の薄膜トランジスタの
製造方法は、絶縁基板の上に能動層としての非単結晶シ
リコン膜を形成する工程と、この非単結晶シリコン膜を
パターニングしてアイランド化する工程と、前記絶縁基
板の上に液相成長法により前記非単結晶シリコン膜を覆
うシリコン酸化膜を形成する工程と、熱処理により前記
非単結晶シリコン膜とシリコン酸化膜との界面に熱酸化
膜を形成する工程と、前記熱酸化膜及びシリコン酸化膜
をゲート絶縁膜として、前記絶縁基板の上にＭＩＳ型ト
ランジスタを形成する工程とを含むものである。
製造方法は、絶縁基板の上に能動層としての非単結晶シ
リコン膜を形成する工程と、この非単結晶シリコン膜を
パターニングしてアイランド化する工程と、前記絶縁基
板の上に液相成長法により前記非単結晶シリコン膜を覆
うシリコン酸化膜を形成する工程と、熱処理により前記
非単結晶シリコン膜とシリコン酸化膜との界面に熱酸化
膜を形成する工程と、前記熱酸化膜及びシリコン酸化膜
をゲート絶縁膜として、前記絶縁基板の上にＭＩＳ型ト
ランジスタを形成する工程とを含むものである。
【０００８】また、本発明の第３の薄膜トランジスタの
製造方法は、絶縁基板の上にＣＶＤ法により多結晶シリ
コン膜を形成する工程と、前記多結晶シリコン膜をパタ
ーニングしてアイランド化する工程と、この上に液相成
長法により前記多結晶シリコン膜を覆うシリコン酸化膜
を形成する工程と、低温アニール法又はＲＴＡ法により
前記多単結晶シリコン膜とシリコン酸化膜との界面に熱
酸化膜を形成する工程と、前記シリコン酸化膜の上にゲ
ート電極としての導電層を形成する工程と、前記多結晶
シリコン膜に不純物を注入してソース、ドレイン領域を
形成する工程とを含むものである。
製造方法は、絶縁基板の上にＣＶＤ法により多結晶シリ
コン膜を形成する工程と、前記多結晶シリコン膜をパタ
ーニングしてアイランド化する工程と、この上に液相成
長法により前記多結晶シリコン膜を覆うシリコン酸化膜
を形成する工程と、低温アニール法又はＲＴＡ法により
前記多単結晶シリコン膜とシリコン酸化膜との界面に熱
酸化膜を形成する工程と、前記シリコン酸化膜の上にゲ
ート電極としての導電層を形成する工程と、前記多結晶
シリコン膜に不純物を注入してソース、ドレイン領域を
形成する工程とを含むものである。
【０００９】また、本発明の第４の薄膜トランジスタの
製造方法は、前記多結晶シリコン膜を、ＣＶＤ法でアモ
ルファスシリコン膜を堆積した後に、これを低温でアニ
ールすることにより形成したものである。また、本発明
の第５の薄膜トランジスタの製造方法は、前記液相成長
法により形成したシリコン酸化膜中の酸素空位を補填す
る処理を行うものである。
製造方法は、前記多結晶シリコン膜を、ＣＶＤ法でアモ
ルファスシリコン膜を堆積した後に、これを低温でアニ
ールすることにより形成したものである。また、本発明
の第５の薄膜トランジスタの製造方法は、前記液相成長
法により形成したシリコン酸化膜中の酸素空位を補填す
る処理を行うものである。
【００１０】
【作用】液相成長法(ＬＰＤ:Liquid Phase Deposition)
は、既によく知られたものであるので、極く簡単に説明
する。即ち、ケイフッ化水素酸(Ｈ2ＳｉＦ6)に二酸化シ
リコンを溶解して飽和水溶液とした後、ホウ酸水溶液を
添加することによって過飽和状態を作り、二酸化シリコ
ンを析出させて、シリコン酸化膜を堆積させる方法であ
る。そのための装置は、飽和水溶液を満たした容器と撹
拌子とホウ酸水溶液滴下装置とからなる非常に簡単なも
のである。
は、既によく知られたものであるので、極く簡単に説明
する。即ち、ケイフッ化水素酸(Ｈ2ＳｉＦ6)に二酸化シ
リコンを溶解して飽和水溶液とした後、ホウ酸水溶液を
添加することによって過飽和状態を作り、二酸化シリコ
ンを析出させて、シリコン酸化膜を堆積させる方法であ
る。そのための装置は、飽和水溶液を満たした容器と撹
拌子とホウ酸水溶液滴下装置とからなる非常に簡単なも
のである。
【００１１】そして、飽和水溶液を満たした容器内にシ
リコンウェハを浸すという簡単な作業だけで、シリコン
ウェハ表面にＬＰＤ−ＳｉＯ2膜を形成することができ
る。この液相成長法は、低温形成が可能（約１００℃
以下）、選択成長が可能、基板の大口径化が容易、
ステップカバレッジが良い、膜の均一性に優れてい
る、製造に危険なガスを用いないため安全、装置及
び作業が簡単、コストが安価、スループットがよい
等、ＣＶＤ法などに比べて利点が多い。
リコンウェハを浸すという簡単な作業だけで、シリコン
ウェハ表面にＬＰＤ−ＳｉＯ2膜を形成することができ
る。この液相成長法は、低温形成が可能（約１００℃
以下）、選択成長が可能、基板の大口径化が容易、
ステップカバレッジが良い、膜の均一性に優れてい
る、製造に危険なガスを用いないため安全、装置及
び作業が簡単、コストが安価、スループットがよい
等、ＣＶＤ法などに比べて利点が多い。
【００１２】しかしながら、ＬＰＤ−ＳｉＯ2膜中には
多数の酸素空位が存在し、界面準位密度が熱酸化膜に比
べて大きい不具合がある。そこで、本発明にあっては、
まずＬＰＤ法の利点を生かし、能動層となるアモルファ
スシリコンや多結晶シリコン等の非単結晶シリコンの上
に、まず、ＬＰＤ法により、ステップカバレッジ性が良
く且つ膜厚が均一になるようにシリコン酸化膜を形成
し、その後、非単結晶シリコン膜とＬＰＤ−ＳｉＯ2膜
との界面に熱酸化膜を形成することで、ゲート絶縁膜と
しての界面準位密度を改善する。
多数の酸素空位が存在し、界面準位密度が熱酸化膜に比
べて大きい不具合がある。そこで、本発明にあっては、
まずＬＰＤ法の利点を生かし、能動層となるアモルファ
スシリコンや多結晶シリコン等の非単結晶シリコンの上
に、まず、ＬＰＤ法により、ステップカバレッジ性が良
く且つ膜厚が均一になるようにシリコン酸化膜を形成
し、その後、非単結晶シリコン膜とＬＰＤ−ＳｉＯ2膜
との界面に熱酸化膜を形成することで、ゲート絶縁膜と
しての界面準位密度を改善する。
【００１３】更に、請求項３又は４に記載の発明にあっ
ては、全ての工程が、約６００℃程度のいわゆる低温プ
ロセスで行うことができる（ＲＴＡ法は１０００℃の温
度を使用するが、短時間であるため、実質的に低温プロ
セスに等しい）。更に、請求項５に記載の発明にあって
は、液相成長法により形成したシリコン酸化膜中の酸素
空位を補填する処理を行うので、絶縁膜としての特性が
向上する。
ては、全ての工程が、約６００℃程度のいわゆる低温プ
ロセスで行うことができる（ＲＴＡ法は１０００℃の温
度を使用するが、短時間であるため、実質的に低温プロ
セスに等しい）。更に、請求項５に記載の発明にあって
は、液相成長法により形成したシリコン酸化膜中の酸素
空位を補填する処理を行うので、絶縁膜としての特性が
向上する。
【００１４】
【実施例】本発明の実施例を図１及び図２に基づいて説
明する。各図は本発明の薄膜トランジスタを作成するプ
ロセスを示す断面図である。 工程：石英ガラス等の透明絶縁基板１の上に、減圧Ｃ
ＶＤ法（温度４５０℃、使用ガス：Ｓｉ2Ｈ6）又はプラ
ズマＣＶＤ法（温度３００℃、使用ガス：ＳｉＨ4）に
より、アモルファスシリコン膜２を０.０７μｍ堆積さ
せる（図１Ａ）。
明する。各図は本発明の薄膜トランジスタを作成するプ
ロセスを示す断面図である。 工程：石英ガラス等の透明絶縁基板１の上に、減圧Ｃ
ＶＤ法（温度４５０℃、使用ガス：Ｓｉ2Ｈ6）又はプラ
ズマＣＶＤ法（温度３００℃、使用ガス：ＳｉＨ4）に
より、アモルファスシリコン膜２を０.０７μｍ堆積さ
せる（図１Ａ）。
【００１５】工程：これを電気炉内に入れ、温度５９
０℃で４８時間のアニールを行って、前記アモルファス
シリコン膜２を多結晶シリコン膜３として変質させる
（図１Ｂ）。 工程：前記多結晶Ｓｉ膜３をレジスト塗布、マスク露
光、現像等の工程を経てパターニングし、この上に、Ｌ
ＰＤ法によりＬＰＤ−ＳｉＯ2膜４を０．１μｍの膜厚
になるように堆積させる（図１Ｃ）。
０℃で４８時間のアニールを行って、前記アモルファス
シリコン膜２を多結晶シリコン膜３として変質させる
（図１Ｂ）。 工程：前記多結晶Ｓｉ膜３をレジスト塗布、マスク露
光、現像等の工程を経てパターニングし、この上に、Ｌ
ＰＤ法によりＬＰＤ−ＳｉＯ2膜４を０．１μｍの膜厚
になるように堆積させる（図１Ｃ）。
【００１６】工程：水蒸気雰囲気中で温度６００℃で
のアニール又は温度１１００℃での急速アニール（ＲＴ
Ａ法：Rapid Thermal Annealing）を行い、前記多結晶
Ｓｉ膜３の表面を酸化させ、多結晶Ｓｉ膜３とＬＰＤ−
ＳｉＯ2膜４との界面に膜厚約０．０１μｍ以下の薄い
熱酸化膜５を形成する（図１Ｄ）。 工程：前記ＬＰＤ−ＳｉＯ2膜４の上に、減圧ＣＶＤ
法により、リン（Ｐ）をドープした多結晶シリコン層６
を０．３μｍ程度堆積させる（図２Ａ）。
のアニール又は温度１１００℃での急速アニール（ＲＴ
Ａ法：Rapid Thermal Annealing）を行い、前記多結晶
Ｓｉ膜３の表面を酸化させ、多結晶Ｓｉ膜３とＬＰＤ−
ＳｉＯ2膜４との界面に膜厚約０．０１μｍ以下の薄い
熱酸化膜５を形成する（図１Ｄ）。 工程：前記ＬＰＤ−ＳｉＯ2膜４の上に、減圧ＣＶＤ
法により、リン（Ｐ）をドープした多結晶シリコン層６
を０．３μｍ程度堆積させる（図２Ａ）。
【００１７】工程：前記多結晶Ｓｉ層６をレジスト７
塗布、マスク露光、現像等の工程を経てパターニング
し、ゲート電極８として加工する。更に、このゲート電
極８をマスクとして、イオン注入法により前記多結晶シ
リコン膜３にソース、ドレイン領域９、１０を形成し、
温度６００℃で１時間加熱して、これらの領域を活性化
させる。尚、不純物領域の活性化はレーザアニールで行
ってもよい（図２Ｂ）。
塗布、マスク露光、現像等の工程を経てパターニング
し、ゲート電極８として加工する。更に、このゲート電
極８をマスクとして、イオン注入法により前記多結晶シ
リコン膜３にソース、ドレイン領域９、１０を形成し、
温度６００℃で１時間加熱して、これらの領域を活性化
させる。尚、不純物領域の活性化はレーザアニールで行
ってもよい（図２Ｂ）。
【００１８】工程：前記レジスト７をアッシングした
後、工程で形成したデバイスの表面に、減圧ＣＶＤ法
によりシリコン酸化膜からなる層間絶縁膜１１を堆積す
る（図２Ｃ）。 工程：通常の方法により、前記層間絶縁膜１１、ＬＰ
Ｄ−ＳｉＯ2膜４及び熱酸化膜５に、前記ソース領域９
及びドレイン領域１０に通じるコンタクトホール１２、
１３を形成し、スパッタ法によりアルミニウム合金を蒸
着して、ソース、ドレイン電極１４、１５を形成する。
後、工程で形成したデバイスの表面に、減圧ＣＶＤ法
によりシリコン酸化膜からなる層間絶縁膜１１を堆積す
る（図２Ｃ）。 工程：通常の方法により、前記層間絶縁膜１１、ＬＰ
Ｄ−ＳｉＯ2膜４及び熱酸化膜５に、前記ソース領域９
及びドレイン領域１０に通じるコンタクトホール１２、
１３を形成し、スパッタ法によりアルミニウム合金を蒸
着して、ソース、ドレイン電極１４、１５を形成する。
【００１９】以上の、ＴＦＴの製造プロセスにあって
は、温度約６００℃以下の、所謂低温プロセスで製造で
きるため（工程でのＲＴＡ法は温度１０００℃を越え
るが、短時間であるため、実質的に低温プロセスに等し
い）、基板として石英ではなく、比較的安価なガラス等
の材料を採用することができ、製造コストの低減を実現
できる。
は、温度約６００℃以下の、所謂低温プロセスで製造で
きるため（工程でのＲＴＡ法は温度１０００℃を越え
るが、短時間であるため、実質的に低温プロセスに等し
い）、基板として石英ではなく、比較的安価なガラス等
の材料を採用することができ、製造コストの低減を実現
できる。
【００２０】尚、本実施例にあっては、能動層として多
結晶シリコンを用いたが、アモルファスシリコンを用い
ても良いことは勿論である。また、多結晶シリコンの製
造も、本実施例の通りアモルファスシリコンをアニール
する方法に限定するものではなく、ＣＶＤ等により直接
堆積させてもよい。また、本実施例にあっては、ＬＰＤ
−ＳｉＯ2膜４と熱酸化膜５とでゲート酸化膜を構成し
ている。前述した通り、ＬＰＤ−ＳｉＯ2膜４には酸素
空位が存在するが、引き続いて行われる水蒸気雰囲気
（酸素を含む雰囲気）での熱処理により酸素が補填され
て酸素空位が改善されるだけでなく、工程で前記多結
晶Ｓｉ膜３とＬＰＤ−ＳｉＯ2膜４との界面に薄い熱酸
化膜５を形成することにより、界面準位密度が低減され
る。
結晶シリコンを用いたが、アモルファスシリコンを用い
ても良いことは勿論である。また、多結晶シリコンの製
造も、本実施例の通りアモルファスシリコンをアニール
する方法に限定するものではなく、ＣＶＤ等により直接
堆積させてもよい。また、本実施例にあっては、ＬＰＤ
−ＳｉＯ2膜４と熱酸化膜５とでゲート酸化膜を構成し
ている。前述した通り、ＬＰＤ−ＳｉＯ2膜４には酸素
空位が存在するが、引き続いて行われる水蒸気雰囲気
（酸素を含む雰囲気）での熱処理により酸素が補填され
て酸素空位が改善されるだけでなく、工程で前記多結
晶Ｓｉ膜３とＬＰＤ−ＳｉＯ2膜４との界面に薄い熱酸
化膜５を形成することにより、界面準位密度が低減され
る。
【００２１】尚、前記酸素空位を酸素で改善するため
に、水蒸気雰囲気中での熱処理としたが、例えば、酸素
プラズマ処理でもよく、要は、酸素を補填するような処
理であればよい。
に、水蒸気雰囲気中での熱処理としたが、例えば、酸素
プラズマ処理でもよく、要は、酸素を補填するような処
理であればよい。
【００２２】
【発明の効果】本発明の薄膜トランジスタ及びその製造
方法にあっては、ＬＰＤ法の利点を生かし、能動層と非
単結晶シリコンの上に、ＬＰＤ法により、ステップカバ
レッジ性が良く且つ膜厚が均一になるようにシリコン酸
化膜を形成し、しかも、非単結晶シリコン膜とＬＰＤ−
ＳｉＯ2膜との界面に熱酸化膜を形成することで、ゲー
ト絶縁膜としての界面準位密度を改善する。
方法にあっては、ＬＰＤ法の利点を生かし、能動層と非
単結晶シリコンの上に、ＬＰＤ法により、ステップカバ
レッジ性が良く且つ膜厚が均一になるようにシリコン酸
化膜を形成し、しかも、非単結晶シリコン膜とＬＰＤ−
ＳｉＯ2膜との界面に熱酸化膜を形成することで、ゲー
ト絶縁膜としての界面準位密度を改善する。
【００２３】即ち、基板上の各ＴＦＴにおいて、夫々の
ゲート酸化膜の膜厚にバラツキが生じにくく、ほぼ同等
の特性を得ることができるので、これをＬＣＤ等の表示
デバイスに採用した場合の表示特性を向上させることが
できる。特に、請求項３又は４に記載の薄膜トランジス
タの製造方法にあっては、温度約６００℃以下の、所謂
低温プロセスで製造できるため、基板として高価な石英
ではなく、比較的安価なガラス等の材料を採用すること
ができ、製造コストの低減を実現できる。
ゲート酸化膜の膜厚にバラツキが生じにくく、ほぼ同等
の特性を得ることができるので、これをＬＣＤ等の表示
デバイスに採用した場合の表示特性を向上させることが
できる。特に、請求項３又は４に記載の薄膜トランジス
タの製造方法にあっては、温度約６００℃以下の、所謂
低温プロセスで製造できるため、基板として高価な石英
ではなく、比較的安価なガラス等の材料を採用すること
ができ、製造コストの低減を実現できる。
【００２４】更に、請求項５に記載の薄膜トランジスタ
の製造方法にあっては、液相成長法で形成した絶縁膜の
特性を向上させることができるので、デバイスとしての
信頼性を確保できる。
の製造方法にあっては、液相成長法で形成した絶縁膜の
特性を向上させることができるので、デバイスとしての
信頼性を確保できる。
【図面の簡単な説明】
【図１】本発明の実施例における薄膜トランジスタの製
造プロセスを示す断面図である。
造プロセスを示す断面図である。
【図２】本発明の実施例における薄膜トランジスタの製
造プロセスを示す断面図である。
造プロセスを示す断面図である。
１ 絶縁基板 ３ 多結晶シリコン膜（非単結晶シリコン膜） ４ ＬＰＤ−ＳｉＯ2膜（シリコン酸化膜） ５ 熱酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 21/265 Ｐ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/265 H01L 21/316 H01L 21/336
Claims (5)
- 【請求項１】 絶縁基板の上に能動層として形成された
非単結晶シリコン膜と、この非単結晶シリコン膜の上に
液相成長法により形成されたシリコン酸化膜と、このシ
リコン酸化膜と前記非単結晶シリコン膜との間に形成さ
れた熱酸化膜とを備え、この熱酸化膜及び前記シリコン
酸化膜をゲート絶縁膜として使用することを特徴とした
薄膜トランジスタ。 - 【請求項２】 絶縁基板の上に能動層としての非単結晶
シリコン膜を形成する工程と、この非単結晶シリコン膜
をパターニングしてアイランド化する工程と、前記絶縁
基板の上に液相成長法により前記非単結晶シリコン膜を
覆うシリコン酸化膜を形成する工程と、熱処理により前
記非単結晶シリコン膜とシリコン酸化膜との界面に熱酸
化膜を形成する工程と、前記熱酸化膜及びシリコン酸化
膜をゲート絶縁膜として、前記絶縁基板の上にＭＩＳ型
トランジスタを形成する工程とを含むことを特徴とした
薄膜トランジスタの製造方法。 - 【請求項３】 絶縁基板の上にＣＶＤ法により多結晶シ
リコン膜を形成する工程と、前記多結晶シリコン膜をパ
ターニングしてアイランド化する工程と、この上に液相
成長法により前記多結晶シリコン膜を覆うシリコン酸化
膜を形成する工程と、低温アニール法又はＲＴＡ(Rapid
Thermal Annealing)法により前記多単結晶シリコン膜
とシリコン酸化膜との界面に熱酸化膜を形成する工程
と、前記シリコン酸化膜の上にゲート電極としての導電
層を形成する工程と、前記多結晶シリコン膜に不純物を
注入してソース、ドレイン領域を形成する工程とを含む
ことを特徴とした薄膜トランジスタの製造方法。 - 【請求項４】 前記多結晶シリコン膜は、ＣＶＤ法によ
りアモルファスシリコン膜を堆積した後に、これを低温
でアニールすることにより形成したことを特徴とする請
求項３に記載の薄膜トランジスタの製造方法。 - 【請求項５】 前記液相成長法により形成したシリコン
酸化膜中の酸素空位を補填する処理を行うことを特徴と
した請求項１、２、３又は４に記載の薄膜トランジスタ
及び薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31652593A JP3162897B2 (ja) | 1993-12-16 | 1993-12-16 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31652593A JP3162897B2 (ja) | 1993-12-16 | 1993-12-16 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169968A JPH07169968A (ja) | 1995-07-04 |
| JP3162897B2 true JP3162897B2 (ja) | 2001-05-08 |
Family
ID=18078079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31652593A Expired - Fee Related JP3162897B2 (ja) | 1993-12-16 | 1993-12-16 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162897B2 (ja) |
-
1993
- 1993-12-16 JP JP31652593A patent/JP3162897B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169968A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5693541A (en) | Method for manufacturing a semiconductor device using a silicon nitride mask | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
| JP4188330B2 (ja) | 半導体素子の製造方法 | |
| KR100607768B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| JP3162897B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| KR100253971B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPH04324683A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP3348259B2 (ja) | 薄膜形成方法 | |
| KR100200706B1 (ko) | 폴리실리콘 박막트랜지스터 액정표시소자의 제조방법 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |