JP3159561B2 - 結晶性薄膜用電極 - Google Patents

結晶性薄膜用電極

Info

Publication number
JP3159561B2
JP3159561B2 JP06965993A JP6965993A JP3159561B2 JP 3159561 B2 JP3159561 B2 JP 3159561B2 JP 06965993 A JP06965993 A JP 06965993A JP 6965993 A JP6965993 A JP 6965993A JP 3159561 B2 JP3159561 B2 JP 3159561B2
Authority
JP
Japan
Prior art keywords
layer
thin film
platinum
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06965993A
Other languages
English (en)
Other versions
JPH06283706A (ja
Inventor
克己 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP06965993A priority Critical patent/JP3159561B2/ja
Publication of JPH06283706A publication Critical patent/JPH06283706A/ja
Priority to US08/801,761 priority patent/US6507478B1/en
Application granted granted Critical
Publication of JP3159561B2 publication Critical patent/JP3159561B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/304Beam type
    • H10N30/306Cantilevers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複合酸化物の結晶酸化
膜用電極に関するものであり、特に、複合酸化物の結晶
酸化膜の結晶性向上に関する。
【0002】
【従来の技術】永久双極子モーメントに基づく自発分極
を有する誘電体のうち、電界を加えることにより分極方
向を反転させることが可能なものを強誘電体と呼ぶ。強
誘電体の中でも、結晶内のイオンが平衡位置から変位す
ることによって自発分極を生じ、ABO3の化学式を持
つものはペロブスカイト形強誘電体と呼ばれている。
【0003】ペロブスカイト形強誘電体であるチタン酸
ジルコン酸鉛(以下PZTという)はPbZrO3−P
bTiO3の二成分系固溶体磁器である。PZTを用い
た強誘電体薄膜は絶縁膜として半導体装置である強誘電
体メモリや強誘電体キャパシタ等に利用されている。
【0004】PZTを用いた強誘電体キャパシタ40に
ついて、図7を用いて説明する。強誘電体キャパシタ4
0においては、シリコン基板2上に順次、シリコン酸化
膜4、下部電極13、PZT薄膜8、上部電極10が設
けられている。上部電極10は、白金で構成されてお
り、下部電極13は、チタン層5および白金層6から構
成されている。
【0005】PZT薄膜8の電気的特性を、図6のヒス
テリシスループに基づいて説明する。図6において、縦
軸は分極Pを示し、横軸は電界Eを示す。抗電圧よりも
大きな電圧を印加することにより、PZT薄膜8は与え
られた電界の方向とほぼ同じ方向に分極する(図6P
1)。電圧が遮断されても、分極状態はほぼそのまま維
持される(図6Q1)。残留分極を除去する場合は、反
対方向に電界を与える必要があり、逆方向に電圧が印加
される。これにより、分極状態が反転する(図6R
1)。電圧が遮断されても、反転状態はほぼそのまま維
持される(図6S1)。分極の反転は電界Ec2及び−
Ec2を分岐点として生じている。
【0006】このように、PZT薄膜8を用いて半導体
装置を作製すると上記のような電気的特性が認められる
ため、PZT薄膜8は強誘電体メモリや強誘電体キャパ
シタ等の絶縁部材として重要になっている。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
強誘電体体キャパシタ40には次のような問題があっ
た。強誘電体キャパシタ40の製造方法においては、P
ZT薄膜8の配向性および結晶性を向上させるために
は、下部電極13を形成する工程で、スパッタリングの
際、熱処理を行なう必要があった。したがって、リフト
オフ法を使用することができず、イオンミリングにより
形成した白金層を所定の形状に成形するようにしてい
た。
【0008】なぜなら、リフトオフ法は不要な部分をレ
ジストで覆い、基板全面に層を形成した後、レジストと
ともに不要な部分の層を除去する方法である。一般にレ
ジストの耐熱温度は130℃程度であるので、スパッタ
リングの際、熱処理が必要な製法には用いることができ
ないからである。
【0009】しかし、イオンミリング法は、選択比がほ
とんどなく、基板表面にあたえるダメージが大きい。
【0010】すなわち、従来の強誘電体キャパシタ40
においては、基板表面にダメージを与えることなく、P
ZT薄膜8の配向性および結晶性を向上させることはで
きなかった。
【0011】この発明は、上記のような問題点を解決
し、基板表面に損傷を与えることなく、配向性の高い結
晶性薄膜を形成することができる複合酸化物の結晶酸化
膜用電極を提供することを目的とする。
【0012】
【課題を解決するための手段】請求項1の複合酸化物の
結晶酸化膜用電極は、タンタルで構成された第1層と、
前記第1層の上にチタンで構成された第2層と、前記第
2層の上に白金で構成された層であってこの層の上には
複合酸化物の結晶性薄膜が形成される第3層、とを備え
ている。
【0013】
【作用】請求項1の複合酸化物の結晶酸化膜用電極にお
いては、タンタルで構成された第1層と白金で構成され
た第3層との間に、チタンで構成された第2層を備えて
いる。したがって、測定結果に示すように、第3層の上
に形成する複合酸化物の結晶性を向上させることができ
る。
【0014】
【実施例】本発明の一実施例を図面に基づいて説明す
る。図1に本発明の一実施例による強誘電体キャパシタ
1を示す。
【0015】図に示すように、強誘電体体キャパシタ1
は、シリコン基板2上に順次、シリコン酸化膜4、下部
電極13、PZT薄膜8、および上部電極10が設けら
れている。上部電極10は、白金で構成されており、下
部電極13は、タンタル層11、チタン層12および白
金層6から構成されている。
【0016】つぎに、図2を用いて、強誘電体キャパシ
タ1の製造方法を説明する。まず、半導体基板2(Si
[100])の全面に600nmのシリコン酸化膜4
(SiO2)を熱酸化により形成する。この状態で、下
部電極13を形成する半導体基板領域以外を図2Aに示
すように、レジスト61で覆い、リフトオフ用レジスト
パターンを形成する。
【0017】つぎに、図2Bに示すように、全面に、下
部電極13を形成する。本実施例においては、RFマグ
ネトロンスパッタ法により、20℃で以下の条件で行な
った。
【0018】1)タンタル層11 :アルゴン圧力[4mTorr] :高周波パワー[300W/4インチφ] :膜厚[50nm] 2)チタン層11 :アルゴン圧力[10mTorr] :高周波パワー[300W/4インチφ] :膜厚[5nm] 3)白金層6 :アルゴン圧力[2mTorr] :高周波パワー[500W/4インチφ] :膜厚[200nm] この状態で、レジスト61を除去する。これにより、必
要部分の下部電極13のみが、図2Cに示すように、シ
リコン酸化膜4の上に形成される。
【0019】つぎに、図2Dに示すように、下部電極1
3の上に、230nmのPZT薄膜8を形成する。本実
施例においては、Sol−Gel(ゾルゲル)法によっ
て、つぎのようにして、形成した。
【0020】スピンコート法を用い、3000rpmで
前記PZT前駆体溶液を下部電極13の上に塗布したの
ち、乾燥させる。本実施例においては、150℃のN2
雰囲気で15分乾燥させた。つぎに、ベークする。本実
施例においては、400℃の空気雰囲気で30分ベーク
した。これらの塗布・乾燥・ベークの各工程を必要膜厚
になるまで繰り返す。本実施例においては、5回繰り返
すことにより、膜厚230nmを得た。
【0021】つぎに、この構造体をRTA(Rapid Ther
mal Annealing)装置を用いて酸素雰囲気中700℃で1分
間熱処理を行う。これにより、PZT薄膜8は焼結して
結晶化し成膜する。
【0022】この状態から、ホトレジストを用いたエッ
チングを行ない、図2Dに示すように、PZT薄膜8が
成形される。
【0023】レジストを除去した後、下部電極13の白
金層を形成したのと同様にして、リフトオフ用レジスト
パターンを形成したのち、RFマグネトロンスパッタ法
により、温度条件20℃、アルゴン圧力[2mTor
r]、高周波パワー[500W/4インチφ]、膜厚
[200nm]で白金層で構成された上部電極10を形
成する。
【0024】なお、本実施例においては、複合酸化物の
結晶性薄膜として、強誘電体であるPZTを用いたが、
他の強誘電体、例えば、PbTiO3、チタン酸バリウ
ム、チタン酸ビスマス、PLZT等の強誘電性を示す物
質を用いてもよい。
【0025】また、強誘電体ではなく、比誘電率の高い
物質(高誘電体)例えば、SrTiO3、MgAl
24,SrF2,TiO2等を採用してもよい。高誘電体
に用いた場合も、結晶性が向上することにより、比誘電
率が良くなる。
【0026】図3に、白金層とタンタル層との間のチタ
ン層11の膜厚を0〜20nmとした場合の、PZT<
111>の回析X線の相対強度を示す。
【0027】ここで、数値αは、熱処理することなく従
来の電極構造(白金+チタン)で下部電極を形成した場
合である。このデータから明らかなように、従来の電極
構造に比べて、白金層とタンタル層との間のチタン層1
1の膜厚を形成した電極構造の方が回析強度が大きくな
り、結晶性が向上している。
【0028】これにより、白金層6を形成する際、熱処
理しなくとも結晶性の優れたPZT薄膜を形成すること
ができる。したがって、リフトオフ法を用いて、基板に
損傷を与えることなく、白金層を形成することができ
る。
【0029】また、白金層6とシリコン酸化膜4との間
に、タンタル層11およびチタン層11を有している
為、白金層6とシリコン酸化膜4との間での相互拡散を
防止し、シリコン酸化膜4の界面に白金シリサイド等が
形成されることがない。
【0030】このように、本実施例によって、結晶性の
優れたPZT薄膜を形成することができる。これによ
り、蓄積電荷を多くできるとともに分極反転の回数が増
えても分極状態が変化しない強誘電体膜を提供すること
ができる。
【0031】図4は、上記のPZT薄膜を用いて作製し
た強誘電体不揮発性メモリ41である。不揮発性メモリ
41は、P型の基板21の表面の一部にN型のウェル領
域22が形成されている。
【0032】ウェル領域22中のゲート膜23下の両側
部分に高濃度のP型の不純物拡散層からなるソース領域
25およびドレイン領域26が形成されている。ソース
領域25およびドレイン領域26の間はチャネル領域3
0である。
【0033】チャネル領域30上には、PZT薄膜23
が設けられ、さらに、PZT薄膜23上には、導電性の
材料からなるゲート電極24が形成されている。なお、
ウェル領域22の電極領域(高濃度のN型の不純物拡散
層)27とソース領域25とは接続されている。
【0034】また、強誘電体キャパシタ1を用いて、図
5Bに示すように回路を構成して不揮発性メモリを構成
してもよい。
【0035】なお、本実施例においては、下部電極13
は、順次タンタル層11、チタン層12および白金層6
から構成されている。しかし、チタン層12を省略し、
下部電極13をタンタル層11および白金層6から構成
してもよい。このような構造としても、図3に示すよう
に、結晶性が向上する。
【0036】また、本発明によって形成した複合酸化物
をもちいて、各種のセンサ(光、温度、湿度、加速度
等)を形成したり、また、マイクロマシン等にも応用す
ることができる。
【0037】
【発明の効果】請求項1の複合酸化物の結晶酸化膜用電
極においては、タンタルで構成された第1層と白金で構
成された第3層との間に、チタンで構成された第2層を
備えている。したがって、第3層の上に形成する複合酸
化物の結晶性を向上させることができる。これにより、
第3層形成の際、熱処理をすることなく、配向性の高い
結晶性薄膜を形成することができる。すなわち、基板表
面に損傷を与えることなく、配向性の高い結晶性薄膜を
形成することができる複合酸化物の結晶酸化膜用電極を
提供することができる。
【図面の簡単な説明】
【図1】本発明に係る強誘電体キャパシタ1の要部断面
図を示す図である。
【図2】強誘電体キャパシタ1の製造工程を示す図であ
る。
【図3】チタン層11の膜厚を変化させた場合の、PZ
T<111>の回析X線の相対強度を示す図である。
【図4】本発明に係る結晶酸化膜用電極を用いた強誘電
体不揮発性メモリを示す図である。
【図5】強誘電体キャパシタ1を用いた不揮発性メモリ
の等価回路を示す。
【図6】従来のPZT薄膜のE−Pヒステリシスループ
を示す図である。
【図7】従来の強誘電体キャパシタの要部断面を示す図
である。
【符号の説明】
6・・・・白金層 11・・・タンタル層 12・・・チタン層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/822 H01L 27/04

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】タンタルで構成された第1層、 前記第1層の上にチタンで構成された第2層、 前記第2層の上に白金で構成された層であって、この層
    の上には、複合酸化物の結晶性薄膜が形成される第3
    層、 を備えたことを特徴とする結晶性薄膜用電極。
JP06965993A 1993-03-29 1993-03-29 結晶性薄膜用電極 Expired - Fee Related JP3159561B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06965993A JP3159561B2 (ja) 1993-03-29 1993-03-29 結晶性薄膜用電極
US08/801,761 US6507478B1 (en) 1993-03-29 1997-02-18 Device having a crystalline thin film of complex compound

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06965993A JP3159561B2 (ja) 1993-03-29 1993-03-29 結晶性薄膜用電極

Publications (2)

Publication Number Publication Date
JPH06283706A JPH06283706A (ja) 1994-10-07
JP3159561B2 true JP3159561B2 (ja) 2001-04-23

Family

ID=13409188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06965993A Expired - Fee Related JP3159561B2 (ja) 1993-03-29 1993-03-29 結晶性薄膜用電極

Country Status (2)

Country Link
US (1) US6507478B1 (ja)
JP (1) JP3159561B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08118663A (ja) * 1994-10-26 1996-05-14 Mita Ind Co Ltd インクジェットプリンタ用印字ヘッド及びその製造方法
DE69839540D1 (de) * 1997-06-20 2008-07-10 Seiko Epson Corp Piezoelektrisches Schichtelement, Verfahren zum Herstellen und Tintenstrahldruckkopf
US6642129B2 (en) * 2001-07-26 2003-11-04 The Board Of Trustees Of The University Of Illinois Parallel, individually addressable probes for nanolithography
US7247895B2 (en) * 2001-07-26 2007-07-24 The Board Of Trustees Of The University Of Illinois Electrostatic nanolithography probe actuation device and method
US20060289948A1 (en) * 2005-06-22 2006-12-28 International Business Machines Corporation Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof
EP1755137A1 (en) 2005-08-18 2007-02-21 University of Teheran A method of forming a carbon nanotube emitter, carbon nanotube emitter with applications in nano-printing and use thereof
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
FR2993705B1 (fr) * 2012-07-20 2015-05-29 Thales Sa Dispositif comportant une pluralite de couches minces
CN103586641B (zh) * 2013-11-15 2016-01-20 宝鸡市众邦稀有金属材料有限公司 过硫酸铵用钛钽铂复合板材的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4725877A (en) * 1986-04-11 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Metallized semiconductor device including an interface layer
US5053917A (en) * 1989-08-30 1991-10-01 Nec Corporation Thin film capacitor and manufacturing method thereof
JPH0746669B2 (ja) * 1991-05-16 1995-05-17 日本電気株式会社 薄膜キャパシタ
EP0514149B1 (en) * 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials

Also Published As

Publication number Publication date
JPH06283706A (ja) 1994-10-07
US6507478B1 (en) 2003-01-14

Similar Documents

Publication Publication Date Title
US7443649B2 (en) Ferroelectric capacitor
JP3319994B2 (ja) 半導体記憶素子
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US6410344B1 (en) Ferroelectric random access memory device and method for the manufacture thereof
JPH11126883A (ja) 半導体メモリ素子
JPH09205181A (ja) 半導体装置
KR100315264B1 (ko) 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치
JP3159561B2 (ja) 結晶性薄膜用電極
JPH09293869A (ja) 半導体装置およびその製造方法
JP2000068466A (ja) 半導体記憶装置
US6080593A (en) Method of manufacturing ferroelectric memory
JP4825373B2 (ja) 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JPH11307736A (ja) 半導体メモリ素子の製造方法
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
KR0155866B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
JP4261021B2 (ja) 半導体装置及びその製造方法
JP3363091B2 (ja) 誘電体メモリの製造方法
JPH10144867A (ja) 薄膜キャパシタ
JP3232661B2 (ja) 半導体記憶装置
KR20000014361A (ko) 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법
JPH0380562A (ja) 薄膜コンデンサの製造方法
JP2001338834A (ja) 誘電体キャパシタの製造方法
JPH05259389A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees