KR100187936B1 - 교차 코일형 아날로그 지시계기 제어장치의 반전반파 정류회로 - Google Patents

Abstract

전력 소모가 적고, 칩의 면적을 최소화 할 수 있음은 물론 출력 파형의 왜곡이 없는 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로를 개시한다.

제2정전압 발생기에서 출력되는 제2정전압과, 상반전압 파형 생성기에서 생성된 서로 위상이 상이한 두 상반전압 파형을 입력으로 하여 제2정전압과 두 상반전압 파형을 비교하고, 그 비교결과에 따라 제2정전압보다 높은 값을 가지는 상반전압 파형은 제거하고 제2정전압보다 낮은 값을 가지는 상반전압 파형은 반전시켜 출력하는 것으로서 제2정전압에 따른 소정의 기준 전류를 기준전류 출력부가 출력하고, 기준전류 출력부의 출력전류를 기준전류 공급부가 기준전류로 공급하며, 기준전류 공급부가 공급하는 기준전류를 기준으로 하여 제1 및 제2반파 정류부가 입력되는 상반전압 파형에 따른 출력전류를 출력단자로 각기 출력하며, 제1 및 제2반파 정류부의 출력전류를 반전반파 정류 출력부가 반전반파 정류하여 출력한다.

Description

교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로

본 발명은 교차코일형 아날로그 지시계기 제어장치에 있어서, 입력되는 소정 주파수의 신호를 주파수/전압 변환기에서 소정의 전압으로 변환한 후 함수 발생기 및 상반전압 파형 생성기를 통해 생성한 상반전압 파형을 반전반파 정류하여 출력하는 반전반파 정류회로에 관한 것이다.

보다 상세하게는 전류미러의 원리를 응용하는 것으로 설정된 기준전압과 상반전압 파형을 비교하여 입력되는 상반전압 파형이 기준전압보다 클 경우에 접지시키고, 기준전압보다 작을 경우에 반전 출력하여 전력 소모를 줄이고, 칩의 면적을 최소화하며, 출력신호의 파형이 왜곡되는 것을 방지할 수 잇는 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로에 관한 것이다.

제1도는 일반적인 교차코일형 아날로그 지시계기 제어장치의 일부 구성을 보인 블록도이다.

여기서, 부호 1은 동작전원(B+)으로 동작하여 소정 레벨의 정전압을 발생하는 제1정전압 발생기이고, 부호 2는 상기 제1정전압 발생기(1)가 발생한 정전압에 따라 동작하여 제2정전압을 발생 예를 들면, 상기 제1정전압 발생기(1)가 발생한 제 1 정전압의 1/2정전압을 발생하는 제2정정압 발생기이다.

부호 3은 상기 제1정전압 발생기(1)가 발생한 제1정전압에 따라 동작하고 입력되는 임의의 주파수의 신호를 직류전압으로 변환하여 출력하는 주파수/전압 변환기이다.

부호 4는 상기 제1정전압 발생기(1)가 발생한 제1정전압에 따라 동작하고 상기 주파수/전압 변환기(3)의 출력전압에 따른 소정의 함수 형태의 전압을 발생하는 함수 발생기이다.

부호 5는 상기 제2정전압 발생기(2) 및 상기 함수 발생기(4)의 출력전압에 따라 상반전압 파형(A)(B)을 발생하는 상반전압 파형 생성기이다.

부호 6은 상기 상반전압 파형 생성기(5)에서 생성된 상반전압 파형(A)(B)을 반전반파 정류하여 출력하는 반전반파 정류회로이다.

이와 같이 구성된 교차코일형 아날로그 지시계기 제어장치는 전원(B+)이 인가될 경우에 제1정전압 발생기(1)는 제1정전압을 발생하여 동작전원으로 출력한다.

이와 같은 상태에서 소정 주파수의 신호가 입력되면, 입력된 소정 주파수의 신호는 주파수/전압 변환기(3)에서 직류전압으로 변환되어 출력되고, 출력된 직류전압을 함수 발생기(4)가 소정의 함수 형태의 전압으로 변환하여 출력하게 된다.

그리고 상기 제2정전압 발생기(2)는 상기 제1정전압 발생기(1)가 발생한 정전압의 1/2 정전압을 발생하고, 제1정전압 발생기(1)가 발생한 제 1 정전압 및 제2정전압 발생기(2)가 발생한 제 2 정전압에 따라 상반전압 파형 생성기(5)가 동작하여, 상기 함수 발생기(4)가 발생한 소정의 함수 형태의 전압을 상호간에 위상이 반전되어 있는 함수 형태의 상반전압 파형(A)(B)으로 변환 및 출력하게 된다.

상기 상반전압 파형 생성기(5)가 출력하는 함수 형태의 상반전압 파형(A)(B)은 반전반파 정류회로(6)에 입력되어 반전반파 정류된다.

제2도는 종래의 반전반파 정류회로를 보인 상세 회로도이다.

이에 도시된 바와 같이 종래의 반전반파 정류회로(6)는 2개의 저항(Ra)(Rb), 2개의 다이오드(D1)(D2) 및 연산 증폭기(OP1)를 사용하는 것으로 상기 상반전압 파형 생성기(5)로부터 입력되는 함수형태의 상반전압 파형(A)(B) 즉, 입력신호(Vi)가 저항(Ra)을 통해 연산 증폭기(OP1)의 반전 입력단자(-)에 인가되게 접속됨과 아울러 그 접속점이 다이오드(D2)를 통해 연산 증폭기(OP1)의 출력단자에 접속되어 연산 증폭기(OP1)의 비반전 입력단자(+)가 접지되고, 상기 다이오드(D2) 및 연산 증폭기(OP1)의 출력단자의 접속점이 다이오드(D1) 및 저항(Rb)을 통해 연산 증폭기(OP1)의 반전 입력단자(-)에 궤환 접속되어 상기 다이오드(D1) 및 저항(Rb)의 접속점에서 출력신호(Vo)가 출력되게 구성하였다.

이와 같이 구성된 종래의 반전반파 정류회로는 전원(B+)이 공급된 상태에서 상기 상반전압 파형 생성기(5)로부터 입력되는 상반전압 파형(A)(B)인 입력신호(Vi)가 그 마이너스 입력신호(Vi)가 저항(Ra)을 통해 연산 증폭기(OP1)의 반전 입력단자(-)로 입력되는 것으로 입력신호(Vi)가 마이너스 값일 경우에 연산 증폭기(OP1)는 출력신호(V1)는 플러스 값이 된다.

상기 연산 증폭기(OP1)가 출력하는 플러스 값의 출력신호(V1)가 다이오드(D1)(D2)의 문턱 전압(threshold voltage) 이상일 경우에 다이오드(D1)가 도통 상태로 되고, 다이오드(D2)는 차단 상태로 되므로 반전반파 정류회로(6)의 출력신호(Vo)는 다음의 수학식 1과 같이 된다.

그리고 상기 상반전압 파형 생성기(5)로부터 입력되는 입력신호(Vi)가 플러스 값일 경우에 상기와는 반대로 상기 연산 증폭기(op1)의 출력신호(V1)는 마이너스 값이 된다.

상기 연산 증폭기(op1)가 출력하는 마이너스 값의 출력신호(V1)가 다이오드(D1)(D2)의 문턱 전압(threshold voltage) 이상일 경우에 다이오드(D1)가 차단 상태로 되고, 다이오드(D2)는 도통 상태로 되므로 반전반파 정류회로(6)의 출력신호(Vo)는 OV로 된다.

그러나 상기와 같은 종래의 반전반파 정류회로는 연산 증폭기(OP1)를 사용하는 것으로 연산 증폭기(OP1)를 구성하는 많은 수의 소자로 인하여 칩의 설계면적이 넓고, 또한 연산 증폭기(OP1)의 동작에 필요한 바이어스 전압을 공급해야 되어 전력 손실이 많았다.

그리고 연산 증폭기(OP1)의 출력신호(V1)의 절대 전압이 다이오드(D1)(D2)의 문턱 전압 미만의 작은 전압에 대해서는 입력신호(Vi)의 파형과 연산 증폭기(OP1)의 슬류 율(slew rate)(여기서, 슬류 율(S)은 시간(t)에 따른 전압(V)의 최대 변화비로서 전압 변화분(ΔV)과 시간 변화분(Δt)에 대하여 S=ΔV/Δt와 같이 표현되는 것으로 연산 증폭기(OP1)의 슬류 율이 입력신호(Vi)의 슬류 율보다 클 경우에 출력신호(V1)에 파형의 왜곡이 발생하지 않고, 연산 증폭기(OP1)의 슬류 율이 입력신호(Vi)의 슬류 율보다 작을 경우에는 출력신호(V1)에 파형의 왜곡이 발생함)에 의해 출력신호(V1)에 파형의 왜곡이 발생하게 되는 문제점이 있었다.

따라서 본 발명의 목적은 전력 소모가 적고, 칩의 면적을 최소화 할 수 있음은 물론 출력신호에 파형의 왜곡이 없는 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로를 제공하는 데 있다.

이러한 목적을 가지는 본 발명의 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로에 따르면, 제2정전압 발생기에서 출력되는 제2정전압과, 상반전압 파형 생성기에서 생성된 서로 위상이 상이한 두 상반전압 파형을 입력으로 하여 상기 제2정전압과 두 상반전압 파형을 비교하고, 그 비교결과에 따라 제2정전압보다 높은 값을 가지는 상반전압 파형은 제거하고 제2정전압보다 낮은 값을 가지는 상반전압 파형은 반전시켜 출력하는 것으로 하나의 공통 저항과, 상기 제2정전압에 따른 소정의 기준 전류를 출력하는 기준전류 출력부와, 상기 기준전류 출력부가 출력하는 전류를 기준전류로 공급하는 기준전류 공급부와, 상기 기준전류 공급부가 공급한 기준전류를 기준으로 하여 상반전압 파형 생성기에서 생성된 상반전압 파형에 따른 출력전류를 출력하는 제1 및 제2반파 정류부와, 상기 제1 및 제2반파 정류부의 출력전류를 전압으로 변환하여 출력하는 반전반파 정류 출력부를 구비하는 것을 특징으로 한다.

제1도는 일반적인 교차코일형 아날로그 지시계기 제어장치의 일부 구성을 보인 블록도.

제2도는 종래의 교차코일형 아날로그 지시계기 제어장치에 사용되는 반전반파 정류회로를 보인 상세 회로도.

제3a도는 본 발명의 반전반파 정류회로에서 기준전류 출력부, 제1반파 정류부, 제2반파 정류부 및 기준전류 공급부를 보인 상세 회로도.

제3b도는 본 발명의 반전반파 정류회로에서 반전반파 정류 출력부를 보인 상세 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 제1정전압 발생기 2 : 제2정전압 발생기

3 : 주파수/전압 변환기 4 : 함수 발생기

5 : 상반전압 파형 발생기 6 : 반전반파 정류회로

61 : 기준전류 출력부 62 : 제1반파 정류부

63 : 제2반파 정류부 64 : 기준전류 공급부

65 : 반전반파 정류 출력부 Q1~Q13 : 트랜지스터

Vref : 제1정전압 1/2 Vref : 제2정전압

R1~R7 : 저항 A, B : 상반전압 파형

이하, 첨부된 제3a도 및 제3b도의 도면을 참조하여 본 발명의 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로를 상세히 설명한다.

제3a도는 본 발명의 반전반파 정류회로에서 기준전류 출력부, 제1반파 정류부, 제2반파 정류부 및 기준전류 공급부를 보인 상세 회로도이다.

이에 도시된 바와 같이 본 발명은 공통 저항(R1)과, 제2정전압(1/2Vref)에 따른 소정의 기준전류를 출력하는 기준전류 출력부(61)와, 상반전압 파형 생성기(5)에서 생성된 상반전압 파형(A)(B)에 따른 출력신호를 출력단자(XO)(YO)로 출력하는 제1 및 제2반파 정류부(62)(63)와, 상기 기준전류 출력부(61)가 출력하는 기준전류를 상기 제1 및 제2반파 정류부(62)(63)가 출력단자(XO)(YO)로 출력신호를 출력하기 위한 기준전류로 공급하는 기준전류 출력부(64)를 구비한다.

상기 기준전류 출력부(61)는, 제2정전압(1/2Vref)이 트랜지스터(Q1) 베이스에 인가되게 접속되고, 트랜지스터(Q1)의 콜렉터에 정전류원(I1)이 접속됨과 아울러 트랜지스터(Q2)의 베이스에 접속되며, 트랜지스터(Q2)의 에미터에 상기 저항(R1)이 저항(R2)을 통해 접속되어 트랜지스터(Q2)의 콜렉터에서 기준전류가 출력되게 구성하였다.

그리고 상기 제1출력부(62) 및 제2출력부(63)는, 상기 상반전압 파형 생성기(5)에서 생성된 상반전압 파형(A)(B)이 트랜지스터(Q4)(Q6)의 베이스에 인가되게 접속되고, 트랜지스터(Q4)(Q6)의 콜렉터에 정전류원(I1)(I2)(I3)이 접속됨과 아울러 트랜지스터(Q3)(Q5)의 베이스에 접속되며, 트랜지스터(Q3)(Q5)의 에미터에 상기 저항(R1)이 저항(R3)(R4)을 통해 접속되어 트랜지스터(Q3)(Q5)의 콜렉터에 출력단자(XO)(YO)가 접속된다.

상기 기준전류 공급부(64)는, 상기 기준전류 출력부(61)의 트랜지스터(Q2)의 콜렉터가 트랜지스터(Q9)의 콜렉터 및 베이스와 트랜지스터(Q10)(Q11)의 베이스에 공통으로 접속되고, 트랜지스터(Q9)(Q10)(Q11)의 에미터에 접지 저항(R5)(R6)(R7)이 각기 접속되며, 트랜지스터(Q10)(Q11)의 콜렉터가 상기 트랜지스터(Q3)(Q5)의 콜렉터 및 출력단자(XO)(YO)의 접속점에 접속된다.

상기에서 저항(R1~R7)의 값은, R1 = R2 = R3 = R4이고, R5 = R6 = R7이다.

제3b도는 본 발명의 반전반파 정류회로에서 반전반파 정류 출력부(65)를 보인 상세회로도이다.

이에 도시된 바와 같이 본 발명의 반전반파 정류 출력부(65)는, 상기 제1 및 제2반파 정류부(62)(63)의 출력단자(XO)(YO)의 출력신호에 따라 소정의 전류를 출력하는 트랜지스터(Q12)(Q13)로 이루어진 입력단 전류미러와, 상기 입력단 전류미러의 출력전류에 따라 부하저항(RL)에 소정의 출력전류를 공급하는 트랜지스터(Q7)(Q8)로 이루어진 출력단 전류미러(Q7)(Q8)를 이용하여 상기 출력신호(XO)(YO)의 전류에 상응하는 반파 정류된 전압이 출력전압(Vout)으로 출력되게 구성된다.

이와 같이 구성된 본 발명의 반전반파 정류회로는 제2정전압 발생기(2)에서 출력되는 제2정전압(1/2Vref)과, 상반전압 파형 생성기(5)에서 서로 위상이 반전되어 출력되는 상반전압 파형(A)(B)을 입력으로 하여 상기 제2정전압(1/2Vref)과 두 상반전압 파형(A)(B)을 비교하고, 그 비교결과에 따라 제2정전압(1/2Vref)보다 높은 값을 가지는 상반전압 파형(A)(B)은 제거하고 제2정전압(Vref)보다 낮은 값을 가지는 상반전압 파형(A)(B)은 반전시켜 제3b도의 반전반파 정류 출력부(65)를 통해 출력하는 것으로서 제2정전압 발생기(2)에서 출력되는 제2정전압(1/2Vref)과, 상반전압 파형 생성기(5)에서 생성된 상반전압 파형(A)(B)이 기준전류 출력부(61), 제1반파 정류부(62) 및 제2반파 정류부(63)의 입력 트랜지스터(Q1)(Q4)(Q6)의 베이스에 입력되고, 제1정전압 발생기(1)에서 발생된 제1정전압(Vref)에 의해 세 개의 입력 트랜지스터(Q1)(Q4)(Q6)가 동작하게 된다.

여기서, 기준전류 출력부(61)의 출력 트랜지스터(Q2)의 에미터에 걸리는 전압은 제2정전압(1/2Vref)에서 두 트랜지스터(Q1)(Q2)의 베이스와 에미터의 사이의 전압을 더한 값으로서 항상 일정한 값이 되므로 트랜지스터(Q2)의 에미터에는 항상 일정한 전류가 흐르게 되고, 이 트랜지스터(Q2)의 에미터 전류는 두 출력단자(XO)(YO)로 출력되는 출력전류의 기준 전류가 된다.

상기 트랜지스터(Q2)의 에미터 전류를 수식으로 나타내면 다음의 수학식 2와 같다.

여기서, Q2i는 트랜지스터(Q2)의 에미터 전류이고, Qbe1 및 Qbe2는 트랜지스터(Q1)(Q2)의 베이스와 에미터 사이의 전압이다.

그리고 제1반파 정류부(62)의 출력 트랜지스터(Q3)의 에미터에 걸리는 전압은 상반전압 파형(A)에서 두 트랜지스터(Q3)(Q4)의 베이스와 에미터 사이의 전압을 더한 값으로서 상반전압 파형(A)에 따라 출력 트랜지스터(Q3)의 에미터에 걸리는 전압이 가변된다.

여기서, 제2정전압(1/2Vref)과 상반전압 파형(A)의 레벨에 차이가 있을 경우에 제2정전압(1/2Vref) 및 상반전압 파형(A)의 레벨 차에 의해, 동일한 값을 가지는 저항(R2)(R3)에서의 전압 강하가 상이하게 발생하고, 이로 인하여 트랜지스터(Q2)(Q3)의 에미터로 흐르는 전류는 서로 상이하게 된다.

출력 트랜지스터(Q3)의 에미터 전류는 다음의 수학식 3과 같다.

여기서, Q3i는 트랜지스터(Q3)의 에미터 전류이고, Qbe3 및 Qbe4는 트랜지스터(Q3)(Q4)의 베이스와 에미터 사이의 전압이다.

그리고 트랜지스터(Q2)(Q3)의 콜렉터 사이에는 기준전류 공급부(64)의 트랜지스터(Q9)(Q10)가 전류미러로 구성되어 있으므로 트랜지스터(Q3)로 흐르는 전류(Q3i)가 트랜지스터(Q2)로 흐르는 전류(Q2i)보다 많을 경우에 그 차이에 해당하는 전류가 트랜지스터(Q3)의 콜렉터에 연결되어 있는 출력단자(XO)로 흐르게 된다.

만일 상기와는 반대로 트랜지스터(Q3)로 흐르는 전류(Q3i)가 트랜지스터(Q2)로 흐르는 기준전류(Q2i)보다 적을 경우에는 트랜지스터(Q3)의 콜렉터에 연결되어 있는 출력단자(XO)로부터 전류가 입력되어야 하나, 제3b도에서와 같이 출력단자(XO)는 부하단이므로 아무런 전류를 공급해 줄 수 없다.

그러므로 트랜지스터(Q3)로 흐르는 전류(Q3i)가 트랜지스터(Q2)로 흐르는 기준전류(Q2i)보다 적을 경우에 출력단자(XO)에는 아무런 전류도 흐르지 않게 되어 출력단자(XO)에 출력되는 출력전류는 다음의 수학식 4와 같이 수식화 된다.

여기서, IXO는 출력단자(XO)의 출력전류이다.

한편, 상기 두 상반전압 파형(A)(B)은 항상 서로 반전되는 값을 가지므로 출력단자(XO)로 전류가 흐르지 않을 경우에 출력단자(YO)로 전류가 흐르게 되고, 반대로 출력단자(YO)로 전류가 흐르지 않을 경우에는 출력단자(XO)로 전류가 흐르게 되므로 출력단자(YO)에 대해서도 상기 출력단자(XO)에서와 같은 방법으로 다음의 수학식 5 및 수학식 6이 유도된다.

여기서, Q5i는 트랜지스터(Q5)의 에미터 전류이고, Qbe5 및 Qbe6은 트랜지스터(Q5)(Q6)의 베이스와 에미터 사이의 전압이다.

여기서, IYO는 출력단자(YO)의 출력전류이다.

이렇게 하여 제1반파 정류부(62) 및 제2반파 정류부(63)의 출력단자(XO)(YO)에는 서로 180도의 위상차이를 가지는 반파 정류된 형태의 출력전류가 출력된다.

이와 같이 출력단자(XO)(YO)로 출력되는 출력전류는 제3b도에 도시된 반전반파 정류 출력부(65)로 입력되는 것으로 반전반파 정류 출력부(65)는 출력단자(XO)(YO)의 출력전류를 입력하여 트랜지스터(Q12)(Q13)로 이루어진 입력단 전류 미러 및 트랜지스터(Q7)(Q8)로 이루어진 출력단 전류 미러를 통해 부하저항(RL)으로 흐르게 하고, 부하저항(RL)으로 흐르는 전류에 따라 발생되는 전압 강하 값이 출력전압(Vout)으로 출력된다.

즉, 반전반파 정류 출력부(65)의 출력전압(Vout)은 다음의 수학식 7과 같이 상기 제1반파 정류부(62) 및 제2반파 정류부(63)가 출력단자(XO)(YO)로 출력하는 출력전류에 따른 반파 정류된 출력전압(Vout)을 출력하게 된다.

이상에서와 같이 본 발명의 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로에 따르면, 트랜지스터와 저항만으로 반파 정류를 수행하므로 기존의 다이오드와 연산 증폭기로 이루어진 종래의 반전반파 정류회로의 단점인 과다한 전력 소모를 줄일 수 있고, 넓은 칩의 설계면적과 다이오드의 문턱전압에 기인하여 발생할 수 있는 출력전압의 파형 왜곡을 최소화시킬 수 있다.

Claims (4)

1. 제1정전압 발생기와, 상기 제1정전압 발생기가 발생한 제1정전압의 1/2 정전압을 제2정전압으로 발생하는 제2정전압 발생기와, 입력되는 소정 주파수의 신호를 소정의 전압으로 변환하는 주파수/전압 변환기와, 상기 주파수/전압 변환기의 출력전압에 따른 함수 형태의 전압을 발생하는 함수 발생기와, 상기 함수 발생기가 발생한 함수 형태의 전압에 따른 상반전압 파형을 생성하는 상반전압 파형 생성기와, 상기 상반전압 파형 생성기가 생성한 상반전압 파형을 반전반파하여 출력하는 반전반파 정류회로를 구비한 교차코일형 아날로그 지시계기 제어장치에 있어서, 공통 저항; 상기 제2정전압에 따른 소정의 기준전류를 출력하는 기준전류 출력부; 상기 기준전류 출력부의 출력전류를 기준전류로 공급하는 기준전류 공급부; 상기 기준전류 공급부가 공급한 기준전류를 기준하여 상반전압 파형 생성기에서 생성된 상반전압 파형에 따른 출력전류를 출력하는 제1 및 제2반파 정류부; 및 상기 제1 및 제2반파 정류부의 출력전류를 전압으로 변환하여 출력하는 반전반파 정류 출력부로 구성됨을 특징으로 하는 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로.
2. 제1항에 있어서, 상기 기준전류 공급부는; 전류 미러로 구성되어 상기 기준전류 출력부가 출력하는 기준전류를 상기 제1 및 제2반파 정류부에 공급하는 것을 특징으로 하는 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로.
3. 제1항 또는 제2항에 있어서, 상기 기준전류 공급부는; 상기 기준전류 출력부가 출력하는 기준전류를 상기 제1 및 제2반파 정류부에 동일한 레벨로 공급하는 것을 특징으로 하는 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로.
4. 제1항에 있어서, 상기 반전반파 정류 출력부는; 상기 제1 및 제2반파 정류부의 출력전류를 입력하는 입력단 전류미러; 상기 입력단 전류 미러의 출력전류를 출력하는 출력단 전류미러; 및 상기 출력단 전류미러의 출력전류를 전압으로 변환하여 출력하는 부하저항으로 구성됨을 특징으로 하는 교차코일형 아날로그 지시계기 제어장치의 반전반파 정류회로.