JP3285191B2 - 検相回路 - Google Patents
検相回路Info
- Publication number
- JP3285191B2 JP3285191B2 JP19199996A JP19199996A JP3285191B2 JP 3285191 B2 JP3285191 B2 JP 3285191B2 JP 19199996 A JP19199996 A JP 19199996A JP 19199996 A JP19199996 A JP 19199996A JP 3285191 B2 JP3285191 B2 JP 3285191B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- circuit
- voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、主として低圧の三
相回路における正相、逆相、欠相を判定して相回転（相
順）を検出するための検相回路に関する。
相回路における正相、逆相、欠相を判定して相回転（相
順）を検出するための検相回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】図３
は、この種の検相回路の従来技術を示している。図にお
いて、Ｒ，Ｓ，Ｔは配電線に接続された三相入力端子、
Ｐ１，Ｐ２は判定出力端子、Ｒ１〜Ｒ６は抵抗、Ｃ１〜
Ｃ８はコンデンサ、ＰＣ１，ＰＣ２はフォトカプラを示
す。
は、この種の検相回路の従来技術を示している。図にお
いて、Ｒ，Ｓ，Ｔは配電線に接続された三相入力端子、
Ｐ１，Ｐ２は判定出力端子、Ｒ１〜Ｒ６は抵抗、Ｃ１〜
Ｃ８はコンデンサ、ＰＣ１，ＰＣ２はフォトカプラを示
す。
【０００３】この検相回路は、基本的にはコンデンサＣ
１〜Ｃ６及び抵抗Ｒ１〜Ｒ４によって各相のベクトル合
成を行い、フォトカプラＰＣ１，ＰＣ２のオン、オフ状
態を検出して正相、逆相、欠相を判定している。例え
ば、フォトカプラＰＣ１，ＰＣ２のオン、オフに応じた
判定出力端子Ｐ１，Ｐ２の電圧レベルを論理「１」，
「０」に対応させ、Ｐ１，Ｐ２の論理が（０，１）であ
れば正相、同じく（１，０）であれば逆相、（１，１）
であれば欠相と判定している。
１〜Ｃ６及び抵抗Ｒ１〜Ｒ４によって各相のベクトル合
成を行い、フォトカプラＰＣ１，ＰＣ２のオン、オフ状
態を検出して正相、逆相、欠相を判定している。例え
ば、フォトカプラＰＣ１，ＰＣ２のオン、オフに応じた
判定出力端子Ｐ１，Ｐ２の電圧レベルを論理「１」，
「０」に対応させ、Ｐ１，Ｐ２の論理が（０，１）であ
れば正相、同じく（１，０）であれば逆相、（１，１）
であれば欠相と判定している。
【０００４】この方法では、コンデンサＣ１〜Ｃ６や抵
抗Ｒ１〜Ｒ４等の値のアンバランスに起因して誤差電圧
が発生すると、フォトカプラＰＣ１，ＰＣ２を不要にオ
ンさせる場合がある。特に、配電線の電圧が高い場合や
周波数の変動時にはこの誤差分が大きく、誤動作の可能
性も高くなる。
抗Ｒ１〜Ｒ４等の値のアンバランスに起因して誤差電圧
が発生すると、フォトカプラＰＣ１，ＰＣ２を不要にオ
ンさせる場合がある。特に、配電線の電圧が高い場合や
周波数の変動時にはこの誤差分が大きく、誤動作の可能
性も高くなる。
【０００５】ここで、図４は逆相検出回路のベクトル図
を示すもので、Ｔが正相ベクトル、Ｔ’が逆相ベクトル
であり、図３におけるコンデンサの分圧により電圧
ＶCC,ＶC C'を、コンデンサ及び抵抗の分圧によりＶRを
作り、ＶCC'とＶRとの電位差が５０Ｖ程度の時に逆相を
検出している。従って、正相検出時には電位差ゼロが理
想的であるが、原理的には、コンデンサや抵抗の値のば
らつき及び周波数の変動により、電位差が発生すること
になる。更に、印加電圧を５００Ｖ程度まで上昇させる
と電位差は更に増加し、しきい値の５０Ｖを超えて欠相
判定を行う場合もある。
を示すもので、Ｔが正相ベクトル、Ｔ’が逆相ベクトル
であり、図３におけるコンデンサの分圧により電圧
ＶCC,ＶC C'を、コンデンサ及び抵抗の分圧によりＶRを
作り、ＶCC'とＶRとの電位差が５０Ｖ程度の時に逆相を
検出している。従って、正相検出時には電位差ゼロが理
想的であるが、原理的には、コンデンサや抵抗の値のば
らつき及び周波数の変動により、電位差が発生すること
になる。更に、印加電圧を５００Ｖ程度まで上昇させる
と電位差は更に増加し、しきい値の５０Ｖを超えて欠相
判定を行う場合もある。
【０００６】図５は、従来の検相回路全体の構成を示し
た機能ブロック図であり、１１は正相検出回路、１２は
逆相検出回路、３１，３２は各々のレベル判定回路、４
０は検相判定回路である。上述のように、従来では特に
配電線電圧が高い場合に検出回路の出力電圧がしきい値
を超えて誤動作しやすく、例えば図５に矢印で示すよう
に、配電線電圧が逆相で電圧が大きい場合に正相検出回
路の出力がしきい値を超えて誤検出してしまう不都合が
ある。このような不都合を解決するには、定数の揃った
素子を選別する必要があり、多くのコストや調整を必要
としていた。
た機能ブロック図であり、１１は正相検出回路、１２は
逆相検出回路、３１，３２は各々のレベル判定回路、４
０は検相判定回路である。上述のように、従来では特に
配電線電圧が高い場合に検出回路の出力電圧がしきい値
を超えて誤動作しやすく、例えば図５に矢印で示すよう
に、配電線電圧が逆相で電圧が大きい場合に正相検出回
路の出力がしきい値を超えて誤検出してしまう不都合が
ある。このような不都合を解決するには、定数の揃った
素子を選別する必要があり、多くのコストや調整を必要
としていた。
【０００７】一方、他の従来技術として、特開昭５９−
１７５３２８号公報に記載された相順検出装置が知られ
ている。この相順検出装置は、各相電流をフォトカプラ
等により電圧に変換して取り出し、これをコンパレータ
により相対比較してその結果に応じ相順（正相、逆相）
を検出するものである。しかるに、この従来技術におい
ても、素子定数のばらつきや周波数変動、電圧変動に起
因する誤検出のおそれがあり、正確な相順検出を行えな
いという問題があった。
１７５３２８号公報に記載された相順検出装置が知られ
ている。この相順検出装置は、各相電流をフォトカプラ
等により電圧に変換して取り出し、これをコンパレータ
により相対比較してその結果に応じ相順（正相、逆相）
を検出するものである。しかるに、この従来技術におい
ても、素子定数のばらつきや周波数変動、電圧変動に起
因する誤検出のおそれがあり、正確な相順検出を行えな
いという問題があった。
【０００８】そこで本発明は、回路素子の定数のばらつ
きをある程度許容してコストの低減を図り、電圧変動や
周波数変動の影響が少ない検相回路を提供しようとする
ものである。
きをある程度許容してコストの低減を図り、電圧変動や
周波数変動の影響が少ない検相回路を提供しようとする
ものである。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、三相の配電線に接続される三相入力端子
がコンデンサ及び抵抗を介して第１，第２のフォトカプ
ラの入力側にそれぞれ接続され、第１，第２のフォトカ
プラの出力電流を抵抗を介して相回転に応じた電圧に変
換して出力する正相検出回路及び逆相検出回路と、一定
のしきい値と第１のフォトカプラの出力電流に相当する
正相検出回路の第１の出力電圧とを比較する第１のコン
パレータ、前記正相検出回路の第１の出力電圧と第２の
フォトカプラの出力電流に相当する電圧の抵抗分圧値で
ある逆相検出回路の第２の出力電圧とを比較する第２の
コンパレータ、第１のフォトカプラの出力電流に相当す
る電圧の抵抗分圧値である前記正相検出回路の第２の出
力電圧と第２のフォトカプラの出力電流に相当する前記
逆相検出回路の第１の出力電圧とを比較する第３のコン
パレータ、及び、前記しきい値と前記逆相検出回路の第
１の出力電圧とを比較する第４のコンパレータ、からな
るレベル比較回路と、第１、第４のコンパレータの出力
が加えられる第３のＮＡＮＤ回路、第２のコンパレータ
の出力と第３のＮＡＮＤ回路の出力が加えられる第１の
ＮＡＮＤ回路、及び、第３のコンパレータの出力と第３
のＮＡＮＤ回路の出力が加えられる第２のＮＡＮＤ回
路、を備え、第１，第２のＮＡＮＤ回路の出力端子から
正相、逆相及び欠相に対応した論理出力を得るレベル判
定回路と、を有するものである。
め、本発明は、三相の配電線に接続される三相入力端子
がコンデンサ及び抵抗を介して第１，第２のフォトカプ
ラの入力側にそれぞれ接続され、第１，第２のフォトカ
プラの出力電流を抵抗を介して相回転に応じた電圧に変
換して出力する正相検出回路及び逆相検出回路と、一定
のしきい値と第１のフォトカプラの出力電流に相当する
正相検出回路の第１の出力電圧とを比較する第１のコン
パレータ、前記正相検出回路の第１の出力電圧と第２の
フォトカプラの出力電流に相当する電圧の抵抗分圧値で
ある逆相検出回路の第２の出力電圧とを比較する第２の
コンパレータ、第１のフォトカプラの出力電流に相当す
る電圧の抵抗分圧値である前記正相検出回路の第２の出
力電圧と第２のフォトカプラの出力電流に相当する前記
逆相検出回路の第１の出力電圧とを比較する第３のコン
パレータ、及び、前記しきい値と前記逆相検出回路の第
１の出力電圧とを比較する第４のコンパレータ、からな
るレベル比較回路と、第１、第４のコンパレータの出力
が加えられる第３のＮＡＮＤ回路、第２のコンパレータ
の出力と第３のＮＡＮＤ回路の出力が加えられる第１の
ＮＡＮＤ回路、及び、第３のコンパレータの出力と第３
のＮＡＮＤ回路の出力が加えられる第２のＮＡＮＤ回
路、を備え、第１，第２のＮＡＮＤ回路の出力端子から
正相、逆相及び欠相に対応した論理出力を得るレベル判
定回路と、を有するものである。
【００１０】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１はこの実施形態を示す回路図であ
り、図３と同一の構成要素には同一の符号を付してあ
る。図１において、低圧の配電線に接続される三相入力
端子Ｒ，Ｓ，Ｔは、コンデンサＣ１〜Ｃ６及び抵抗Ｒ１
〜Ｒ４を介して第１，第２のフォトカプラＰＣ１，ＰＣ
２内の発光ダイオードの並列回路の両端にそれぞれ接続
されている。
態を説明する。図１はこの実施形態を示す回路図であ
り、図３と同一の構成要素には同一の符号を付してあ
る。図１において、低圧の配電線に接続される三相入力
端子Ｒ，Ｓ，Ｔは、コンデンサＣ１〜Ｃ６及び抵抗Ｒ１
〜Ｒ４を介して第１，第２のフォトカプラＰＣ１，ＰＣ
２内の発光ダイオードの並列回路の両端にそれぞれ接続
されている。
【００１１】フォトカプラＰＣ１，ＰＣ２内のフォトト
ランジスタのコレクタは直流電源（電源電圧ＶCC)に接
続され、エミッタは抵抗Ｒ５，Ｒ７の直列回路、抵抗Ｒ
６，Ｒ８の直列回路にそれぞれ接続されている。また、
これらの直列回路にはコンデンサＣ７，Ｃ８が各々並列
に接続されている。
ランジスタのコレクタは直流電源（電源電圧ＶCC)に接
続され、エミッタは抵抗Ｒ５，Ｒ７の直列回路、抵抗Ｒ
６，Ｒ８の直列回路にそれぞれ接続されている。また、
これらの直列回路にはコンデンサＣ７，Ｃ８が各々並列
に接続されている。
【００１２】フォトカプラＰＣ１内のフォトトランジス
タのエミッタは、コンパレータＣＰ１の反転入力端子と
コンパレータＣＰ２の非反転入力端子とに接続され、フ
ォトカプラＰＣ２内のフォトトランジスタのエミッタ
は、コンパレータＣＰ３の非反転入力端子とコンパレー
タＣＰ４の反転入力端子とに接続されている。
タのエミッタは、コンパレータＣＰ１の反転入力端子と
コンパレータＣＰ２の非反転入力端子とに接続され、フ
ォトカプラＰＣ２内のフォトトランジスタのエミッタ
は、コンパレータＣＰ３の非反転入力端子とコンパレー
タＣＰ４の反転入力端子とに接続されている。
【００１３】コンパレータＣＰ１及びコンパレータＣＰ
４の非反転入力端子は、電源電圧Ｖ CCを分圧する抵抗Ｒ
９，Ｒ１０の相互接続点に接続されている。また、コン
パレータＣＰ２の反転入力端子は、前記抵抗Ｒ６，Ｒ８
の相互接続点に接続され、コンパレータＣＰ３の反転入
力端子は、前記抵抗Ｒ５，Ｒ７の相互接続点に接続され
ている。これらのコンパレータＣＰ１〜ＣＰ４の出力端
子には、プルアップ抵抗Ｒ１１〜Ｒ１４が接続されてい
る。なお、本発明ではコンパレータ出力がオープンコレ
クタであるためプルアップ抵抗を接続しているが、直接
出力するコンパレータの場合にはこれらのプルアップ抵
抗は不要である。
４の非反転入力端子は、電源電圧Ｖ CCを分圧する抵抗Ｒ
９，Ｒ１０の相互接続点に接続されている。また、コン
パレータＣＰ２の反転入力端子は、前記抵抗Ｒ６，Ｒ８
の相互接続点に接続され、コンパレータＣＰ３の反転入
力端子は、前記抵抗Ｒ５，Ｒ７の相互接続点に接続され
ている。これらのコンパレータＣＰ１〜ＣＰ４の出力端
子には、プルアップ抵抗Ｒ１１〜Ｒ１４が接続されてい
る。なお、本発明ではコンパレータ出力がオープンコレ
クタであるためプルアップ抵抗を接続しているが、直接
出力するコンパレータの場合にはこれらのプルアップ抵
抗は不要である。
【００１４】 コンパレータＣＰ１，ＣＰ４の出力端子
は第３のＮＡＮＤ回路ＮＤ３の入力側に接続され、その
出力端子は第１，第２のＮＡＮＤ回路ＮＤ１，ＮＤ２の
各一方の入力端子に接続されている。コンパレータＣＰ
２，ＣＰ３の出力端子は、上記第１，第２のＮＡＮＤ回
路ＮＤ１，ＮＤ２の各他方の入力端子に接続されてい
る。
は第３のＮＡＮＤ回路ＮＤ３の入力側に接続され、その
出力端子は第１，第２のＮＡＮＤ回路ＮＤ１，ＮＤ２の
各一方の入力端子に接続されている。コンパレータＣＰ
２，ＣＰ３の出力端子は、上記第１，第２のＮＡＮＤ回
路ＮＤ１，ＮＤ２の各他方の入力端子に接続されてい
る。
【００１５】なお、図１において、１３，１４は後述す
る図２の正相検出回路、逆相検出回路にそれぞれ対応
し、２３，２４は正相、逆相のレベル比較回路、３３，
３４は正相、逆相のレベル判定回路にそれぞれ対応して
いる。
る図２の正相検出回路、逆相検出回路にそれぞれ対応
し、２３，２４は正相、逆相のレベル比較回路、３３，
３４は正相、逆相のレベル判定回路にそれぞれ対応して
いる。
【００１６】図２は図１の回路を機能ブロックにより表
したものであり、正相、逆相のレベル比較回路２３，２
４の出力も併せて図示してある。すなわち、本実施形態
を図５の従来技術と比較すると、正相検出回路１３、逆
相検出回路１４と正相、逆相のレベル判定回路３３，３
４との間に、両検出回路１３，１４の出力を取り込んで
比較処理を行う正相、逆相のレベル比較回路２３，２４
を備えている点が主たる相違である。ここで、検相判定
回路４０は、レベル判定回路３３，３４の出力としての
判定出力端子Ｐ１，Ｐ２の論理出力に基づき、正相、逆
相、欠相を判定する機能を持つ。
したものであり、正相、逆相のレベル比較回路２３，２
４の出力も併せて図示してある。すなわち、本実施形態
を図５の従来技術と比較すると、正相検出回路１３、逆
相検出回路１４と正相、逆相のレベル判定回路３３，３
４との間に、両検出回路１３，１４の出力を取り込んで
比較処理を行う正相、逆相のレベル比較回路２３，２４
を備えている点が主たる相違である。ここで、検相判定
回路４０は、レベル判定回路３３，３４の出力としての
判定出力端子Ｐ１，Ｐ２の論理出力に基づき、正相、逆
相、欠相を判定する機能を持つ。
【００１７】次に、この実施形態の動作を図１及び図２
を参照しつつ説明する。図１において、いま、相順がＲ
→Ｓ→Ｔで逆相であるとすると、フォトカプラＰＣ２の
出力電流がフォトカプラＰＣ１の出力電流よりも大きい
ため、コンパレータＣＰ２の反転入力端子の電圧（逆相
検出回路１４の第２の出力電圧とする）はコンパレータ
ＣＰ３の反転入力端子の電圧（正相検出回路１３の第２
の出力電圧とする）よりも高くなる。
を参照しつつ説明する。図１において、いま、相順がＲ
→Ｓ→Ｔで逆相であるとすると、フォトカプラＰＣ２の
出力電流がフォトカプラＰＣ１の出力電流よりも大きい
ため、コンパレータＣＰ２の反転入力端子の電圧（逆相
検出回路１４の第２の出力電圧とする）はコンパレータ
ＣＰ３の反転入力端子の電圧（正相検出回路１３の第２
の出力電圧とする）よりも高くなる。
【００１８】また、コンパレータＣＰ４の反転入力端子
の電圧（逆相検出回路１４の第１の出力電圧とする）は
コンパレータＣＰ１の反転入力端子の電圧（正相検出回
路１３の第１の出力電圧とする）よりも高くなり、同様
にしてコンパレータＣＰ３の非反転入力端子の電圧はコ
ンパレータＣＰ２の非反転入力端子の電圧よりも高くな
る。
の電圧（逆相検出回路１４の第１の出力電圧とする）は
コンパレータＣＰ１の反転入力端子の電圧（正相検出回
路１３の第１の出力電圧とする）よりも高くなり、同様
にしてコンパレータＣＰ３の非反転入力端子の電圧はコ
ンパレータＣＰ２の非反転入力端子の電圧よりも高くな
る。
【００１９】ここで、コンパレータＣＰ１，ＣＰ４の非
反転入力端子にはいずれも抵抗Ｒ９，Ｒ１０による電源
電圧ＶCCの分圧値がしきい値として加えられており、電
源電圧ＶCC及び抵抗Ｒ９，Ｒ１０、並びに抵抗Ｒ５〜Ｒ
８の値等を所定の値に設定しておけば、コンパレータＣ
Ｐ１，ＣＰ２，ＣＰ３，ＣＰ４の出力電圧レベルの論理
はそれぞれ「１（Ｈ）」，「０（Ｌ）」，「１」，
「０」となる。
反転入力端子にはいずれも抵抗Ｒ９，Ｒ１０による電源
電圧ＶCCの分圧値がしきい値として加えられており、電
源電圧ＶCC及び抵抗Ｒ９，Ｒ１０、並びに抵抗Ｒ５〜Ｒ
８の値等を所定の値に設定しておけば、コンパレータＣ
Ｐ１，ＣＰ２，ＣＰ３，ＣＰ４の出力電圧レベルの論理
はそれぞれ「１（Ｈ）」，「０（Ｌ）」，「１」，
「０」となる。
【００２０】従って、ＮＡＮＤ回路ＮＤ３の出力は
「１」となり、ＮＡＮＤ回路ＮＤ１の出力は「１」、Ｎ
ＡＮＤ回路ＮＤ２の出力は「０」となる。これにより、
判定出力端子Ｐ１，Ｐ２からは（１，０）という逆相の
判定出力が得られる。
「１」となり、ＮＡＮＤ回路ＮＤ１の出力は「１」、Ｎ
ＡＮＤ回路ＮＤ２の出力は「０」となる。これにより、
判定出力端子Ｐ１，Ｐ２からは（１，０）という逆相の
判定出力が得られる。
【００２１】相順が正相の場合には、詳述しないが、フ
ォトカプラＰＣ１の出力電流と同ＰＣ２の出力電流の大
小関係が逆転し、逆相時とは逆の動作によって判定出力
端子Ｐ１，Ｐ２から（０，１）という判定出力が得られ
る。また、欠相の場合には（１，１）という判定出力が
得られる。
ォトカプラＰＣ１の出力電流と同ＰＣ２の出力電流の大
小関係が逆転し、逆相時とは逆の動作によって判定出力
端子Ｐ１，Ｐ２から（０，１）という判定出力が得られ
る。また、欠相の場合には（１，１）という判定出力が
得られる。
【００２２】この実施形態では、正相検出回路１３及び
逆相検出回路１４の出力電圧を単純に相対比較するので
はなく、コンパレータＣＰ１，ＣＰ４により抵抗Ｒ９，
Ｒ１０の分圧値と正相検出回路１３及び逆相検出回路１
４の出力電圧とをそれぞれ比較してそれらの比較結果を
ＮＡＮＤ回路ＮＤ３に加え、正相検出回路１３及び逆相
検出回路１４の出力電圧をコンパレータＣＰ２，ＣＰ３
により各々比較した結果をＮＡＮＤ回路ＮＤ３の出力と
共にＮＡＮＤ回路ＮＤ１，ＮＤ２に加えて正相、逆相の
判定出力を得ている。
逆相検出回路１４の出力電圧を単純に相対比較するので
はなく、コンパレータＣＰ１，ＣＰ４により抵抗Ｒ９，
Ｒ１０の分圧値と正相検出回路１３及び逆相検出回路１
４の出力電圧とをそれぞれ比較してそれらの比較結果を
ＮＡＮＤ回路ＮＤ３に加え、正相検出回路１３及び逆相
検出回路１４の出力電圧をコンパレータＣＰ２，ＣＰ３
により各々比較した結果をＮＡＮＤ回路ＮＤ３の出力と
共にＮＡＮＤ回路ＮＤ１，ＮＤ２に加えて正相、逆相の
判定出力を得ている。
【００２３】このため、図３〜図５の従来技術と比較し
た場合、図２の出力波形に示すごとく、正相または逆相
時には常にレベル比較回路２３，２４のいずれか一方の
みから出力が得られるようになる。よって、例えば配電
線の電圧が大きい逆相時にも、誤って正相のレベル比較
回路２３から出力が得られる不都合はなく、電圧変動や
周波数変動に対して常に安定した検相判定を行うことが
できる。
た場合、図２の出力波形に示すごとく、正相または逆相
時には常にレベル比較回路２３，２４のいずれか一方の
みから出力が得られるようになる。よって、例えば配電
線の電圧が大きい逆相時にも、誤って正相のレベル比較
回路２３から出力が得られる不都合はなく、電圧変動や
周波数変動に対して常に安定した検相判定を行うことが
できる。
【００２４】同時に、フォトカプラＰＣ１，ＰＣ２より
も配電線側のコンデンサや抵抗に定数のばらつきがあっ
ても、しきい値電圧を与える抵抗Ｒ５〜Ｒ１０等が所定
の値であればディジタル的な判定出力が得られるため、
回路定数の調整に煩わされたり、特性の揃った素子を選
別することによるコスト上昇のおそれもない。
も配電線側のコンデンサや抵抗に定数のばらつきがあっ
ても、しきい値電圧を与える抵抗Ｒ５〜Ｒ１０等が所定
の値であればディジタル的な判定出力が得られるため、
回路定数の調整に煩わされたり、特性の揃った素子を選
別することによるコスト上昇のおそれもない。
【００２５】また、特開昭５９−１７５３２８号公報に
記載された相順検出装置に比べ、正相及び逆相の検出電
圧を直接的に相対比較した結果のみに基づくものではな
いから、コンデンサや抵抗の定数のばらつきがそのまま
判定結果に影響するおそれが少なく、正確な検相が可能
である。
記載された相順検出装置に比べ、正相及び逆相の検出電
圧を直接的に相対比較した結果のみに基づくものではな
いから、コンデンサや抵抗の定数のばらつきがそのまま
判定結果に影響するおそれが少なく、正確な検相が可能
である。
【００２６】
【発明の効果】以上のように本発明によれば、コンデン
サや抵抗等の回路素子の定数に若干のばらつきがあって
も正確な相回転検出が可能であり、素子の選別を容易に
してコストの低減を図ることができる。また、定数の調
整に伴う労力や時間の低減も可能である。更に、配電線
の電圧変動や周波数変動の影響を受けずに高精度な検相
を行うことができる。
サや抵抗等の回路素子の定数に若干のばらつきがあって
も正確な相回転検出が可能であり、素子の選別を容易に
してコストの低減を図ることができる。また、定数の調
整に伴う労力や時間の低減も可能である。更に、配電線
の電圧変動や周波数変動の影響を受けずに高精度な検相
を行うことができる。
【図１】本発明の実施形態を示す回路図である。
【図２】本発明の実施形態の機能ブロック図及び動作波
形図である。
形図である。
【図３】従来技術を示す回路図である。
【図４】従来技術における逆相検出回路のベクトル図で
ある。
ある。
【図５】従来技術を示す機能ブロック図及び動作波形図
である。
である。
１３ 正相検出回路 １４ 逆相検出回路 ２３，２４ レベル比較回路 ３３，３４ レベル判定回路 ４０ 検相判定回路 Ｒ，Ｓ，Ｔ 三相入力端子 Ｐ１，Ｐ２ 判定出力端子 ＰＣ１，ＰＣ２ フォトカプラ ＣＰ１〜ＣＰ４ コンパレータ ＮＤ１〜ＮＤ３ ＮＡＮＤ回路 Ｒ１〜Ｒ１４ 抵抗 Ｃ１〜Ｃ８ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−175328（ＪＰ，Ａ) 特開 昭60−131027（ＪＰ，Ａ) 実開 昭56−54478（ＪＰ，Ｕ) 実開 平４−30485（ＪＰ，Ｕ) 特公 昭45−27435（ＪＰ，Ｂ１) 特公 昭47−1425（ＪＰ，Ｂ１) 特公 昭49−5072（ＪＰ，Ｂ１) 特公 昭47−1426（ＪＰ，Ｂ１) 実公 昭41−10945（ＪＰ，Ｙ１) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 29/18
Claims (1)
- 【請求項１】 三相の配電線に接続される三相入力端子
がコンデンサ及び抵抗を介して第１，第２のフォトカプ
ラの入力側にそれぞれ接続され、第１，第２のフォトカ
プラの出力電流を抵抗を介して相回転に応じた電圧に変
換して出力する正相検出回路及び逆相検出回路と、 一定のしきい値と第１のフォトカプラの出力電流に相当
する正相検出回路の第１の出力電圧とを比較する第１の
コンパレータ、前記正相検出回路の第１の出力電圧と第
２のフォトカプラの出力電流に相当する電圧の抵抗分圧
値である逆相検出回路の第２の出力電圧とを比較する第
２のコンパレータ、第１のフォトカプラの出力電流に相
当する電圧の抵抗分圧値である前記正相検出回路の第２
の出力電圧と第２のフォトカプラの出力電流に相当する
前記逆相検出回路の第１の出力電圧とを比較する第３の
コンパレータ、及び、前記しきい値と前記逆相検出回路
の第１の出力電圧とを比較する第４のコンパレータ、か
らなるレベル比較回路と、 第１、第４のコンパレータの出力が加えられる第３のＮ
ＡＮＤ回路、第２のコンパレータの出力と第３のＮＡＮ
Ｄ回路の出力が加えられる第１のＮＡＮＤ回路、及び、
第３のコンパレータの出力と第３のＮＡＮＤ回路の出力
が加えられる第２のＮＡＮＤ回路、を備え、第１，第２
のＮＡＮＤ回路の出力端子から正相、逆相及び欠相に対
応した論理出力を得るレベル判定回路と、 を有することを特徴とする検相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19199996A JP3285191B2 (ja) | 1996-07-22 | 1996-07-22 | 検相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19199996A JP3285191B2 (ja) | 1996-07-22 | 1996-07-22 | 検相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1038943A JPH1038943A (ja) | 1998-02-13 |
| JP3285191B2 true JP3285191B2 (ja) | 2002-05-27 |
Family
ID=16283931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19199996A Expired - Fee Related JP3285191B2 (ja) | 1996-07-22 | 1996-07-22 | 検相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3285191B2 (ja) |
-
1996
- 1996-07-22 JP JP19199996A patent/JP3285191B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1038943A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4859872A (en) | Synchronizing signal processing circuit | |
| US5675239A (en) | Voltage balancing circuit | |
| JPH03201818A (ja) | 比較回路 | |
| KR19980081431A (ko) | 전원 전압 검출 장치 | |
| JP3157960B2 (ja) | 極性検出回路 | |
| JP3285191B2 (ja) | 検相回路 | |
| US5805022A (en) | Circuit for automatically regulating the gain of a differential amplifier | |
| GB2275837A (en) | Motor current detection circuit | |
| US4894863A (en) | Method for gain control in telephone sets having an electronic speech circuit, and apparatus for performing the method | |
| EP1430314B1 (en) | A minimum detector | |
| US6429741B2 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
| JPH1114682A (ja) | 電源欠相検出回路 | |
| US7235985B2 (en) | Method and device for signal amplitude detection | |
| JPH09297165A (ja) | バッテリテスタ | |
| JPS6229962B2 (ja) | ||
| JP3220995B2 (ja) | Ｉｃ回路の入力インピーダンス測定回路 | |
| US5883379A (en) | Device and method capable of converting a position signal into a frequency signal using a photoelectric position sensitive detector | |
| JPH06180333A (ja) | 電圧検出装置 | |
| CN112798849A (zh) | 一种交流电网电压检测*** | |
| KR0183939B1 (ko) | 제로 크로스 감지회로 | |
| JPH0537330A (ja) | 多段論理回路 | |
| JPS6090422A (ja) | 浮動２値化回路 | |
| JPS644416B2 (ja) | ||
| JPS6395717A (ja) | 信号受信回路 | |
| JPH01207667A (ja) | 欠相検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020220 |
|
| LAPS | Cancellation because of no payment of annual fees |