JP3153755B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3153755B2 JP3153755B2 JP34023395A JP34023395A JP3153755B2 JP 3153755 B2 JP3153755 B2 JP 3153755B2 JP 34023395 A JP34023395 A JP 34023395A JP 34023395 A JP34023395 A JP 34023395A JP 3153755 B2 JP3153755 B2 JP 3153755B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- carrier
- semiconductor carrier
- semiconductor device
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は回路構成された半導
体キャリアに対して半導体素子がフェースダウンで実装
されるタイプの半導体装置の製造方法に関するものであ
り、特に半導体キャリアと半導体素子との逆マウントを
防止した半導体装置の製造方法に関するものである。
体キャリアに対して半導体素子がフェースダウンで実装
されるタイプの半導体装置の製造方法に関するものであ
り、特に半導体キャリアと半導体素子との逆マウントを
防止した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子を回路基板に実装する
方法として、フリップチップ実装工法を用いたパッケー
ジの検討がなされている。
方法として、フリップチップ実装工法を用いたパッケー
ジの検討がなされている。
【０００３】以下、従来の半導体装置について図面を参
照しながら説明する。図１０はチップサイズパッケージ
（ＣＳＰ）と呼ばれる従来の半導体装置の平面図、図１
１はその底面図、図１２は図１０のＡ−Ａ１線に沿った
断面図である。
照しながら説明する。図１０はチップサイズパッケージ
（ＣＳＰ）と呼ばれる従来の半導体装置の平面図、図１
１はその底面図、図１２は図１０のＡ−Ａ１線に沿った
断面図である。
【０００４】図示するように、表面の電極パッド１にＡ
ｕバンプ２の形成された半導体素子３が、フェースダウ
ン方式、すなわち表面側を下向きにして多層回路基板で
ある略正方形の半導体キャリア４に接合されている。半
導体キャリア４の上面には半導体素子３との導通のため
の複数の電極５が形成されており、電極５と半導体素子
３上に形成された二段形状のＡｕバンプ２とが導電性接
着剤６で接合されている。そして、接合された半導体素
子３と半導体キャリア４との間の隙間と、半導体素子３
の端部がエポキシ系封止樹脂７によって充填被覆されて
いる。半導体素子３の端部と半導体キャリア４にかかる
部分は、封止樹脂７のフィレット部である。また半導体
キャリア４上の電極５は、配線パターン８により半導体
キャリア４表面で引き回され、ビア９により半導体キャ
リア４の裏面の外部電極端子１０に導通されている。な
お、半導体キャリア４表面の配線パターン８は、ビア９
により積層基板である半導体キャリア４の内部で引き回
されて、図１１に示すように、半導体キャリア４の裏面
で外部電極端子１０の配列を構成する。
ｕバンプ２の形成された半導体素子３が、フェースダウ
ン方式、すなわち表面側を下向きにして多層回路基板で
ある略正方形の半導体キャリア４に接合されている。半
導体キャリア４の上面には半導体素子３との導通のため
の複数の電極５が形成されており、電極５と半導体素子
３上に形成された二段形状のＡｕバンプ２とが導電性接
着剤６で接合されている。そして、接合された半導体素
子３と半導体キャリア４との間の隙間と、半導体素子３
の端部がエポキシ系封止樹脂７によって充填被覆されて
いる。半導体素子３の端部と半導体キャリア４にかかる
部分は、封止樹脂７のフィレット部である。また半導体
キャリア４上の電極５は、配線パターン８により半導体
キャリア４表面で引き回され、ビア９により半導体キャ
リア４の裏面の外部電極端子１０に導通されている。な
お、半導体キャリア４表面の配線パターン８は、ビア９
により積層基板である半導体キャリア４の内部で引き回
されて、図１１に示すように、半導体キャリア４の裏面
で外部電極端子１０の配列を構成する。
【０００５】そして従来の半導体装置では、平面形状が
略正方形状の半導体キャリア４の左上、右上、右下に位
置認識のための認識マーク１１ａ，１１ｂ，１１ｃが形
成されており、プリント基板等への実装の際は、この認
識マーク１１ａ，１１ｃによって上下左右の位置認識を
し、それにもとづいて実装していた。
略正方形状の半導体キャリア４の左上、右上、右下に位
置認識のための認識マーク１１ａ，１１ｂ，１１ｃが形
成されており、プリント基板等への実装の際は、この認
識マーク１１ａ，１１ｃによって上下左右の位置認識を
し、それにもとづいて実装していた。
【０００６】次に従来の半導体装置の製造方法について
図面を参照しながら説明する。図１３〜図１７は従来の
半導体装置の製造方法を工程順に示した断面図である。
なお図１６は半導体キャリアを示す平面図である。
図面を参照しながら説明する。図１３〜図１７は従来の
半導体装置の製造方法を工程順に示した断面図である。
なお図１６は半導体キャリアを示す平面図である。
【０００７】まず図１３に示すように、半導体素子３の
電極パッド１上にワイヤーボンディング法（ボールボン
ディング法）を用いて、Ａｕバンプ２（Ａｕ二段突起）
を形成する。この方法はＡｕワイヤー先端に形成したボ
ールをアルミニウム電極に熱圧接することにより、二段
突起の下段部を形成し（第１ボンド）、さらにワイヤー
ボンダーのキャピラリを移動させることにより形成した
Ａｕワイヤーループをもって二段突起の上段部を形成す
る（第２ボンド）。この状態においては、Ａｕ二段突起
の高さが均一でなくかつ頭頂部の平坦性にも欠けている
ために、Ａｕ二段突起を加圧することにより高さの均一
化と頭頂部の平坦化、いわゆるレベリングを行なう。
電極パッド１上にワイヤーボンディング法（ボールボン
ディング法）を用いて、Ａｕバンプ２（Ａｕ二段突起）
を形成する。この方法はＡｕワイヤー先端に形成したボ
ールをアルミニウム電極に熱圧接することにより、二段
突起の下段部を形成し（第１ボンド）、さらにワイヤー
ボンダーのキャピラリを移動させることにより形成した
Ａｕワイヤーループをもって二段突起の上段部を形成す
る（第２ボンド）。この状態においては、Ａｕ二段突起
の高さが均一でなくかつ頭頂部の平坦性にも欠けている
ために、Ａｕ二段突起を加圧することにより高さの均一
化と頭頂部の平坦化、いわゆるレベリングを行なう。
【０００８】次に図１４に示すように、半導体素子３上
のＡｕバンプ２に導電性接着剤６を供給する。導電性接
着剤６としては、前述と同様に信頼性、熱応力などを考
慮してたとえばバインダーとしてエポキシレジン、導体
フィラーとしてＡｇ−Ｐｄ合金によりなる接着剤を用い
ている。
のＡｕバンプ２に導電性接着剤６を供給する。導電性接
着剤６としては、前述と同様に信頼性、熱応力などを考
慮してたとえばバインダーとしてエポキシレジン、導体
フィラーとしてＡｇ−Ｐｄ合金によりなる接着剤を用い
ている。
【０００９】次に図１５に示すように、半導体素子３の
表面を下向きにして実装する方法であるフリップチップ
方式によって、半導体素子３上の導電性接着剤６が供給
されたＡｕバンプ２と、表面の電極５が配線パターン８
により表面引き回しされ、ビア９によりその内部で引き
回されてその裏面の外部電極端子１０に導通された半導
体キャリア４の電極５とを位置精度よく合わせて接合し
た後、一定の温度にて熱硬化させる。この半導体素子３
と半導体キャリア４との接合は、図１６の半導体キャリ
ア４の概略平面図に示すように、半導体キャリア４の左
上、右上、右下の認識マーク１１ａ，１１ｂ，１１ｃの
うち、左上、右下の認識マーク１１ａ，１１ｃを認識し
て行なうもので、左上、右下に認識マークが存在するか
どうかにより行なうものである。
表面を下向きにして実装する方法であるフリップチップ
方式によって、半導体素子３上の導電性接着剤６が供給
されたＡｕバンプ２と、表面の電極５が配線パターン８
により表面引き回しされ、ビア９によりその内部で引き
回されてその裏面の外部電極端子１０に導通された半導
体キャリア４の電極５とを位置精度よく合わせて接合し
た後、一定の温度にて熱硬化させる。この半導体素子３
と半導体キャリア４との接合は、図１６の半導体キャリ
ア４の概略平面図に示すように、半導体キャリア４の左
上、右上、右下の認識マーク１１ａ，１１ｂ，１１ｃの
うち、左上、右下の認識マーク１１ａ，１１ｃを認識し
て行なうもので、左上、右下に認識マークが存在するか
どうかにより行なうものである。
【００１０】そして図１７に示すように、エポキシ系封
止樹脂７を半導体素子３の周辺端部と、半導体素子３と
半導体キャリア４との間に形成された隙間に注入し、一
定の温度にて封止樹脂を硬化させ樹脂モールドし、半導
体装置を完成させていた。
止樹脂７を半導体素子３の周辺端部と、半導体素子３と
半導体キャリア４との間に形成された隙間に注入し、一
定の温度にて封止樹脂を硬化させ樹脂モールドし、半導
体装置を完成させていた。
【００１１】
【発明が解決しようとする課題】しかしながら従来は、
半導体キャリア４と半導体素子３との接合工程時の認識
は、自動工程の省時間化のため、半導体キャリア４の左
上、右上、右下の認識マーク１１ａ，１１ｂ，１１ｃの
うち、左上、右下の認識マーク１１ａ，１１ｃの存在を
認識して行なうものであり、半導体キャリア４と半導体
素子３との接合工程の初期の段階で、図１８の半導体キ
ャリア４の概略平面図に示すように、半導体キャリア４
のセッティングを１８０度間違えてセットした場合で
も、対角上の２点の認識であるので、そのまま正常認識
し、半導体素子３を接合すると逆マウントになってしま
うという課題があった。また同様に完成した半導体装置
においても、プリント基板等への実装時は、半導体キャ
リア４の１１ａ，１１ｃの対角上の２点の認識であるの
で、セッティングを１８０度間違えてセットした場合で
も、そのまま正常と認識し、逆マウントになってしまう
おそれがあった。
半導体キャリア４と半導体素子３との接合工程時の認識
は、自動工程の省時間化のため、半導体キャリア４の左
上、右上、右下の認識マーク１１ａ，１１ｂ，１１ｃの
うち、左上、右下の認識マーク１１ａ，１１ｃの存在を
認識して行なうものであり、半導体キャリア４と半導体
素子３との接合工程の初期の段階で、図１８の半導体キ
ャリア４の概略平面図に示すように、半導体キャリア４
のセッティングを１８０度間違えてセットした場合で
も、対角上の２点の認識であるので、そのまま正常認識
し、半導体素子３を接合すると逆マウントになってしま
うという課題があった。また同様に完成した半導体装置
においても、プリント基板等への実装時は、半導体キャ
リア４の１１ａ，１１ｃの対角上の２点の認識であるの
で、セッティングを１８０度間違えてセットした場合で
も、そのまま正常と認識し、逆マウントになってしまう
おそれがあった。
【００１２】本発明は、このような不都合を解決するも
のであって、フリップチップ実装における半導体素子と
半導体キャリアとの接合に着目し、半導体素子が逆マウ
ントされることがないように、平面形状が略正方形状の
半導体キャリアを正しく認識して、半導体素子と半導体
キャリアとを接合することができる半導体装置の製造方
法を提供することを目的とする。
のであって、フリップチップ実装における半導体素子と
半導体キャリアとの接合に着目し、半導体素子が逆マウ
ントされることがないように、平面形状が略正方形状の
半導体キャリアを正しく認識して、半導体素子と半導体
キャリアとを接合することができる半導体装置の製造方
法を提供することを目的とする。
【００１３】
【課題を解決するための手段】従来の課題を解決するた
め本発明における半導体装置の製造方法は、半導体素子
上の電極パッド上にバンプ電極を形成する工程、第１面
にバンプ接続用電極と配線パターンと、第２面に配線パ
ターンとその内部で導通された外部電極端子とを有した
半導体キャリアの、第１面上のバンプ接続用電極に対し
て、半導体素子のバンプ電極を接合する工程、ならび
に、半導体素子と半導体キャリアとの隙間に封止樹脂を
注入して樹脂封止を行なう工程とを有する半導体装置の
製造方法であって、半導体キャリア上に半導体素子を接
合する工程が、半導体キャリアの対角線上の異なる形状
の二つの認識マークで半導体キャリアの方向の認識を行
なう工程を有するものである。
め本発明における半導体装置の製造方法は、半導体素子
上の電極パッド上にバンプ電極を形成する工程、第１面
にバンプ接続用電極と配線パターンと、第２面に配線パ
ターンとその内部で導通された外部電極端子とを有した
半導体キャリアの、第１面上のバンプ接続用電極に対し
て、半導体素子のバンプ電極を接合する工程、ならび
に、半導体素子と半導体キャリアとの隙間に封止樹脂を
注入して樹脂封止を行なう工程とを有する半導体装置の
製造方法であって、半導体キャリア上に半導体素子を接
合する工程が、半導体キャリアの対角線上の異なる形状
の二つの認識マークで半導体キャリアの方向の認識を行
なう工程を有するものである。
【００１４】この方法では、半導体キャリアの対角線上
の異なる形状の二つの認識マークで半導体キャリアの方
向の認識をするので、人為的ミスにより半導体キャリア
のセッティングを１８０度間違えてセットした場合で
も、実装装置によって半導体キャリアの方向が１８０度
ずれていることを正しく認識し、マウンター停止等のエ
ラーを発生させることで、半導体素子の逆マウントを防
止することができる。
の異なる形状の二つの認識マークで半導体キャリアの方
向の認識をするので、人為的ミスにより半導体キャリア
のセッティングを１８０度間違えてセットした場合で
も、実装装置によって半導体キャリアの方向が１８０度
ずれていることを正しく認識し、マウンター停止等のエ
ラーを発生させることで、半導体素子の逆マウントを防
止することができる。
【００１５】
【００１６】
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１８】図１は本実施の形態における半導体装置の
平面図、図２はその底面図、図３は図１のＡ−Ａ１線に
沿った断面図である。
平面図、図２はその底面図、図３は図１のＡ−Ａ１線に
沿った断面図である。
【００１９】図示するように、表面の電極パッド１にＡ
ｕバンプ２の形成された半導体素子３が、フェースダウ
ン方式、すなわち表面側を下にして多層回路基板である
半導体キャリア４に接合されている。その半導体キャリ
ア４の上面には半導体素子３との導通のための複数の電
極５が形成されており、その電極５と半導体素子３上に
形成された二段形状のＡｕバンプ２とが導電性接着剤６
で接合されている。そして接合された半導体素子３と半
導体キャリア４との間の隙間と、半導体素子３の端部は
エポキシ系の封止樹脂７により充填被覆されている。半
導体素子３の端部と半導体キャリア４にかかる部分は、
封止樹脂７のフィレット部である。また半導体キャリア
４上の電極５は、配線パターン８により半導体キャリア
４表面で引き回され、ビア９により半導体キャリア４の
裏面の外部電極端子１０に導通されている。なお、半導
体キャリア４表面の配線パターン８は、ビア９により積
層基板である半導体キャリア４の内部で引き回されて、
図２に示すように、半導体キャリア４の裏面で外部電極
端子１０の配列を構成する。
ｕバンプ２の形成された半導体素子３が、フェースダウ
ン方式、すなわち表面側を下にして多層回路基板である
半導体キャリア４に接合されている。その半導体キャリ
ア４の上面には半導体素子３との導通のための複数の電
極５が形成されており、その電極５と半導体素子３上に
形成された二段形状のＡｕバンプ２とが導電性接着剤６
で接合されている。そして接合された半導体素子３と半
導体キャリア４との間の隙間と、半導体素子３の端部は
エポキシ系の封止樹脂７により充填被覆されている。半
導体素子３の端部と半導体キャリア４にかかる部分は、
封止樹脂７のフィレット部である。また半導体キャリア
４上の電極５は、配線パターン８により半導体キャリア
４表面で引き回され、ビア９により半導体キャリア４の
裏面の外部電極端子１０に導通されている。なお、半導
体キャリア４表面の配線パターン８は、ビア９により積
層基板である半導体キャリア４の内部で引き回されて、
図２に示すように、半導体キャリア４の裏面で外部電極
端子１０の配列を構成する。
【００２０】そして本実施の形態では、図１に示すよう
に、平面形状が略正方形状の半導体キャリア４の左上、
右上、右下に位置認識のための認識マーク１２ａ，１２
ｂ，１２ｃが形成されており、プリント基板等への実装
の際、この認識マーク１２ａ，１２ｃにもとづいて上下
左右の位置認識を行なってから、実装する。これら認識
マーク１２ａ，１２ｃのうち、認識マーク１２ａは認識
マーク１２ｃと形状が異なり、認識マーク１２ｃよりも
大きい円形のマークとしている。
に、平面形状が略正方形状の半導体キャリア４の左上、
右上、右下に位置認識のための認識マーク１２ａ，１２
ｂ，１２ｃが形成されており、プリント基板等への実装
の際、この認識マーク１２ａ，１２ｃにもとづいて上下
左右の位置認識を行なってから、実装する。これら認識
マーク１２ａ，１２ｃのうち、認識マーク１２ａは認識
マーク１２ｃと形状が異なり、認識マーク１２ｃよりも
大きい円形のマークとしている。
【００２１】本実施の形態のように、認識マーク１２ａ
を認識マーク１２ｃよりも寸法の大きいマークとするこ
とにより、プリント基板等へ実装する際、半導体キャリ
ア４の方向を１８０度間違えてセットした場合でも、実
装装置は確実に１８０度方向が逆になっていることを認
識するので、逆マウントを防止することができる。
を認識マーク１２ｃよりも寸法の大きいマークとするこ
とにより、プリント基板等へ実装する際、半導体キャリ
ア４の方向を１８０度間違えてセットした場合でも、実
装装置は確実に１８０度方向が逆になっていることを認
識するので、逆マウントを防止することができる。
【００２２】次に半導体装置の製造方法の実施の形態に
ついて、図面を参照しながら説明する。図４〜図９は本
実施の形態を工程順に示した図である。なお図７，図８
は半導体キャリアを示す平面図である。
ついて、図面を参照しながら説明する。図４〜図９は本
実施の形態を工程順に示した図である。なお図７，図８
は半導体キャリアを示す平面図である。
【００２３】まず図４に示すように、半導体素子３の電
極パッド１上にワイヤーボンディング法（ボールボンデ
ィング法）を用いて、Ａｕバンプ２（Ａｕ二段突起）を
形成する。この方法はＡｕワイヤー先端に形成したボー
ルをアルミニウム電極に熱圧接することにより、二段突
起の下段部を形成し（第１ボンド）、さらにワイヤーボ
ンダーのキャピラリを移動させることにより形成したＡ
ｕワイヤーループをもって二段突起の上段部を形成する
（第２ボンド）。前記状態においては、Ａｕ二段突起の
高さは均一でなくかつ頭頂部の平坦性にも欠けているた
めにＡｕ二段突起を加圧することにより高さの均一化と
頭頂部の平坦化、いわゆるレベリングを行なう。
極パッド１上にワイヤーボンディング法（ボールボンデ
ィング法）を用いて、Ａｕバンプ２（Ａｕ二段突起）を
形成する。この方法はＡｕワイヤー先端に形成したボー
ルをアルミニウム電極に熱圧接することにより、二段突
起の下段部を形成し（第１ボンド）、さらにワイヤーボ
ンダーのキャピラリを移動させることにより形成したＡ
ｕワイヤーループをもって二段突起の上段部を形成する
（第２ボンド）。前記状態においては、Ａｕ二段突起の
高さは均一でなくかつ頭頂部の平坦性にも欠けているた
めにＡｕ二段突起を加圧することにより高さの均一化と
頭頂部の平坦化、いわゆるレベリングを行なう。
【００２４】次に図５に示すように、半導体素子３上の
Ａｕバンプ２に導電性接着剤６を供給する。導電性接着
剤６としては、前記同様に信頼性、熱応力などを考慮し
て、たとえばバインダーとしてエポキシレジン、導体フ
ィラーとしてＡｇ−Ｐｄ合金によりなる接着剤を用いて
いる。
Ａｕバンプ２に導電性接着剤６を供給する。導電性接着
剤６としては、前記同様に信頼性、熱応力などを考慮し
て、たとえばバインダーとしてエポキシレジン、導体フ
ィラーとしてＡｇ−Ｐｄ合金によりなる接着剤を用いて
いる。
【００２５】次に図６に示すように、半導体素子３の表
面を下にして実装する方法であるフリップチップ方式に
よって、半導体素子３上の導電性接着剤６が供給された
Ａｕバンプ２と、表面の電極５が配線パターン８により
表面引き回しされ、ビア９によりその内部で引き回され
てその裏面の外部電極端子１０に導通された半導体キャ
リア４の前記電極５とを位置精度よく合わせて接合した
後、一定の温度にて熱硬化させる。
面を下にして実装する方法であるフリップチップ方式に
よって、半導体素子３上の導電性接着剤６が供給された
Ａｕバンプ２と、表面の電極５が配線パターン８により
表面引き回しされ、ビア９によりその内部で引き回され
てその裏面の外部電極端子１０に導通された半導体キャ
リア４の前記電極５とを位置精度よく合わせて接合した
後、一定の温度にて熱硬化させる。
【００２６】この半導体素子３と半導体キャリア４との
接合は、図７の半導体キャリア４の概略平面図に示すよ
うに、半導体キャリア４の左上、右上、右下の認識マー
ク１２ａ，１２ｂ，１２ｃのうち、左上、右下の認識マ
ーク１２ａ，１２ｃを認識して行なうもので、左上、右
下に認識マークが存在するかどうかにより行なう。この
工程では、半導体キャリア４に付された認識マーク１２
ａ，１２ｃにおいて、１２ａの方を１２ｃよりも大きく
したので、初期の段階で、図８の半導体キャリア４の概
略平面図に示すように、人為的ミスにより半導体キャリ
ア４のセッティングを１８０度間違えてセットした場合
でも、マウンター（実装装置）は、半導体キャリア４の
方向が１８０度ズレていることを正しく認識し、マウン
ター停止等のエラーを発生させ、半導体素子３の逆マウ
ントを防止することができる。
接合は、図７の半導体キャリア４の概略平面図に示すよ
うに、半導体キャリア４の左上、右上、右下の認識マー
ク１２ａ，１２ｂ，１２ｃのうち、左上、右下の認識マ
ーク１２ａ，１２ｃを認識して行なうもので、左上、右
下に認識マークが存在するかどうかにより行なう。この
工程では、半導体キャリア４に付された認識マーク１２
ａ，１２ｃにおいて、１２ａの方を１２ｃよりも大きく
したので、初期の段階で、図８の半導体キャリア４の概
略平面図に示すように、人為的ミスにより半導体キャリ
ア４のセッティングを１８０度間違えてセットした場合
でも、マウンター（実装装置）は、半導体キャリア４の
方向が１８０度ズレていることを正しく認識し、マウン
ター停止等のエラーを発生させ、半導体素子３の逆マウ
ントを防止することができる。
【００２７】そして図９に示すように、エポキシ系の封
止樹脂７を半導体素子３の周辺端部と、半導体素子３と
半導体キャリア４との間に形成された隙間に注入し、一
定の温度にて封止樹脂を硬化させ樹脂モールドし、半導
体装置を完成させていた。
止樹脂７を半導体素子３の周辺端部と、半導体素子３と
半導体キャリア４との間に形成された隙間に注入し、一
定の温度にて封止樹脂を硬化させ樹脂モールドし、半導
体装置を完成させていた。
【００２８】次に参考として、本実施の形態で使用した
半導体キャリア４の作製方法について説明する。まずセ
ラミック粉末をガラス粉末と溶剤と共に混合ミルに投入
し、回転混合粉砕を行なう。さらに有機バインダーを添
加しさらに混合する。このセラミック粉末は通常アルミ
ナを主体とするが特に熱伝導性を向上させるために窒化
アルミニウム（ＡｌＮ）、炭化珪素（ＳｉＣ）等の粉末
も添加する。十分混合を行なった後、得られる泥しょ
う、いわゆるスラリーはグリーンシート成型のために搬
送シート上に任意の厚みで塗布される。厚みの調整はド
クターブレード法等を用いる。搬送シート上のスラリー
は、赤外線および熱風を用いてその溶剤を乾燥すること
により、弾力性に富み導電ペースト印刷時のペースト溶
剤の浸透性にすぐれたグリーンシートとなる。このグリ
ーンシートに対して位置合わせ手法として配線ルール２
００μｍ以上の場合には、グリーンシートに直接ガイド
穴を設け、２００μｍ未満の場合には、ガイド穴を有し
た保持枠に張り付ける。次にグリーンシートの表裏の電
気的導通が必要な部分に機械的加工法にて穴を設ける。
この穴に印刷法にてＣｕ粉末を主成分とした導電性ペー
ストを充填する。次にグリーンシート表面に必要な回路
を印刷した後乾燥を行い適当な荷重にて印刷された回路
をグリーンシート中に埋没させる。この目的は回路が印
刷されたグリーンシート表面を平坦にすることにより、
次の工程である積層工程における積層不良、いわゆるデ
ラミネーションを防止するためである。積層工程におい
ては、グリーンシートに設けられたガイド穴もしくは保
持枠のガイド穴により精度よく積層されたグリーンシー
トを加圧することにより強固に接着する。こうして完成
したセラミックキャリアの背面に形成された格子状電極
にＳｎ−Ｐｂの共晶はんだクリームを塗布する。そして
整列治具を用いて高融点はんだボールを塗布されたはん
だクリームに供給した後、リフロー炉等を用いて加熱溶
融することによりはんだ突起バンプである外部電極端子
を形成し、半導体キャリア４を形成する。なお、認識マ
ーク１２の形成は、マウンターに設けられている認識装
置によって識別可能なインクなどの材料により形成す
る。
半導体キャリア４の作製方法について説明する。まずセ
ラミック粉末をガラス粉末と溶剤と共に混合ミルに投入
し、回転混合粉砕を行なう。さらに有機バインダーを添
加しさらに混合する。このセラミック粉末は通常アルミ
ナを主体とするが特に熱伝導性を向上させるために窒化
アルミニウム（ＡｌＮ）、炭化珪素（ＳｉＣ）等の粉末
も添加する。十分混合を行なった後、得られる泥しょ
う、いわゆるスラリーはグリーンシート成型のために搬
送シート上に任意の厚みで塗布される。厚みの調整はド
クターブレード法等を用いる。搬送シート上のスラリー
は、赤外線および熱風を用いてその溶剤を乾燥すること
により、弾力性に富み導電ペースト印刷時のペースト溶
剤の浸透性にすぐれたグリーンシートとなる。このグリ
ーンシートに対して位置合わせ手法として配線ルール２
００μｍ以上の場合には、グリーンシートに直接ガイド
穴を設け、２００μｍ未満の場合には、ガイド穴を有し
た保持枠に張り付ける。次にグリーンシートの表裏の電
気的導通が必要な部分に機械的加工法にて穴を設ける。
この穴に印刷法にてＣｕ粉末を主成分とした導電性ペー
ストを充填する。次にグリーンシート表面に必要な回路
を印刷した後乾燥を行い適当な荷重にて印刷された回路
をグリーンシート中に埋没させる。この目的は回路が印
刷されたグリーンシート表面を平坦にすることにより、
次の工程である積層工程における積層不良、いわゆるデ
ラミネーションを防止するためである。積層工程におい
ては、グリーンシートに設けられたガイド穴もしくは保
持枠のガイド穴により精度よく積層されたグリーンシー
トを加圧することにより強固に接着する。こうして完成
したセラミックキャリアの背面に形成された格子状電極
にＳｎ−Ｐｂの共晶はんだクリームを塗布する。そして
整列治具を用いて高融点はんだボールを塗布されたはん
だクリームに供給した後、リフロー炉等を用いて加熱溶
融することによりはんだ突起バンプである外部電極端子
を形成し、半導体キャリア４を形成する。なお、認識マ
ーク１２の形成は、マウンターに設けられている認識装
置によって識別可能なインクなどの材料により形成す
る。
【００２９】以上、本発明の実施の形態の半導体装置に
よれば、半導体キャリア４は、認識マーク１２ａを認識
マーク１２ｃよりも大きくして有しており、プリント基
板等へ実装する際、半導体キャリア４の方向を１８０度
間違えてセットした場合でも、実装装置は確実に１８０
度方向が逆になっていることを認識するので、逆マウン
トを防止することができる。
よれば、半導体キャリア４は、認識マーク１２ａを認識
マーク１２ｃよりも大きくして有しており、プリント基
板等へ実装する際、半導体キャリア４の方向を１８０度
間違えてセットした場合でも、実装装置は確実に１８０
度方向が逆になっていることを認識するので、逆マウン
トを防止することができる。
【００３０】また本発明の実施の形態の方法によれば、
特に半導体キャリア４と半導体素子３との接合工程にお
いて、半導体キャリア４の方向認識を半導体キャリア４
の対角に設けた認識マークにもとづいて行なうものであ
り、半導体キャリア４の左上の認識マーク１２ａと右下
の認識マーク１２ｃとの形状を両者で異なるように形成
し、マウンターに１８０度方向を間違えてセットした場
合でも、間違いを確実に認識することができ、半導体キ
ャリア４に半導体素子３が逆マウントされることを防止
することができる。
特に半導体キャリア４と半導体素子３との接合工程にお
いて、半導体キャリア４の方向認識を半導体キャリア４
の対角に設けた認識マークにもとづいて行なうものであ
り、半導体キャリア４の左上の認識マーク１２ａと右下
の認識マーク１２ｃとの形状を両者で異なるように形成
し、マウンターに１８０度方向を間違えてセットした場
合でも、間違いを確実に認識することができ、半導体キ
ャリア４に半導体素子３が逆マウントされることを防止
することができる。
【００３１】
【発明の効果】本発明にかかる半導体装置によれば、平
面形状が略正方形状の半導体キャリアが、他と異なる形
状、色などの認識マークを有しており、プリント基板等
へ実装する際、半導体キャリアの方向を１８０度間違え
てセットした場合でも、実装装置は確実に１８０度方向
が逆になっていることを認識できるので、逆マウントを
防止できるものである。
面形状が略正方形状の半導体キャリアが、他と異なる形
状、色などの認識マークを有しており、プリント基板等
へ実装する際、半導体キャリアの方向を１８０度間違え
てセットした場合でも、実装装置は確実に１８０度方向
が逆になっていることを認識できるので、逆マウントを
防止できるものである。
【００３２】また本発明の半導体装置の製造方法によれ
ば、特に半導体キャリアと半導体素子との接合工程にお
いて、半導体キャリアの方向認識を半導体キャリアの対
角に設けた認識マークにより行なうものであり、半導体
キャリアの左上の認識マークと右下の認識マークとの形
状を両者で異なるように形成し、人為的ミスでマウンタ
ーに１８０度方向を間違えてセットした場合でも、間違
いを確実に認識することができ、半導体キャリアに半導
体素子が逆マウントされることを防止することができ
る。
ば、特に半導体キャリアと半導体素子との接合工程にお
いて、半導体キャリアの方向認識を半導体キャリアの対
角に設けた認識マークにより行なうものであり、半導体
キャリアの左上の認識マークと右下の認識マークとの形
状を両者で異なるように形成し、人為的ミスでマウンタ
ーに１８０度方向を間違えてセットした場合でも、間違
いを確実に認識することができ、半導体キャリアに半導
体素子が逆マウントされることを防止することができ
る。
【図１】本発明の半導体装置の実施の形態の平面図
【図２】本発明の半導体装置の実施の形態の底面図
【図３】本発明の半導体装置の実施の形態の断面図
【図４】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
説明するための工程断面図
【図５】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
説明するための工程断面図
【図６】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
説明するための工程断面図
【図７】本発明の実施の形態で使用した半導体キャリア
の一例の平面図
の一例の平面図
【図８】本発明の実施の形態で使用した半導体キャリア
の他の例の平面図
の他の例の平面図
【図９】本発明の半導体装置の製造方法の実施の形態を
説明するための工程断面図
説明するための工程断面図
【図１０】従来の半導体装置の平面図
【図１１】従来の半導体装置の底面図
【図１２】従来の半導体装置の断面図
【図１３】従来の半導体装置の製造方法を説明するため
の工程断面図
の工程断面図
【図１４】従来の半導体装置の製造方法を説明するため
の工程断面図
の工程断面図
【図１５】従来の半導体装置の製造方法を説明するため
の工程断面図
の工程断面図
【図１６】従来の半導体装置の製造方法において使用し
た半導体キャリアの一例の平面図
た半導体キャリアの一例の平面図
【図１７】従来の半導体装置の製造方法を説明するため
の工程断面図
の工程断面図
【図１８】従来の半導体装置の製造方法において使用し
た半導体キャリアの他の例の平面図
た半導体キャリアの他の例の平面図
１ 電極パッド ２ Ａｕバンプ ３ 半導体素子 ４ 半導体キャリア ５ 電極 ６ 導電性接着剤 ７ 封止樹脂 ８ 配線パターン ９ ビア １０ 外部電極端子 １１ 認識マーク １２ 認識マーク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹岡 嘉昭 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 入村 光男 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 昭63−42132（ＪＰ，Ａ) 実開 平３−10537（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (3)
- 【請求項１】 半導体素子上の電極パッド上にバンプ電
極を形成する工程、第１面にバンプ接続用電極と配線パ
ターン、第２面に前記配線パターンおよびその内部で導
通された外部電極端子を有した半導体キャリアの、前記
第１面上のバンプ接続用電極に対して、前記半導体素子
のバンプ電極を接合する工程、ならびに、前記半導体素
子と半導体キャリアとの隙間に封止樹脂を注入し、樹脂
封止を行なう工程を有し、前記半導体キャリア上に半導
体素子を接合する工程が、前記半導体キャリアに設けた
二つの認識マークで前記半導体キャリアの方向の認識を
行なう工程を有していることを特徴とする半導体装置の
製造方法。 - 【請求項２】 半導体素子上の電極パッド上にバンプ電
極を形成する工程、第１面にバンプ接続用電極と配線パ
ターンと、第２面に前記配線パターンとその内部で導通
された外部電極端子とを有した半導体キャリアの、前記
第１面上のバンプ接続用電極に対して、前記半導体素子
のバンプ電極を接合する工程、ならびに、前記半導体素
子と半導体キャリアとの隙間に封止樹脂を注入し、樹脂
封止を行なう工程を有し、前記半導体キャリア上に前記
半導体素子を接合する工程が、前記半導体キャリアに設
けた対角線上の異なる形状の二つの認識マークで前記半
導体キャリアの方向の認識を行なう工程を有しているこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体キャリアが略正方形状であること
を特徴とする請求項１または請求項２に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34023395A JP3153755B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34023395A JP3153755B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000366693A Division JP3397201B2 (ja) | 2000-12-01 | 2000-12-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181098A JPH09181098A (ja) | 1997-07-11 |
| JP3153755B2 true JP3153755B2 (ja) | 2001-04-09 |
Family
ID=18334981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34023395A Expired - Fee Related JP3153755B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3153755B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3804649B2 (ja) | 2003-09-19 | 2006-08-02 | 株式会社村田製作所 | 電子回路装置の製造方法および電子回路装置 |
| JP5232460B2 (ja) * | 2007-12-12 | 2013-07-10 | 新光電気工業株式会社 | 半導体パッケージ |
| CN111769051A (zh) * | 2019-04-02 | 2020-10-13 | 矽磐微电子(重庆)有限公司 | 封装贴片定位方法 |
| CN114025509B (zh) * | 2021-11-12 | 2023-06-02 | 江西昶龙科技有限公司 | 一种用于电子元件校正的安装装置 |
-
1995
- 1995-12-27 JP JP34023395A patent/JP3153755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181098A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353263B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001338945A (ja) | 半導体装置および液晶モジュール | |
| JP2007042762A (ja) | 半導体装置およびその実装体 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP4175138B2 (ja) | 半導体装置 | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| JP3153755B2 (ja) | 半導体装置の製造方法 | |
| JP3397201B2 (ja) | 半導体装置 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JP3307207B2 (ja) | 半導体装置およびその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH10154726A (ja) | 半導体装置及びその製造方法 | |
| JPH06333982A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10247706A (ja) | ボールグリッドアレイパッケージ | |
| JPH11340352A (ja) | 実装構造体 | |
| JP2007115789A (ja) | 積層型半導体装置および積層型半導体装置の製造方法 | |
| JP2004079923A (ja) | 半導体装置及びその製造方法 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001102409A (ja) | 半導体装置およびその製造方法 | |
| JP3130287B2 (ja) | 半導体装置 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3184491B2 (ja) | 半導体装置およびその製造方法 | |
| US20030089973A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |