JP2007115789A - 積層型半導体装置および積層型半導体装置の製造方法 - Google Patents

積層型半導体装置および積層型半導体装置の製造方法 Download PDF

Info

Publication number
JP2007115789A
JP2007115789A JP2005303778A JP2005303778A JP2007115789A JP 2007115789 A JP2007115789 A JP 2007115789A JP 2005303778 A JP2005303778 A JP 2005303778A JP 2005303778 A JP2005303778 A JP 2005303778A JP 2007115789 A JP2007115789 A JP 2007115789A
Authority
JP
Japan
Prior art keywords
semiconductor device
opening
stacked
intermediate electrode
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005303778A
Other languages
English (en)
Other versions
JP4703356B2 (ja
Inventor
Takahiro Nakano
高宏 中野
Hiroyuki Takagi
博之 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005303778A priority Critical patent/JP4703356B2/ja
Publication of JP2007115789A publication Critical patent/JP2007115789A/ja
Application granted granted Critical
Publication of JP4703356B2 publication Critical patent/JP4703356B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】３次元実装時の接合安定性・強度・信頼性を向上させる。
【解決手段】２つの半導体装置を積層する際に、半導体装置間の絶縁層に両者を電気的に接続する中間電極２６の形成領域となる開口部１８を、半導体装置の反りを考慮して形成し、この時、上になる半導体装置１０ｂが備える中間電極となる外部電極の体積と同じ体積となるように開口部１８の開口径を調整することにより、積層する半導体装置に反りが生じていても、上になる半導体装置１０ｂの中間電極材料となる外部電極の体積を反りに合わせて変えることなく、両半導体装置を確実に電気的に接続する中間電極２６を形成することができるため、３次元実装時の接合歩留り、接合強度・信頼性を向上させることができる。
【選択図】図１

Description

本発明は、複数の半導体装置を１つのパッケージに実装する積層型半導体装置及び積層型半導体装置の製造方法に関するものである。
近年、電子機器の小型化、高性能化および高速化のために、半導体装置に対しても小型化、薄型化、高速化、多端子化及び高密度実装化が要求されるようになっている。中でも特に、実装面積の削減・高密度実装化を目的として半導体装置を３次元実装した積層型半導体装置（パッケージ オン パッケージ）が注目されている（例えば、特許文献１，特許文献２参照）。
特開２００４−２８１９１９号公報 特開２００４−２８９００２号公報
しかしながら、半導体装置には各構成材料の線膨張係数の差異・アンバランスによる反りが少なからず発生する。半導体装置を３次元実装した時、この反り発生のため、はんだボール等の金属電極を介して半導体装置を積層する方法では、半導体装置間の間隔が大きく広がり、接合不良（オープン不良）の発生や接合強度・接合信頼性が劣化するという課題があった。
そこで、本発明では、半導体装置の反りを考慮しつつ、３次元実装時の接合歩留り、接合強度・信頼性を向上させることが可能な積層型半導体装置および積層型半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明における請求項１記載の積層型半導体装置の製造方法は、第１外部電極と積層用接合ランドを備える第１キャリア基板に１または複数の電子部品を搭載する第１半導体装置と、はんだ材料で形成された第２外部電極を備える第２キャリア基板に１または複数の電子部品を搭載する第２半導体装置とを前記第２外部電極を溶融して形成する中間電極と前記積層用接合ランドを電気的に接続して積層する積層型半導体装置の製造方法であって、前記第１半導体装置の接合ランドを露出して前記中間電極の形成位置を前記第２外部電極の体積分だけ開口する開口部を備えた絶縁層を前記第１半導体装置の前記電子部品搭載面上に貼り付ける工程と、前記第２外部電極と前記開口部を位置合わせして前記第１半導体装置上に前記第２半導体装置を載置する工程と、加熱により前記第２外部電極を溶融して前記開口部に充填することにより前記中間電極を形成して前記中間電極と前記積層用ランドを電気的に接続する工程とを有し、開口部の形成に際し、前記第１半導体装置および前記第２半導体装置の反りによる前記第１半導体装置と前記第２半導体装置との間隔に対応して前記中間電極が前記第１半導体装置と前記第２半導体装置とを電気的に接続できるように前記開口部の高さを調整し、さらに、前記開口部の体積が前記第２外部電極の体積と同じになるように前記開口部の高さに対応して前記開口部の開口径を調整することを特徴とする。
請求項２記載の積層型半導体装置の製造方法は、第１外部電極と積層用接合ランドを備える第１キャリア基板に１または複数の電子部品を搭載する第１半導体装置と、はんだ材料で形成された第２外部電極を備える第２キャリア基板に１または複数の電子部品を搭載する第２半導体装置とを前記第２外部電極を溶融して形成する中間電極と前記積層用接合ランドを電気的に接続して積層する積層型半導体装置の製造方法であって、前記第１半導体装置の前記電子部品搭載面上に絶縁層を貼り付ける工程と、前記絶縁層に前記第１半導体装置の接合ランドを露出して前記中間電極の形成位置を前記第２外部電極の体積分だけ開口する開口部を形成する工程と、前記第２外部電極と前記開口部を位置合わせして前記第１半導体装置上に前記第２半導体装置を載置する工程と、加熱により前記第２外部電極を溶融して前記開口部に充填することにより前記中間電極を形成して前記中間電極と前記積層用ランドを電気的に接続する工程とを有し、開口部の形成に際し、前記第１半導体装置および前記第２半導体装置の反りによる前記第１半導体装置と前記第２半導体装置との間隔に対応して前記中間電極が前記第１半導体装置と前記第２半導体装置とを電気的に接続できるように前記開口部の高さを調整し、さらに、前記開口部の体積が前記第２外部電極の体積と同じになるように前記開口部の高さに対応して前記開口部の開口径を調整することを特徴とする。
請求項３記載の積層型半導体装置の製造方法は、請求項１または請求項２のいずれかに記載の積層型半導体装置の製造方法において、前記開口部の前記第２外部電極との接合部毎に前記第２外部電極が安定的に接触できるような前記第１半導体装置および前記第２半導体装置の反りに対応したテーパを設けることを特徴とする。
請求項４記載の積層型半導体装置の製造方法は、請求項１または請求項２または請求項３のいずれかに記載の積層型半導体装置の製造方法において、前記第１半導体装置または第２半導体装置へ前記電子部品を搭載するに際し、前記電子部品を積層して搭載することを特徴とする。
請求項５記載の積層型半導体装置の製造方法は、請求項１または請求項２または請求項３のいずれかに記載の積層型半導体装置の製造方法において、前記第１半導体装置または第２半導体装置へ前記電子部品を搭載するに際し、前記電子部品を並列に搭載することを特徴とする。
請求項６記載の積層型半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の積層型半導体装置の製造方法において、前記電子部品のうち少なくとも１つが半導体素子であることを特徴とする。
請求項７記載の積層型半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載の積層型半導体装置の製造方法において、前記第１半導体装置に搭載された前記電子部品を樹脂封止することを特徴とする。
請求項８記載の積層型半導体装置の製造方法は、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７のいずれかに記載の積層型半導体装置の製造方法において、前記第２半導体装置に搭載された前記電子部品を樹脂封止することを特徴とする。
請求項９記載の積層型半導体装置は、第１外部電極と第１積層用接合ランドを備える第１キャリア基板に１または複数の電子部品を搭載する第１半導体装置と、前記第１半導体装置の前記電子部品搭載面上に形成される絶縁層と、前記絶縁層を挟んで前記第１半導体装置と対向する前記絶縁層上に積層され、前記第２積層用接合ランドを備える第２キャリア基板に１または複数の電子部品を搭載する第２半導体装置と、前記第１半導体装置および前記第２半導体装置の反りによる前記第１半導体装置と前記第２半導体装置との間隔に対応して高さを調整し、前記第１積層用接合ランドと前記第２積層用接合ランドを電気的に接続する中間電極と、前記絶縁層に前記中間電極と同じ形状で形成された前記中間電極の形成領域となる開口部とを有し、全ての中間電極の体積が同じになるように前記中間電極の径が高さに対応することを特徴とする。
請求項１０記載の積層型半導体装置は、請求項９記載の積層型半導体装置において、前記中間電極の高さが前記第１半導体装置の中央から外周部に向かって徐々に変化することを特徴とする。
請求項１１記載の積層型半導体装置は、請求項９記載の積層型半導体装置において、前記中間電極の径が前記第１半導体装置の中央から外周部に向かって徐々に変化することを特徴とする。
請求項１２記載の積層型半導体装置は、請求項９または請求項１０または請求項１１のいずれかに記載の積層型半導体装置において、前記開口部毎の前記第２半導体装置に隣接する端部に前記第１半導体装置および前記第２半導体装置の反りに対応したテーパを設けることを特徴とする。
請求項１３記載の積層型半導体装置は、請求項１２記載の積層型半導体装置において、前記第１半導体装置と前記第２半導体装置との間隔が広くなるにしたがって、前記テーパのテーパ角度が徐々に大きくなることを特徴とする。
請求項１４記載の積層型半導体装置は、請求項９または請求項１０または請求項１１または請求項１２または請求項１３のいずれかに記載の積層型半導体装置において、前記第１半導体装置または第２半導体装置へ前記電子部品を積層して搭載することを特徴とする。
請求項１５記載の積層型半導体装置は、請求項９または請求項１０または請求項１１または請求項１２または請求項１３のいずれかに記載の積層型半導体装置において、前記第１半導体装置または第２半導体装置へ前記電子部品を並列に搭載することを特徴とする。
請求項１６記載の積層型半導体装置は、請求項９または請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５のいずれかに記載の積層型半導体装置において、前記電子部品のうち少なくとも１つが半導体素子であることを特徴とする。
請求項１７記載の積層型半導体装置は、請求項９または請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５または請求項１６のいずれかに記載の積層型半導体装置において、前記第１半導体装置に搭載された前記電子部品を樹脂封止することを特徴とする。
請求項１８記載の積層型半導体装置は、請求項９または請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５または請求項１６または請求項１７のいずれかに記載の積層型半導体装置において、前記第２半導体装置に搭載された前記電子部品を樹脂封止することを特徴とする。
以上により、半導体装置の反りを考慮しつつ、３次元実装時の接合歩留り、接合強度・信頼性を向上させることができる。
以上のように、２つの半導体装置を積層する際に、半導体装置間の絶縁層に両者を電気的に接続する中間電極の形成領域となる開口部を、半導体装置の反りを考慮して形成し、この時、上になる半導体装置が備える中間電極となる外部電極の体積と同じ体積となるように開口部の開口径を調整することにより、積層する半導体装置に反りが生じていても、上になる半導体装置の中間電極材料となる外部電極の体積を反りに合わせて変えることなく、両半導体装置を確実に電気的に接続する中間電極を形成することができるため、３次元実装時の接合歩留り、接合強度・信頼性を向上させることができる。
以下、本発明の各実施形態に係る半導体装置について図１，図２，図３，図４，図５を参照しながら説明する。
図１は本発明の第１実施形態に係る積層型半導体装置の断面図である。
図１において、第１実施形態では半導体装置１０ａと半導体装置１０ｂは、各半導体装置を電気的に接続するための中間電極２６を介して接合（積層）される。下側となる半導体装置１０ａは第１キャリア基板１１を備え、第１キャリア基板１１両面には、第１接合ランド１４と外部電極ランド１５がそれぞれ形成されている。なお、図示はしていないが、第１キャリア基板１１内部には、電気特性を得るための内部金属配線が形成されている。そして、第１キャリア基板１１の第１接合ランド１４が形成されている面に、第１半導体素子１２がフリップチップ実装されている。例えば、第１接着層１３にＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いたＮＣＦ接合によってフリップチップ実装を行う。また、反対側の外部電極ランド１５上にはそれぞれ外部電極１６が形成されており、最終的な電子機器の実装基板と接合する役割を果たす。
上側となる半導体装置１０ｂは、第２キャリア基板２０を備え、第２キャリア基板２０両面には、配線ランド２４と第２接合ランド２５が形成されている。なお、図示はしていないが、第２キャリア基板２０内部には、電気特性を得るための内部金属配線が形成されている。そして、第２キャリア基板２０の配線ランド２４が形成されている面には、第２半導体素子２１が第２接着層２２を介して接合されており、さらには第２半導体素子２１と配線ランド２４が金属細線２３によって電気的につながっている（ワイヤーボンド接合）。また、反対側の第２接合ランド２５上にはそれぞれ中間電極２６となる外部電極が形成されている。半導体装置１０ｂの外部電極としては、はんだ材料を使用し、はんだボールやはんだバンプ等とする。また、第２半導体素子２１を含めて第２キャリア基板全体を覆うように第２封止樹脂２９が形成されている。
さらに、半導体装置１０ａと半導体装置１０ｂの間には絶縁層１７を備えている。この絶縁層１７は、中間電極２６と同じ配置で開口部１８を備えており、中間電極２６はこの絶縁層の開口部１８中に半導体装置１０ｂの外部電極を溶融して形成されており、第１接合ランド１４と接合部２７を介して接合され、また、第２接合ランド２５とも接合部２８を介して接合されている。なお、第１キャリア基板１１および第２キャリア基板２０としては、例えば、両面基板、多層配線基板、ビルドアップ基板、ＡＬＩＶＨ基板、テープ基板またはフィルム基板などを用いることができ、材質としては、例えば、ガラスエポキシ樹脂、ＢＴレジン、アラミド、ポリイミド樹脂、セラミックなどを用いることができる。
ここで、絶縁層の開口部１８は、半導体装置１０ａおよび半導体装置１０ｂの反りによるそれぞれの開口部での半導体装置１０ａと半導体装置１０ｂとの間隔に合わせて、第１キャリア基板１１の中央部から外周部にかけて高さを変化させ、あらかじめ定められた体積となるように形成された半導体装置１０ｂの外部電極を溶融して成る中間電極２６の体積と合わせるために、開口径を調整して、半導体装置１０ａと半導体装置１０ｂとの間隔に対応した開口径と絶縁層の厚みを確保している。例えば、半導体装置１０ａが上側に凸に反り、半導体装置１０ｂは反りがない場合、中心部よりも外周部にいくほど絶縁層の開口部１８の径を小さくし、また、絶縁層１７の厚みを厚くする。逆に、半導体装置１０ａが反対側に反った場合は、中心部よりも外周部にいくほど絶縁層の開口部１８を大きくし、また、絶縁層１７の厚みを薄くする。
このように、半導体装置間の間隔に対応する中間電極の高さになるように、開口部の体積を一定にしながら絶縁層に形成する開口部の高さと開口径を調整することにより、半導体装置１０ａおよび半導体装置１０ｂの反りによって発生する第１キャリア基板１１と第２キャリア基板２０との間隔の不均一性から、間隔が最大となる箇所においても、あらかじめ形成された半導体装置の積層に際しても、安定的な中間電極２６を介した接合（積層）が可能となり、半導体装置の反りを考慮しつつ、３次元実装時の接合歩留り、接合強度・信頼性を向上させることができる。
図２は本発明の第２実施形態に係る積層型半導体装置の断面図である。図２において、基本的な構成は第１実施形態と同じであるが、さらに、第２接合部２８側の絶縁層の開口部１８にテーパ部１９を備えている。この絶縁層のテーパ部１９も半導体装置１０ａおよび半導体装置１０ｂの反りに合わせて半導体装置１０ｂの各々の外部電極が開口部に安定して接触するように、第１キャリア基板１１の中央部から外周部にかけてテーパ角度を変化させている。例えば、半導体装置１０ａが上側に凸に反り、半導体装置１０ｂは反りがない場合、中心部よりも外周部にいくほど絶縁層のテーパ部１９の角度を大きくする。逆に、半導体装置１０ａが反対側に反った場合は、中心部よりも外周部にいくほど絶縁層のテーパ部１９の角度を小さくする。
このように、接合部２８にテーパを設けることにより、半導体装置１０ａ上に半導体装置１０ｂをマウントする際に、開口部１８への外部端子３６先端部の入り込みを深くし、なおかつ、テーパ角度を変化させることによって、開口部１８への外部端子３６先端部の入り込み深さを２つの半導体装置の反りに対応させて調整し、２つの半導体装置の反りに影響を受けずに、絶縁層の開口部１８上に中間電極２６となる半導体装置１０ｂの外部電極をより安定的、かつ均一に接触（マウント）させることが可能となる。
なお、上記の実施形態では、第１半導体素子１２をフリップチップ実装とし、第２半導体素子２１をワイヤーボンド接合としているが、両者ともどちらの接合方法を採用しても何ら問題ない。また、フリップチップ実装としては、ＮＣＦ接合の他に、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）やＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を用いても構わない。また、第１半導体素子１２および第２半導体素子２１ともに１個しか図示していないが、複数の半導体素子を上下方向に積層、または並列に接合しても構わない。このとき、半導体素子に限らず、小型の電子部品を半導体素子と合わせて接合しても構わず、搭載する電子部品の組み合わせは任意である。また、封止樹脂についても、信頼性上問題なければ、第２封止樹脂２９は無くても構わない。逆に、図３の本発明の第３実施形態に係る積層型半導体装置の断面図に示すように、第１半導体素子上に、中間電極２６の領域に影響しない程度で第１封止樹脂３０を形成しても構わない。
また、上記の実施形態では、半導体装置１０ｂに反りはなく、半導体装置１０ａが上側に凸に反った場合と下側に反った場合を例に挙げて説明したが、この他、半導体装置１０ｂにも反りが発生することを含め、すべての反り状態の組み合わせにおいても、開口部の体積が一定となるように開口径と高さを調節して、半導体素子間の間隔に対応することが可能である。
次に、本発明における実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。図４は本発明における第１実施形態に係る積層型半導体装置の製造方法を示す工程断面図である。また、図５は本発明における第２実施形態に係る積層型半導体装置の製造方法を示す工程断面図である。
図４（ａ）に示すように、まず、組立完了した半導体装置１０ａを準備する。また、図示していないが、同様に組立完了した半導体装置１０ｂも準備する（半導体装置１０ａおよび半導体装置１０ｂの製造方法は公知の技術のため記載省略）。この時、両半導体装置の反りを計測しておく。なお、半導体装置１０ｂの外部端子の体積は所定の大きさに統一して形成されている。
次に、図４（ｂ）に示すように、半導体装置１０ａの第１半導体装置１２が実装されている側に、絶縁層の開口部１８と第１接合ランド１４をそれぞれ位置合わせして、絶縁層１７を形成する。例えば、あらかじめ半導体装置１０ａおよび１０ｂの反りを考慮して絶縁層の厚みおよび開口部１８が制御された絶縁層１７を貼り付けるか、もしくは、半導体装置１０ａに厚みを調整した絶縁層１７を貼り付けた後に、開口部１８をレーザー加工やフォトリソグラフィ工法によって開口部１８を形成してもよい。ここで、絶縁層の開口部１８の高さは、半導体装置１０ａおよび半導体装置１０ｂの反りに合わせて、第１キャリア基板１１の中央部から外周部にかけて、半導体装置１０ｂの反りによる半導体装置１０ａと半導体装置１０ｂの間隔の差分だけ変化させている。ただし、開口部１８に半導体基板１０ｂの外部電極３６を溶融して中間電極２６を形成するため、中間電極２６の体積と絶縁層の開口部１８の体積をすべて同一とする必要があり、半導体装置１０ａおよび１０ｂの反りに合わせて開口径を変化させる。例えば、半導体装置１０ａが上側に凸に反り、半導体装置１０ｂは反りがない場合、中心部よりも外周部にいくほど絶縁層の開口部１８の径を小さくし、また、絶縁層１７の厚みを厚くする。逆に、半導体装置１０ａが反対側に反った場合は、中心部よりも外周部にいくほど絶縁層の開口部１８を大きくし、また、絶縁層１７の厚みを薄くする。
次に、図４（ｃ）に示すように、絶縁層１７を備えた半導体装置１０ａ上に、外部端子３６と絶縁層の開口部１８をそれぞれ位置合わせして半導体装置１０ｂをマウントする。
このとき、外部端子３６表面および第１接合ランド１４表面の不純物除去のため、フラックス等の表面活性剤３１を絶縁層の開口部１８に塗布もしくはピン転写しておく。また、外部端子３６表面にも同様にフラックス等の表面活性剤を塗布もしくは転写しておく。そして、２つの半導体装置１０ａおよび半導体装置１０ｂをマウントした状態で、リフロー炉等の高温加熱装置によって所望の温度プロファイルにて加熱する。この加熱によって、外部端子３６が融点以上まで温度上昇して溶融すると、毛細管現象により、外部端子３６がそれぞれ絶縁層の開口部１８に流れ込んで中間電極２６を形成する。そして、常温まで冷却後は、図４（ｄ）に示すように、中間電極２６を介して半導体装置１０ａ上に半導体装置１０ｂが接合（積層）される。
図５においても同様の製造方法であるが、絶縁層の開口部にテーパ部１９を設けているため、図５（ｃ）において、半導体装置１０ａ上に半導体装置１０ｂをマウントする際に、開口部１８への外部端子３６先端部の入り込みを深くし、なおかつ、テーパ角度を変化させることによって、開口部１８への外部端子３６先端部の入り込み深さを２つの半導体装置の反りに対応させて調整し、２つの半導体装置の反りに影響を受けずに、絶縁層の開口部１８上に外部端子３６をより安定的、かつ均一に接触（マウント）させることが可能となる。
なお、上記の製造方法において、半導体装置１０ｂに反りはなく、半導体装置１０ａが上側に凸に反った場合と下側に反った場合を例に挙げて説明したが、この他、半導体装置１０ｂにも反りが発生することを含め、すべての反り状態の組み合わせにおいても同様に、半導体装置間の間隔に応じて、一定体積の開口部の開口径および高さ、さらには、テーパを調整することが可能である。
また、外部端子３６はあらかじめ半導体装置１０ｂに形成され、絶縁層１７は半導体装置１０ａ上に形成されているが、反対の構成としても構わない。つまり、外部端子３６はあらかじめ半導体装置１０ａの第１接合ランド１４上に形成され、絶縁層１７は半導体装置１０ｂに形成されても構わない。
このように、半導体装置間の間隔に応じて、絶縁層の中間電極を形成する領域である開口部の開口径および高さを、所定の体積になるように調整することにより、半導体装置１０ａおよび半導体装置１０ｂの反りによって発生する第１キャリア基板１１と第２キャリア基板２０との間隔の不均一性から、間隔が最大となる箇所においても、絶縁層の開口部１８の開口径および絶縁層１７の厚みを制御することによって、形成される中間電極２６の高さを第１キャリア基板１１と第２キャリア基板２０との間隔に合わせることにより、安定的な中間電極２６を介した接合（積層）が可能となり、また、接合強度・信頼性も向上することができ、半導体装置の反りを考慮しつつ、３次元実装時の接合歩留り、接合強度・信頼性を向上させることができる。
本発明は、半導体装置の反りを考慮しつつ、３次元実装時の接合歩留り、接合強度・信頼性を向上させることができ、複数の半導体装置を１つのパッケージに実装する積層型半導体装置及び積層型半導体装置の製造方法等に有用である。
本発明の第１実施形態に係る積層型半導体装置の断面図 本発明の第２実施形態に係る積層型半導体装置の断面図 本発明の第３実施形態に係る積層型半導体装置の断面図 本発明における第１実施形態に係る積層型半導体装置の製造方法を示す工程断面図 本発明における第２実施形態に係る積層型半導体装置の製造方法を示す工程断面図
符号の説明
１０ａ 半導体装置
１０ｂ 半導体装置
１１ 第１キャリア基板
１２ 第１半導体素子
１３ 第１接着層
１４ 第１接合ランド
１５ 外部電極ランド
１６ 外部電極
１７ 絶縁層
１８ 開口部
１９ テーパ部
２０ 第２キャリア基板
２１ 第２半導体素子
２２ 第２接着層
２３ 金属細線
２４ 配線ランド
２５ 第２接合ランド
２６ 中間電極
２７ 接合部
２８ 接合部
２９ 第２封止樹脂
３０ 第１封止樹脂
３１ 表面活性剤

Claims (18)

  1. 第１外部電極と積層用接合ランドを備える第１キャリア基板に１または複数の電子部品を搭載する第１半導体装置と、はんだ材料で形成された第２外部電極を備える第２キャリア基板に１または複数の電子部品を搭載する第２半導体装置とを前記第２外部電極を溶融して形成する中間電極と前記積層用接合ランドを電気的に接続して積層する積層型半導体装置の製造方法であって、
    前記第１半導体装置の接合ランドを露出して前記中間電極の形成位置を前記第２外部電極の体積分だけ開口する開口部を備えた絶縁層を前記第１半導体装置の前記電子部品搭載面上に貼り付ける工程と、
    前記第２外部電極と前記開口部を位置合わせして前記第１半導体装置上に前記第２半導体装置を載置する工程と、
    加熱により前記第２外部電極を溶融して前記開口部に充填することにより前記中間電極を形成して前記中間電極と前記積層用ランドを電気的に接続する工程と
    を有し、開口部の形成に際し、前記第１半導体装置および前記第２半導体装置の反りによる前記第１半導体装置と前記第２半導体装置との間隔に対応して前記中間電極が前記第１半導体装置と前記第２半導体装置とを電気的に接続できるように前記開口部の高さを調整し、さらに、前記開口部の体積が前記第２外部電極の体積と同じになるように前記開口部の高さに対応して前記開口部の開口径を調整することを特徴とする積層型半導体装置の製造方法。
  2. 第１外部電極と積層用接合ランドを備える第１キャリア基板に１または複数の電子部品を搭載する第１半導体装置と、はんだ材料で形成された第２外部電極を備える第２キャリア基板に１または複数の電子部品を搭載する第２半導体装置とを前記第２外部電極を溶融して形成する中間電極と前記積層用接合ランドを電気的に接続して積層する積層型半導体装置の製造方法であって、
    前記第１半導体装置の前記電子部品搭載面上に絶縁層を貼り付ける工程と、
    前記絶縁層に前記第１半導体装置の接合ランドを露出して前記中間電極の形成位置を前記第２外部電極の体積分だけ開口する開口部を形成する工程と、
    前記第２外部電極と前記開口部を位置合わせして前記第１半導体装置上に前記第２半導体装置を載置する工程と、
    加熱により前記第２外部電極を溶融して前記開口部に充填することにより前記中間電極を形成して前記中間電極と前記積層用ランドを電気的に接続する工程と
    を有し、開口部の形成に際し、前記第１半導体装置および前記第２半導体装置の反りによる前記第１半導体装置と前記第２半導体装置との間隔に対応して前記中間電極が前記第１半導体装置と前記第２半導体装置とを電気的に接続できるように前記開口部の高さを調整し、さらに、前記開口部の体積が前記第２外部電極の体積と同じになるように前記開口部の高さに対応して前記開口部の開口径を調整することを特徴とする積層型半導体装置の製造方法。
  3. 前記開口部の前記第２外部電極との接合部毎に前記第２外部電極が安定的に接触できるような前記第１半導体装置および前記第２半導体装置の反りに対応したテーパを設けることを特徴とする請求項１または請求項２のいずれかに記載の積層型半導体装置の製造方法。
  4. 前記第１半導体装置または第２半導体装置へ前記電子部品を搭載するに際し、前記電子部品を積層して搭載することを特徴とする請求項１または請求項２または請求項３のいずれかに記載の積層型半導体装置の製造方法。
  5. 前記第１半導体装置または第２半導体装置へ前記電子部品を搭載するに際し、前記電子部品を並列に搭載することを特徴とする請求項１または請求項２または請求項３のいずれかに記載の積層型半導体装置の製造方法。
  6. 前記電子部品のうち少なくとも１つが半導体素子であることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の積層型半導体装置の製造方法。
  7. 前記第１半導体装置に搭載された前記電子部品を樹脂封止することを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載の積層型半導体装置の製造方法。
  8. 前記第２半導体装置に搭載された前記電子部品を樹脂封止することを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７のいずれかに記載の積層型半導体装置の製造方法。
  9. 第１外部電極と第１積層用接合ランドを備える第１キャリア基板に１または複数の電子部品を搭載する第１半導体装置と、
    前記第１半導体装置の前記電子部品搭載面上に形成される絶縁層と、
    前記絶縁層を挟んで前記第１半導体装置と対向する前記絶縁層上に積層され、前記第２積層用接合ランドを備える第２キャリア基板に１または複数の電子部品を搭載する第２半導体装置と、
    前記第１半導体装置および前記第２半導体装置の反りによる前記第１半導体装置と前記第２半導体装置との間隔に対応して高さを調整し、前記第１積層用接合ランドと前記第２積層用接合ランドを電気的に接続する中間電極と、
    前記絶縁層に前記中間電極と同じ形状で形成された前記中間電極の形成領域となる開口部と
    を有し、全ての中間電極の体積が同じになるように前記中間電極の径が高さに対応することを特徴とする積層型半導体装置。
  10. 前記中間電極の高さが前記第１半導体装置の中央から外周部に向かって徐々に変化することを特徴とする請求項９記載の積層型半導体装置。
  11. 前記中間電極の径が前記第１半導体装置の中央から外周部に向かって徐々に変化することを特徴とする請求項９記載の積層型半導体装置。
  12. 前記開口部毎の前記第２半導体装置に隣接する端部に前記第１半導体装置および前記第２半導体装置の反りに対応したテーパを設けることを特徴とする請求項９または請求項１０または請求項１１のいずれかに記載の積層型半導体装置。
  13. 前記第１半導体装置と前記第２半導体装置との間隔が広くなるにしたがって、前記テーパのテーパ角度が徐々に大きくなることを特徴とする請求項１２記載の積層型半導体装置。
  14. 前記第１半導体装置または第２半導体装置へ前記電子部品を積層して搭載することを特徴とする請求項９または請求項１０または請求項１１または請求項１２または請求項１３のいずれかに記載の積層型半導体装置。
  15. 前記第１半導体装置または第２半導体装置へ前記電子部品を並列に搭載することを特徴とする請求項９または請求項１０または請求項１１または請求項１２または請求項１３のいずれかに記載の積層型半導体装置。
  16. 前記電子部品のうち少なくとも１つが半導体素子であることを特徴とする請求項９または請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５のいずれかに記載の積層型半導体装置。
  17. 前記第１半導体装置に搭載された前記電子部品を樹脂封止することを特徴とする請求項９または請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５または請求項１６のいずれかに記載の積層型半導体装置。
  18. 前記第２半導体装置に搭載された前記電子部品を樹脂封止することを特徴とする請求項９または請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５または請求項１６または請求項１７のいずれかに記載の積層型半導体装置。
JP2005303778A 2005-10-19 2005-10-19 積層型半導体装置 Active JP4703356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005303778A JP4703356B2 (ja) 2005-10-19 2005-10-19 積層型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303778A JP4703356B2 (ja) 2005-10-19 2005-10-19 積層型半導体装置

Publications (2)

Publication Number Publication Date
JP2007115789A true JP2007115789A (ja) 2007-05-10
JP4703356B2 JP4703356B2 (ja) 2011-06-15

Family

ID=38097724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005303778A Active JP4703356B2 (ja) 2005-10-19 2005-10-19 積層型半導体装置

Country Status (1)

Country Link
JP (1) JP4703356B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010073A (ja) * 2007-06-27 2009-01-15 Shinko Electric Ind Co Ltd 半導体パッケージおよびこれを用いた半導体装置
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
US9899337B2 (en) 2015-08-13 2018-02-20 Samsung Electronics Co., Ltd. Semiconductor package and manufacturing method thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180236A (ja) * 1984-09-28 1986-04-23 Toshiba Corp ソルダ−レジスト形成用感光性フイルム
JPS61270893A (ja) * 1985-05-24 1986-12-01 ニチコン株式会社 ソルダ−レジスト
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH08274241A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 半導体パッケージ及びその実装方法
JPH102741A (ja) * 1996-06-17 1998-01-06 Murata Mfg Co Ltd 圧電振動子の製造方法
JPH10107176A (ja) * 1996-09-27 1998-04-24 Hitachi Techno Eng Co Ltd 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法
JP2004289002A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 半導体装置、半導体パッケージ、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004363126A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2004363351A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 積層型の半導体装置
JP2005100488A (ja) * 2003-09-22 2005-04-14 Nitto Denko Corp 回路付サスペンション基板およびその製造方法
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180236A (ja) * 1984-09-28 1986-04-23 Toshiba Corp ソルダ−レジスト形成用感光性フイルム
JPS61270893A (ja) * 1985-05-24 1986-12-01 ニチコン株式会社 ソルダ−レジスト
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH08274241A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 半導体パッケージ及びその実装方法
JPH102741A (ja) * 1996-06-17 1998-01-06 Murata Mfg Co Ltd 圧電振動子の製造方法
JPH10107176A (ja) * 1996-09-27 1998-04-24 Hitachi Techno Eng Co Ltd 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法
JP2004289002A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 半導体装置、半導体パッケージ、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004363126A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2004363351A (ja) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp 積層型の半導体装置
JP2005100488A (ja) * 2003-09-22 2005-04-14 Nitto Denko Corp 回路付サスペンション基板およびその製造方法
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010073A (ja) * 2007-06-27 2009-01-15 Shinko Electric Ind Co Ltd 半導体パッケージおよびこれを用いた半導体装置
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
US9899337B2 (en) 2015-08-13 2018-02-20 Samsung Electronics Co., Ltd. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
JP4703356B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
US8575763B2 (en) Semiconductor device and method of manufacturing the same
US7091619B2 (en) Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US9953958B2 (en) Electronic component device
JP2011129684A (ja) 半導体装置及びその製造方法
JP2012069903A (ja) 半導体装置及びその製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
JP2015005637A (ja) 半導体装置
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP2008258522A (ja) 半導体装置の製造方法
JP2012212786A (ja) 半導体装置の製造方法
JP2013021058A (ja) 半導体装置の製造方法
JP2007042762A (ja) 半導体装置およびその実装体
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20120306074A1 (en) Semiconductor chip having bump electrode, semiconductor device having the semiconductor chip, and method for manufacturing the semiconductor device
JP5128180B2 (ja) チップ内蔵基板
JP4703356B2 (ja) 積層型半導体装置
JP2003110091A (ja) 半導体装置及び半導体装置の製造方法
JP2007294560A (ja) 半導体装置およびその製造方法
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
TW201005894A (en) Pillar-to-pillar flip-chip assembly
JP2003007972A (ja) 積層型半導体装置及びその製造方法
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP2012015446A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R151 Written notification of patent or utility model registration

Ref document number: 4703356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250