JPH06333982A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH06333982A JPH06333982A JP5116266A JP11626693A JPH06333982A JP H06333982 A JPH06333982 A JP H06333982A JP 5116266 A JP5116266 A JP 5116266A JP 11626693 A JP11626693 A JP 11626693A JP H06333982 A JPH06333982 A JP H06333982A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- ball
- semiconductor chip
- wiring board
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 65
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 138
- 239000002184 metal Substances 0.000 claims description 137
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001953 recrystallisation Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000010931 gold Substances 0.000 description 151
- 238000001465 metallisation Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005219 brazing Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010191 image analysis Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 配線基板上に半導体チップをフェイスダウン
ボンディングする実装技術において、半導体チップと配
線基板との接続信頼性を向上させる。 【構成】 半導体チップ２の電極パッド１５上に先端の
尖ったアンカー部１７を設けたＡｕボール１６を形成す
る工程、配線基板１の電極５上に接合したＡｕボールを
平坦化してＡｕランド１４を形成する工程、上記Ａｕボ
ール１６およびＡｕランド１４のそれぞれを加熱して軟
化させた後、両者を熱圧着により接合し、Ａｕボール１
６のアンカー部１７をＡｕランド１４に埋め込む。
ボンディングする実装技術において、半導体チップと配
線基板との接続信頼性を向上させる。 【構成】 半導体チップ２の電極パッド１５上に先端の
尖ったアンカー部１７を設けたＡｕボール１６を形成す
る工程、配線基板１の電極５上に接合したＡｕボールを
平坦化してＡｕランド１４を形成する工程、上記Ａｕボ
ール１６およびＡｕランド１４のそれぞれを加熱して軟
化させた後、両者を熱圧着により接合し、Ａｕボール１
６のアンカー部１７をＡｕランド１４に埋め込む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、半導体チップを配線基板にフェ
イスダウンボンディングする技術に関するものである。
製造技術に関し、特に、半導体チップを配線基板にフェ
イスダウンボンディングする技術に関するものである。
【０００２】
【従来の技術】ゲートアレイやマイクロコンピュータの
ような多くの入出力端子を備えた半導体チップの電極接
続技術として、フリップチップボンディング方式が知ら
れている。周知の代表的なフリップチップボンディング
方式は、半導体チップの電極パッド上に半田で構成した
ボール状のバンプ電極（ＣＣＢバンプ）を形成し、この
バンプ電極を介して半導体チップと配線基板とを電気的
に接続するＣＣＢ(Controlled Collapse Bonding) 方式
である。
ような多くの入出力端子を備えた半導体チップの電極接
続技術として、フリップチップボンディング方式が知ら
れている。周知の代表的なフリップチップボンディング
方式は、半導体チップの電極パッド上に半田で構成した
ボール状のバンプ電極（ＣＣＢバンプ）を形成し、この
バンプ電極を介して半導体チップと配線基板とを電気的
に接続するＣＣＢ(Controlled Collapse Bonding) 方式
である。
【０００３】上記ＣＣＢ方式によれば、半導体チップの
周辺部のみならず中央部にも電極パッドを設けることが
できるので、ワイヤボンディング方式に比べてＬＳＩの
多ピン化を促進することができ、かつ半導体チップ内部
の配線長を短くすることができるので、ＬＳＩの高速化
を促進することができる。
周辺部のみならず中央部にも電極パッドを設けることが
できるので、ワイヤボンディング方式に比べてＬＳＩの
多ピン化を促進することができ、かつ半導体チップ内部
の配線長を短くすることができるので、ＬＳＩの高速化
を促進することができる。
【０００４】上記ＣＣＢ方式は、通常、半田蒸着法を用
いて半導体チップの電極パッド上にＣＣＢバンプを形成
する。この半田蒸着法では、まず、電極パッドの表面に
Ｃｒ、Ｃｒ／Ｃｕ、ＣｕおよびＡｕなどの金属薄膜（Ｂ
ＬＭ；Ball Limitting Metalization)を蒸着する。この
金属薄膜は、電極パッド上に形成したＣＣＢバンプが製
造工程途中の熱履歴によって拡散するのを防止するため
に設けられる。次に、半導体チップの全面に半田（Ｓｎ
／Ｐｂ合金）の薄膜を蒸着した後、リフトオフ法によっ
て電極パッド上のみに半田薄膜を残す。次に、この半田
薄膜を加熱、溶融すると、表面張力によってボール状に
なったＣＣＢバンプが電極上に形成される。このように
して形成したＣＣＢバンプを介して半導体チップと配線
基板とを電気的に接続するには、配線基板の電極上に半
導体チップのＣＣＢバンプを重ね合わせ、ＣＣＢバンプ
を加熱、再溶融（リフロー）する。
いて半導体チップの電極パッド上にＣＣＢバンプを形成
する。この半田蒸着法では、まず、電極パッドの表面に
Ｃｒ、Ｃｒ／Ｃｕ、ＣｕおよびＡｕなどの金属薄膜（Ｂ
ＬＭ；Ball Limitting Metalization)を蒸着する。この
金属薄膜は、電極パッド上に形成したＣＣＢバンプが製
造工程途中の熱履歴によって拡散するのを防止するため
に設けられる。次に、半導体チップの全面に半田（Ｓｎ
／Ｐｂ合金）の薄膜を蒸着した後、リフトオフ法によっ
て電極パッド上のみに半田薄膜を残す。次に、この半田
薄膜を加熱、溶融すると、表面張力によってボール状に
なったＣＣＢバンプが電極上に形成される。このように
して形成したＣＣＢバンプを介して半導体チップと配線
基板とを電気的に接続するには、配線基板の電極上に半
導体チップのＣＣＢバンプを重ね合わせ、ＣＣＢバンプ
を加熱、再溶融（リフロー）する。
【０００５】なお、上述したＣＣＢバンプの形成方法に
ついては、例えば日本金属学会会報第２３巻第１２号
（１９８４年）Ｐ１００４〜Ｐ１０１３や電気学会研究
会資料（１９８９年３月１７日版）Ｐ４６などに詳しい
記載がある。また、配線基板上にＣＣＢ方式で実装した
半導体チップをキャップで気密封止したＬＳＩパッケー
ジについては、例えば特開昭６２−２４９４２９号公報
や特開昭６３−３１０１３９号公報などに記載がある。
ついては、例えば日本金属学会会報第２３巻第１２号
（１９８４年）Ｐ１００４〜Ｐ１０１３や電気学会研究
会資料（１９８９年３月１７日版）Ｐ４６などに詳しい
記載がある。また、配線基板上にＣＣＢ方式で実装した
半導体チップをキャップで気密封止したＬＳＩパッケー
ジについては、例えば特開昭６２−２４９４２９号公報
や特開昭６３−３１０１３９号公報などに記載がある。
【０００６】
【発明が解決しようとする課題】上記ＣＣＢ方式は、Ｌ
ＳＩの多ピン化、高速化に好適な実装方式であるが、次
のような欠点もある。
ＳＩの多ピン化、高速化に好適な実装方式であるが、次
のような欠点もある。
【０００７】(1).熱疲労破壊が生じ易い半田（Ｐｂ／Ｓ
ｎ合金）を使ってＣＣＢバンプを形成するのでバンプの
寿命が短く、長期間に渡って高い接続信頼性を確保する
ことが難しい。
ｎ合金）を使ってＣＣＢバンプを形成するのでバンプの
寿命が短く、長期間に渡って高い接続信頼性を確保する
ことが難しい。
【０００８】(2).ＣＣＢバンプの形成に高価な蒸着設備
や煩雑なリフトオフ工程を必要とするので、製造コスト
が高くなる。
や煩雑なリフトオフ工程を必要とするので、製造コスト
が高くなる。
【０００９】(3).配線基板の電極上に半導体チップのＣ
ＣＢバンプを重ね合わせた後、ＣＣＢバンプを加熱、リ
フローする工程へと搬送する途中で、振動などによって
電極とＣＣＢバンプの位置ずれが生じ易い。
ＣＢバンプを重ね合わせた後、ＣＣＢバンプを加熱、リ
フローする工程へと搬送する途中で、振動などによって
電極とＣＣＢバンプの位置ずれが生じ易い。
【００１０】本発明者らは、公知技術ではないが、上述
したＣＣＢ方式の欠点を改善するために新たな実装技術
の開発を行ってきた。この実装技術の概略は、まず、配
線基板の電極上および半導体チップの電極パッド上にそ
れぞれボールボンディング法を用いて金属（例えばＡ
ｕ）ボールを形成した後、配線基板側の金属ボールを平
坦化して高さを揃え、次いで、この金属ボールと半導体
チップ側の金属ボールとを重ね合わせて両者を熱圧着で
接合するというものである。
したＣＣＢ方式の欠点を改善するために新たな実装技術
の開発を行ってきた。この実装技術の概略は、まず、配
線基板の電極上および半導体チップの電極パッド上にそ
れぞれボールボンディング法を用いて金属（例えばＡ
ｕ）ボールを形成した後、配線基板側の金属ボールを平
坦化して高さを揃え、次いで、この金属ボールと半導体
チップ側の金属ボールとを重ね合わせて両者を熱圧着で
接合するというものである。
【００１１】上記の実装技術によれば、熱疲労破壊が生
じ易い半田を使用しないので、半導体チップと配線基板
の接続部の信頼性を向上させることができる。また、既
存のワイヤボンディング装置を使って金属ボールを形成
するので、ＣＣＢ方式のような高価な蒸着設備や煩雑な
リフトオフ工程が不要となり、製造コストを低減するこ
とができる。
じ易い半田を使用しないので、半導体チップと配線基板
の接続部の信頼性を向上させることができる。また、既
存のワイヤボンディング装置を使って金属ボールを形成
するので、ＣＣＢ方式のような高価な蒸着設備や煩雑な
リフトオフ工程が不要となり、製造コストを低減するこ
とができる。
【００１２】ところが、上記の実装技術は、配線基板側
の金属ボールと半導体チップ側の金属ボールとを重ね合
わせたときに二つの金属ボールの中心位置が僅かにずれ
たり、半導体チップの背面に加える荷重の向きが配線基
板の主面に対して垂直な方向から僅かにずれたりする
と、半導体チップ側の金属ボールが横方向に滑ってしま
い、金属ボール同士の接着不良が生じるという問題があ
る。また、配線基板側の金属ボールと半導体チップ側の
金属ボールを正確に重ね合わせても、熱圧着工程へ搬送
する途中で位置ずれが生じ、金属ボール同士の接着不良
が生じるという問題もある。
の金属ボールと半導体チップ側の金属ボールとを重ね合
わせたときに二つの金属ボールの中心位置が僅かにずれ
たり、半導体チップの背面に加える荷重の向きが配線基
板の主面に対して垂直な方向から僅かにずれたりする
と、半導体チップ側の金属ボールが横方向に滑ってしま
い、金属ボール同士の接着不良が生じるという問題があ
る。また、配線基板側の金属ボールと半導体チップ側の
金属ボールを正確に重ね合わせても、熱圧着工程へ搬送
する途中で位置ずれが生じ、金属ボール同士の接着不良
が生じるという問題もある。
【００１３】本発明の目的は、配線基板上に半導体チッ
プをフェイスダウンボンディングする実装技術におい
て、半導体チップと配線基板との接続信頼性を向上させ
ることのできる技術を提供することにある。
プをフェイスダウンボンディングする実装技術におい
て、半導体チップと配線基板との接続信頼性を向上させ
ることのできる技術を提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
【００１６】(1).請求項１記載の発明は、半導体チップ
の電極パッド上に先端の尖ったアンカー部を備えた金属
ボールを形成する工程、配線基板の電極上に金属ボール
を接合した後、前記金属ボールの上面を平坦化して金属
ランドを形成する工程、前記半導体チップの金属ボール
と前記配線基板の金属ランドとを加熱して軟化させた
後、前記金属ボールと前記金属ランドとを重ね合わせて
両者を熱圧着すると共に、前記金属ボールのアンカー部
を前記金属ランドに埋め込む工程を有する半導体集積回
路装置の製造方法である。
の電極パッド上に先端の尖ったアンカー部を備えた金属
ボールを形成する工程、配線基板の電極上に金属ボール
を接合した後、前記金属ボールの上面を平坦化して金属
ランドを形成する工程、前記半導体チップの金属ボール
と前記配線基板の金属ランドとを加熱して軟化させた
後、前記金属ボールと前記金属ランドとを重ね合わせて
両者を熱圧着すると共に、前記金属ボールのアンカー部
を前記金属ランドに埋め込む工程を有する半導体集積回
路装置の製造方法である。
【００１７】(2).請求項２記載の発明は、前記請求項１
記載の発明において、前記半導体チップの金属ボールを
前記金属ボールを構成する金属の再結晶温度よりも低い
温度で加熱して軟化させ、前記配線基板の金属ランドを
前記金属ランドを構成する金属の再結晶温度よりも高い
温度で加熱して軟化させるものである。
記載の発明において、前記半導体チップの金属ボールを
前記金属ボールを構成する金属の再結晶温度よりも低い
温度で加熱して軟化させ、前記配線基板の金属ランドを
前記金属ランドを構成する金属の再結晶温度よりも高い
温度で加熱して軟化させるものである。
【００１８】(3).請求項３記載の発明は、前記請求項１
記載の発明において、前記半導体チップの電極パッド上
に金属ボールを接合した後、前記金属ボールのアンカー
部の先端を軽く平坦化するものである。
記載の発明において、前記半導体チップの電極パッド上
に金属ボールを接合した後、前記金属ボールのアンカー
部の先端を軽く平坦化するものである。
【００１９】(4).請求項４記載の発明は、前記請求項１
記載の発明において、前記金属ボールの平坦化による金
属ランドの形成と、前記金属ランドと前記金属ボールと
の熱圧着による接合を同一の装置を使って行うものであ
る。
記載の発明において、前記金属ボールの平坦化による金
属ランドの形成と、前記金属ランドと前記金属ボールと
の熱圧着による接合を同一の装置を使って行うものであ
る。
【００２０】(5).請求項１０記載の発明は、半導体チッ
プの電極パッド上に先端の尖ったアンカー部を設けた金
属ボールを接合する工程、配線基板上に導電性フィルム
からなる電極を形成する工程、前記金属ボールを前記電
極に圧接することにより、前記金属ボールのアンカー部
を前記電極に埋め込む工程を有する半導体集積回路装置
の製造方法である。
プの電極パッド上に先端の尖ったアンカー部を設けた金
属ボールを接合する工程、配線基板上に導電性フィルム
からなる電極を形成する工程、前記金属ボールを前記電
極に圧接することにより、前記金属ボールのアンカー部
を前記電極に埋め込む工程を有する半導体集積回路装置
の製造方法である。
【００２１】
【作用】上記した手段(1) によれば、半導体チップの金
属ボールに設けたアンカー部が配線基板の金属ランドに
食い込むことによって金属ボールの滑りが防止できるの
で、金属ボールと金属ランドとを確実に接続することが
できる。
属ボールに設けたアンカー部が配線基板の金属ランドに
食い込むことによって金属ボールの滑りが防止できるの
で、金属ボールと金属ランドとを確実に接続することが
できる。
【００２２】上記した手段(2) によれば、配線基板の金
属ランドが半導体チップの金属ボールよりも軟らかくな
るので、金属ボールのアンカー部を少ない荷重で確実に
金属ランドに埋め込むことができる。
属ランドが半導体チップの金属ボールよりも軟らかくな
るので、金属ボールのアンカー部を少ない荷重で確実に
金属ランドに埋め込むことができる。
【００２３】上記した手段(3) によれば、配線基板のす
べての金属ランドの高さと半導体チップのすべての金属
ボールの高さを揃えることができるので、熱圧着時にす
べての金属ランドと金属ボールに均等の荷重を印加する
ことができる。
べての金属ランドの高さと半導体チップのすべての金属
ボールの高さを揃えることができるので、熱圧着時にす
べての金属ランドと金属ボールに均等の荷重を印加する
ことができる。
【００２４】上記した手段(4) によれば、半導体チップ
の金属ボールの先端面と配線基板の金属ランドの上面と
が完全に平行になるので、熱圧着時にすべての金属ラン
ドと金属ボールに均等の荷重を印加することができる。
の金属ボールの先端面と配線基板の金属ランドの上面と
が完全に平行になるので、熱圧着時にすべての金属ラン
ドと金属ボールに均等の荷重を印加することができる。
【００２５】上記した手段(5) によれば、半導体チップ
の金属ボールに設けたアンカー部が配線基板の電極に食
い込むことによって両者を確実に接続することができ
る。
の金属ボールに設けたアンカー部が配線基板の電極に食
い込むことによって両者を確実に接続することができ
る。
【００２６】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
説明する。
【００２７】（実施例１）図１は、本発明の一実施例で
ある半導体集積回路装置の要部を示す概略断面図であ
る。
ある半導体集積回路装置の要部を示す概略断面図であ
る。
【００２８】本実施例の半導体集積回路装置は、配線基
板１の主面上にフェイスダウンボンディング方式で実装
した半導体チップ２をキャップ３で気密封止したパッケ
ージ構造を有している。半導体チップ２は、例えばＧａ
Ａｓなどの化合物半導体からなり、その素子形成面に
は、１０ＧHz以上の高周波で動作するＬＳＩが形成され
ている。
板１の主面上にフェイスダウンボンディング方式で実装
した半導体チップ２をキャップ３で気密封止したパッケ
ージ構造を有している。半導体チップ２は、例えばＧａ
Ａｓなどの化合物半導体からなり、その素子形成面に
は、１０ＧHz以上の高周波で動作するＬＳＩが形成され
ている。
【００２９】上記配線基板１は、アルミナ、窒化アルミ
ニウムなどのセラミックで構成され、その主面には配線
４および電極５が設けられている。配線基板１の内層に
は、ＧＮＤ配線６および電源配線７が設けられている。
ＧＮＤ配線６および電源配線７は、スルーホール８を通
じて配線４（電極５）と電気的に接続されている。配線
４、電極５、ＧＮＤ配線６および電源配線７は、スクリ
ーン印刷法で印刷したＷ（タングステン）などの高融点
金属の厚膜で構成され、配線４および電極５の表面には
Ａｕのメッキが施されている。
ニウムなどのセラミックで構成され、その主面には配線
４および電極５が設けられている。配線基板１の内層に
は、ＧＮＤ配線６および電源配線７が設けられている。
ＧＮＤ配線６および電源配線７は、スルーホール８を通
じて配線４（電極５）と電気的に接続されている。配線
４、電極５、ＧＮＤ配線６および電源配線７は、スクリ
ーン印刷法で印刷したＷ（タングステン）などの高融点
金属の厚膜で構成され、配線４および電極５の表面には
Ａｕのメッキが施されている。
【００３０】上記配線基板１の主面の外周部には、パッ
ケージの外部端子を構成する複数本のリード９が設けら
れている。リード９は、４２アロイ、コバールなどの金
属で構成され、ろう材１０によって配線４の上面に接合
されている。
ケージの外部端子を構成する複数本のリード９が設けら
れている。リード９は、４２アロイ、コバールなどの金
属で構成され、ろう材１０によって配線４の上面に接合
されている。
【００３１】上記配線基板１の裏面には、ＧＮＤメタラ
イズ１１が設けられている。ＧＮＤメタライズ１１は、
配線基板１の裏面の全面に設けられ、スルーホール８を
通じてＧＮＤ配線６と電気的に接続されている。ＧＮＤ
メタライズ１１は、Ｗなどの高融点金属の厚膜で構成さ
れ、その表面にはＡｕのメッキが施されている。
イズ１１が設けられている。ＧＮＤメタライズ１１は、
配線基板１の裏面の全面に設けられ、スルーホール８を
通じてＧＮＤ配線６と電気的に接続されている。ＧＮＤ
メタライズ１１は、Ｗなどの高融点金属の厚膜で構成さ
れ、その表面にはＡｕのメッキが施されている。
【００３２】上記ＧＮＤメタライズ１１の下面には、配
線基板１と略同一の外形寸法を有する金属ベース１２が
設けられている。金属ベース１２は、例えば１０％のＣ
ｕを含むＷ／Ｃｕ合金で構成され、ろう材１３によって
ＧＮＤメタライズ１１に接合されている。金属ベース１
２は、ＧＮＤ電位の安定化、パッケージの補強およびヒ
ートシンクの役割を兼ねている。
線基板１と略同一の外形寸法を有する金属ベース１２が
設けられている。金属ベース１２は、例えば１０％のＣ
ｕを含むＷ／Ｃｕ合金で構成され、ろう材１３によって
ＧＮＤメタライズ１１に接合されている。金属ベース１
２は、ＧＮＤ電位の安定化、パッケージの補強およびヒ
ートシンクの役割を兼ねている。
【００３３】上記配線基板１の電極４上には、後述する
方法で上面を平坦化したＡｕランド１４が設けられてい
る。図１には、電極４上にＡｕランド１４を二個重ねて
接合した例を示したが、Ａｕランド１４は一個でもよ
く、また三個以上重ねてもよい。他方、半導体チップ２
の電極パッド１５上には、Ａｕランド１４よりも小径の
Ａｕボール１６が設けられている。図１には、電極パッ
ド１５上にＡｕボール１６を二個重ねて接合した例を示
したが、Ａｕボール１６は一個でもよく、また三個以上
重ねてもよい。
方法で上面を平坦化したＡｕランド１４が設けられてい
る。図１には、電極４上にＡｕランド１４を二個重ねて
接合した例を示したが、Ａｕランド１４は一個でもよ
く、また三個以上重ねてもよい。他方、半導体チップ２
の電極パッド１５上には、Ａｕランド１４よりも小径の
Ａｕボール１６が設けられている。図１には、電極パッ
ド１５上にＡｕボール１６を二個重ねて接合した例を示
したが、Ａｕボール１６は一個でもよく、また三個以上
重ねてもよい。
【００３４】上記配線基板１と半導体チップ２とは、上
記Ａｕランド１４とＡｕボール１６とを熱圧着すること
によって電気的に接続されている。図２に拡大して示す
ように、半導体チップ２のＡｕボール１６には、先端の
尖ったアンカー部１７が設けられ、このアンカー部１７
が配線基板１の電極４上のＡｕランド１４に埋め込まれ
ている。
記Ａｕランド１４とＡｕボール１６とを熱圧着すること
によって電気的に接続されている。図２に拡大して示す
ように、半導体チップ２のＡｕボール１６には、先端の
尖ったアンカー部１７が設けられ、このアンカー部１７
が配線基板１の電極４上のＡｕランド１４に埋め込まれ
ている。
【００３５】上記配線基板１の主面の外周部には、ダム
枠１８が半導体チップ２を囲むように設けられている。
ダム枠１８は、アルミナ、窒化アルミニウムなどのセラ
ミックで構成され、ろう材１９によって配線基板１の主
面上に接合されている。
枠１８が半導体チップ２を囲むように設けられている。
ダム枠１８は、アルミナ、窒化アルミニウムなどのセラ
ミックで構成され、ろう材１９によって配線基板１の主
面上に接合されている。
【００３６】上記ダム枠１８の上面には、半導体チップ
２を封止するためのキャップ３が設けられている。キャ
ップ３は、Ａｕのメッキを施した４２アロイなどの金属
板で構成され、メタライズ２０およびろう材１９を介し
てダム枠１８に接合されている。
２を封止するためのキャップ３が設けられている。キャ
ップ３は、Ａｕのメッキを施した４２アロイなどの金属
板で構成され、メタライズ２０およびろう材１９を介し
てダム枠１８に接合されている。
【００３７】次に、上記の構成を備えた半導体集積回路
装置の製造方法を図３〜図２２を用いて説明する。
装置の製造方法を図３〜図２２を用いて説明する。
【００３８】まず、図３に示すように、素子形成面に多
数の電極パッド１５を形成した半導体チップ２を用意す
る。この電極パッド１５はＡｕで構成されている。次
に、図４に示すように、加熱、超音波または両者のエネ
ルギーを用いた周知のボールボンディング法によって、
電極パッド１５上にＡｕボール１６を形成する。
数の電極パッド１５を形成した半導体チップ２を用意す
る。この電極パッド１５はＡｕで構成されている。次
に、図４に示すように、加熱、超音波または両者のエネ
ルギーを用いた周知のボールボンディング法によって、
電極パッド１５上にＡｕボール１６を形成する。
【００３９】すなわち、上記半導体チップ２を図示しな
いワイヤボンディング装置のステージ上に位置決めし、
図４(a) に示すように、Ａｕワイヤ１０３の先端にトー
チ１０２を用い金ボール１６を形成する。これを同図
(b) のように、電極パッド１５上に接合する。次に同図
(c) のようにキャピラリ１０１のみを持ち上げた後、同
図(d) のようにＡｕワイヤ１０３を引き上げ、Ａｕボー
ル１６のネック部で切断すると、Ａｕボール１６の上端
部に先端の尖ったアンカー部１７が形成される。このＡ
ｕボール１６の外形寸法の一例を同図(e) に示す（寸法
単位はμｍ）。
いワイヤボンディング装置のステージ上に位置決めし、
図４(a) に示すように、Ａｕワイヤ１０３の先端にトー
チ１０２を用い金ボール１６を形成する。これを同図
(b) のように、電極パッド１５上に接合する。次に同図
(c) のようにキャピラリ１０１のみを持ち上げた後、同
図(d) のようにＡｕワイヤ１０３を引き上げ、Ａｕボー
ル１６のネック部で切断すると、Ａｕボール１６の上端
部に先端の尖ったアンカー部１７が形成される。このＡ
ｕボール１６の外形寸法の一例を同図(e) に示す（寸法
単位はμｍ）。
【００４０】次に、同様の方法で上記Ａｕボール１６の
上にもう一個のＡｕボール１６を接合する。このように
して、すべての電極パッド１５上に順次Ａｕボール１６
を形成し、図５に示すような半導体チップ２を得る。
上にもう一個のＡｕボール１６を接合する。このように
して、すべての電極パッド１５上に順次Ａｕボール１６
を形成し、図５に示すような半導体チップ２を得る。
【００４１】他方、図６に示すような多数の電極５を形
成した配線基板１を用意し、上述したボールボンディン
グ法によって電極５上にＡｕボール２２を二個重ねて接
合することにより、図７に示すような配線基板１を得
る。このＡｕボール２２の外形寸法は、半導体チップ２
の電極パッド１５上に形成したＡｕボール１６と同じで
ある。なお、このＡｕボール２２の上端部にもアンカー
部１７が形成されるが、その図示は省略する。
成した配線基板１を用意し、上述したボールボンディン
グ法によって電極５上にＡｕボール２２を二個重ねて接
合することにより、図７に示すような配線基板１を得
る。このＡｕボール２２の外形寸法は、半導体チップ２
の電極パッド１５上に形成したＡｕボール１６と同じで
ある。なお、このＡｕボール２２の上端部にもアンカー
部１７が形成されるが、その図示は省略する。
【００４２】上記配線基板１の電極５上にＡｕボール２
２を形成するときは、半導体チップ２の電極パッド１５
上にＡｕボール１６を形成するときに用いたボンディン
グ座標をミラー反転させた座標を用いる。このようにす
ると、電極５の位置が印刷ずれや配線基板１の収縮公差
などによって設計座標からずれている場合でも、Ａｕボ
ール２２の中心位置とＡｕボール１６の中心位置とを高
い精度で一致させることができる。
２を形成するときは、半導体チップ２の電極パッド１５
上にＡｕボール１６を形成するときに用いたボンディン
グ座標をミラー反転させた座標を用いる。このようにす
ると、電極５の位置が印刷ずれや配線基板１の収縮公差
などによって設計座標からずれている場合でも、Ａｕボ
ール２２の中心位置とＡｕボール１６の中心位置とを高
い精度で一致させることができる。
【００４３】次に、図８に示すような水平なステージ１
１４上に配線基板１を載置し、上方からＡｕボール２２
にツール１１０を圧接してその上面を平坦化することに
より、配線基板１の電極５上に図９に示すようなＡｕラ
ンド１４を形成する。このときＡｕボール２２に加える
荷重は、Ａｕボール２２一個当たり３００ｇｆ程度であ
る。また、ツール１１０は、その底面を高精度に平坦化
しておく。さらに、ツール１１０を４００℃程度に加熱
しておくことにより、Ａｕボール２２に加える荷重を小
さくすることができる。
１４上に配線基板１を載置し、上方からＡｕボール２２
にツール１１０を圧接してその上面を平坦化することに
より、配線基板１の電極５上に図９に示すようなＡｕラ
ンド１４を形成する。このときＡｕボール２２に加える
荷重は、Ａｕボール２２一個当たり３００ｇｆ程度であ
る。また、ツール１１０は、その底面を高精度に平坦化
しておく。さらに、ツール１１０を４００℃程度に加熱
しておくことにより、Ａｕボール２２に加える荷重を小
さくすることができる。
【００４４】このように、配線基板１上のすべてのＡｕ
ボール２２を同時に一括して平坦化することにより、配
線基板１の主面の反りやうねりに起因するＡｕボール２
２の高さのばらつきを吸収できるので、すべての電極５
上のＡｕランド１４の高さを高精度に揃えることができ
る。
ボール２２を同時に一括して平坦化することにより、配
線基板１の主面の反りやうねりに起因するＡｕボール２
２の高さのばらつきを吸収できるので、すべての電極５
上のＡｕランド１４の高さを高精度に揃えることができ
る。
【００４５】次に、図１０に示すように、電極パッド１
５上にＡｕボール１６を形成した前記の半導体チップ２
を熱圧着用のツール１１１の底面に取付け、この半導体
チップ２のＡｕボール１６とこれに対応する配線基板１
のＡｕランド１４とを重ね合わせて両者を熱圧着により
接合する。
５上にＡｕボール１６を形成した前記の半導体チップ２
を熱圧着用のツール１１１の底面に取付け、この半導体
チップ２のＡｕボール１６とこれに対応する配線基板１
のＡｕランド１４とを重ね合わせて両者を熱圧着により
接合する。
【００４６】半導体チップ２のＡｕボール１６と配線基
板１のＡｕランド１４を正確に重ね合わせるには、ま
ず、図１１(a) に示すように、ハーフミラー１１２と画
像解析装置１１３とを使って半導体チップ２のＡｕボー
ル１６のパターンを認識し、次に、同図(b) に示すよう
に、ハーフミラー１１２を９０°回転して配線基板１の
Ａｕランド１４のパターンを認識する。次に、半導体チ
ップ２を前後、左右に移動あるいは回転させてＡｕボー
ル１６のパターンの画像とＡｕランド１４のパターンの
画像とを重ね合わせた後、同図(c) に示すように、ツー
ル１１１を配線基板１上に下降させ、すべてのＡｕボー
ル１６とＡｕランド１４を同時に一括して熱圧着する。
このとき、前記図２に示したように、Ａｕボール１６の
アンカー部１７がＡｕランド１４に埋め込まれる。
板１のＡｕランド１４を正確に重ね合わせるには、ま
ず、図１１(a) に示すように、ハーフミラー１１２と画
像解析装置１１３とを使って半導体チップ２のＡｕボー
ル１６のパターンを認識し、次に、同図(b) に示すよう
に、ハーフミラー１１２を９０°回転して配線基板１の
Ａｕランド１４のパターンを認識する。次に、半導体チ
ップ２を前後、左右に移動あるいは回転させてＡｕボー
ル１６のパターンの画像とＡｕランド１４のパターンの
画像とを重ね合わせた後、同図(c) に示すように、ツー
ル１１１を配線基板１上に下降させ、すべてのＡｕボー
ル１６とＡｕランド１４を同時に一括して熱圧着する。
このとき、前記図２に示したように、Ａｕボール１６の
アンカー部１７がＡｕランド１４に埋め込まれる。
【００４７】上記の熱圧着を行うときは、半導体チップ
２のＡｕボール１６をＡｕの再結晶温度（約３００℃）
よりも低い温度（約２５０℃）に加熱し、配線基板１の
Ａｕランド１４をＡｕの再結晶温度よりも高い温度（約
３５０℃）に加熱する。このようにすると、配線基板１
のＡｕランド１４が半導体チップ２のＡｕボール１６よ
りも軟らかくなるので、少ない荷重でＡｕボール１６の
アンカー部１７を確実にＡｕランド１４に埋め込むこと
ができる。
２のＡｕボール１６をＡｕの再結晶温度（約３００℃）
よりも低い温度（約２５０℃）に加熱し、配線基板１の
Ａｕランド１４をＡｕの再結晶温度よりも高い温度（約
３５０℃）に加熱する。このようにすると、配線基板１
のＡｕランド１４が半導体チップ２のＡｕボール１６よ
りも軟らかくなるので、少ない荷重でＡｕボール１６の
アンカー部１７を確実にＡｕランド１４に埋め込むこと
ができる。
【００４８】これに対し、図１２に示すように、半導体
チップ２の電極パッド（１５）上にアンカー部１７の無
いＡｕボール１６を形成し、このＡｕボール１６と配線
基板１のＡｕランド１４とを熱圧着で接合する場合は、
Ａｕボール１６の中心位置とＡｕランド１４の中心位置
とが僅かにずれたり、半導体チップ２の背面に加える荷
重の向きが配線基板１の主面に対して垂直な方向から僅
かにずれたりしただけでも、Ａｕボール１６が横方向に
滑るので、Ａｕボール１６とＡｕランド１４の接着不良
が生じ易い。
チップ２の電極パッド（１５）上にアンカー部１７の無
いＡｕボール１６を形成し、このＡｕボール１６と配線
基板１のＡｕランド１４とを熱圧着で接合する場合は、
Ａｕボール１６の中心位置とＡｕランド１４の中心位置
とが僅かにずれたり、半導体チップ２の背面に加える荷
重の向きが配線基板１の主面に対して垂直な方向から僅
かにずれたりしただけでも、Ａｕボール１６が横方向に
滑るので、Ａｕボール１６とＡｕランド１４の接着不良
が生じ易い。
【００４９】しかしながら、Ａｕボール１６の上端部に
アンカー部を設ける本実施例によれば、このアンカー部
１７がＡｕランド１４に食い込むことによってＡｕボー
ル１６の滑りが防止されるので、Ａｕボール１６とＡｕ
ランド１４とを確実に接合することができる。
アンカー部を設ける本実施例によれば、このアンカー部
１７がＡｕランド１４に食い込むことによってＡｕボー
ル１６の滑りが防止されるので、Ａｕボール１６とＡｕ
ランド１４とを確実に接合することができる。
【００５０】また、上記の熱圧着は、配線基板１の電極
５上のＡｕボール２２を平坦化するときに使用したステ
ージ１１４およびツール１１０（図８参照）を使って行
うのがよい。
５上のＡｕボール２２を平坦化するときに使用したステ
ージ１１４およびツール１１０（図８参照）を使って行
うのがよい。
【００５１】すなわち、上記Ａｕボール２２を平坦化す
るときは、ステージ１１４の上面とツール１１０の底面
とが平行になっている必要があるが、加工上の限界があ
るので、完全には平行になっていない。そのため、ステ
ージ１１４上に載置した配線基板１のＡｕボール２２に
ツール１１０を圧接してＡｕランド１４を形成すると、
図１３に示すように、ツール１１０の底面とステージ１
１４の上面との相対的な傾きに比例して高さが不揃いに
なったＡｕランド１４ができてしまう。
るときは、ステージ１１４の上面とツール１１０の底面
とが平行になっている必要があるが、加工上の限界があ
るので、完全には平行になっていない。そのため、ステ
ージ１１４上に載置した配線基板１のＡｕボール２２に
ツール１１０を圧接してＡｕランド１４を形成すると、
図１３に示すように、ツール１１０の底面とステージ１
１４の上面との相対的な傾きに比例して高さが不揃いに
なったＡｕランド１４ができてしまう。
【００５２】そのため、図１４に示すように、上記ツー
ル１１０およびステージ１１４とは別のツール１１１お
よびステージ１１５を使って熱圧着を行うと、このツー
ル１１１の底面とステージ１１５の上面との相対的な傾
きは、上記ツール１１０の底面とステージ１１４の上面
との相対的な傾きとは異なるので、配線基板１のＡｕボ
ール２２と半導体チップのＡｕボール１６とを重ね合わ
せたとき、Ａｕボール１６の先端面とＡｕランド１４の
上面とが平行にならない。その結果、すべてのＡｕボー
ル１６とＡｕランド１４を同じ荷重で均等に熱圧着する
ことができず、一部のＡｕボール１６とＡｕランド１４
の間で片浮きが発生する。
ル１１０およびステージ１１４とは別のツール１１１お
よびステージ１１５を使って熱圧着を行うと、このツー
ル１１１の底面とステージ１１５の上面との相対的な傾
きは、上記ツール１１０の底面とステージ１１４の上面
との相対的な傾きとは異なるので、配線基板１のＡｕボ
ール２２と半導体チップのＡｕボール１６とを重ね合わ
せたとき、Ａｕボール１６の先端面とＡｕランド１４の
上面とが平行にならない。その結果、すべてのＡｕボー
ル１６とＡｕランド１４を同じ荷重で均等に熱圧着する
ことができず、一部のＡｕボール１６とＡｕランド１４
の間で片浮きが発生する。
【００５３】これに対し、配線基板１のＡｕボール２２
を平坦化するときに使用したステージ１１４およびツー
ル１１０を使ってＡｕボール１６とＡｕランド１４を熱
圧着する場合は、ステージ１１４の上面とツール１１０
の底面との相対的な傾きがＡｕボール２２を平坦化する
ときと、Ａｕボール１６とＡｕランド１４を熱圧着する
ときとで変わらないので、図１５に示すように、ツール
１１０の底面に保持した半導体チップ２のＡｕボール１
６の先端面とステージ１１４上に載置した配線基板１の
Ａｕランド１４の上面とが完全に平行になり、すべての
Ａｕボール１６とＡｕランド１４を同じ荷重で均等に熱
圧着することができる。
を平坦化するときに使用したステージ１１４およびツー
ル１１０を使ってＡｕボール１６とＡｕランド１４を熱
圧着する場合は、ステージ１１４の上面とツール１１０
の底面との相対的な傾きがＡｕボール２２を平坦化する
ときと、Ａｕボール１６とＡｕランド１４を熱圧着する
ときとで変わらないので、図１５に示すように、ツール
１１０の底面に保持した半導体チップ２のＡｕボール１
６の先端面とステージ１１４上に載置した配線基板１の
Ａｕランド１４の上面とが完全に平行になり、すべての
Ａｕボール１６とＡｕランド１４を同じ荷重で均等に熱
圧着することができる。
【００５４】上記のような片浮きに起因するＡｕボール
１６とＡｕランド１４との接合不良を防止するには、一
例として次のような方法で平坦化および熱圧着を行う。
１６とＡｕランド１４との接合不良を防止するには、一
例として次のような方法で平坦化および熱圧着を行う。
【００５５】まず、図１６に示すように、ステージ１１
４上に配線基板１を載置し、上方からＡｕボール２２に
ツール１１０を圧接してＡｕランド１４を形成する。こ
のとき、ツール１１０の底面とステージ１１４の上面と
の相対的な傾きに比例して高さが不揃いになったＡｕラ
ンド１４ができる。
４上に配線基板１を載置し、上方からＡｕボール２２に
ツール１１０を圧接してＡｕランド１４を形成する。こ
のとき、ツール１１０の底面とステージ１１４の上面と
の相対的な傾きに比例して高さが不揃いになったＡｕラ
ンド１４ができる。
【００５６】次に、図１７に示すように、上記ツール１
１０とは別の仮止め用ツール１１６を使って半導体チッ
プ２のＡｕボール１６とこれに対応する配線基板１のＡ
ｕランド１４とを重ね合わせる。このとき、半導体チッ
プ２の背面に加える荷重を小さくし、Ａｕボール１６と
Ａｕランド１４との接合を不完全にしておく。この場
合、両者の接合が不完全であっても、Ａｕボール１６に
設けたアンカー部１７がＡｕボール１６に軽く食い込む
ので、両者の位置がずれたりすることはない。
１０とは別の仮止め用ツール１１６を使って半導体チッ
プ２のＡｕボール１６とこれに対応する配線基板１のＡ
ｕランド１４とを重ね合わせる。このとき、半導体チッ
プ２の背面に加える荷重を小さくし、Ａｕボール１６と
Ａｕランド１４との接合を不完全にしておく。この場
合、両者の接合が不完全であっても、Ａｕボール１６に
設けたアンカー部１７がＡｕボール１６に軽く食い込む
ので、両者の位置がずれたりすることはない。
【００５７】次に、図１８に示すように、配線基板１の
Ａｕボール２２を平坦化するときに使用したツール１１
０を再度使用して半導体チップ２の背面に大きい荷重を
加え、Ａｕボール１６とＡｕランド１４の接合を完全な
ものにする。このとき、ステージ１１４の上面とツール
１１０の底面との相対的な傾きは、Ａｕボール２２を平
坦化したときと同じ傾きであるため、Ａｕボール１６の
先端面とＡｕランド１４の上面とが完全に平行になり、
すべてのＡｕボール１６とＡｕランド１４を均等の荷重
で接合することができる。また、この方法では、平坦化
と熱圧着とを同一のステージ１１４上で行うので、配線
基板１を平坦化工程から熱圧着工程へと搬送する必要が
ない。そのため、配線基板１の搬送中に生じ易いＡｕボ
ール１６の位置ずれも回避することができる。
Ａｕボール２２を平坦化するときに使用したツール１１
０を再度使用して半導体チップ２の背面に大きい荷重を
加え、Ａｕボール１６とＡｕランド１４の接合を完全な
ものにする。このとき、ステージ１１４の上面とツール
１１０の底面との相対的な傾きは、Ａｕボール２２を平
坦化したときと同じ傾きであるため、Ａｕボール１６の
先端面とＡｕランド１４の上面とが完全に平行になり、
すべてのＡｕボール１６とＡｕランド１４を均等の荷重
で接合することができる。また、この方法では、平坦化
と熱圧着とを同一のステージ１１４上で行うので、配線
基板１を平坦化工程から熱圧着工程へと搬送する必要が
ない。そのため、配線基板１の搬送中に生じ易いＡｕボ
ール１６の位置ずれも回避することができる。
【００５８】Ａｕボール２２の平坦化およびＡｕボール
１６とＡｕランド１４の熱圧着は、次のような方法で行
うこともできる。
１６とＡｕランド１４の熱圧着は、次のような方法で行
うこともできる。
【００５９】まず、図１９に示すように、ツール１１０
の底面に半導体チップ２とほぼ同じ平坦度を有するダミ
ーチップ１１７を取付け、このダミーチップ１１７の底
面をステージ１１４上に載置した配線基板１のＡｕボー
ル２２に圧接してＡｕランド１４を形成する。このと
き、ダミーチップ１１７の底面にダイヤモンドのような
硬度の高い薄膜をコーティングしておくと、ダミーチッ
プ１１７の欠けや底面の磨耗を防止することができる。
次に、図２０に示すように、ツール１１０の底面からダ
ミーチップ１１７を取り外して半導体チップ２を取付
け、この半導体チップ２のＡｕボール１６と配線基板１
のＡｕランド１４を重ね合わせて熱圧着により接合す
る。
の底面に半導体チップ２とほぼ同じ平坦度を有するダミ
ーチップ１１７を取付け、このダミーチップ１１７の底
面をステージ１１４上に載置した配線基板１のＡｕボー
ル２２に圧接してＡｕランド１４を形成する。このと
き、ダミーチップ１１７の底面にダイヤモンドのような
硬度の高い薄膜をコーティングしておくと、ダミーチッ
プ１１７の欠けや底面の磨耗を防止することができる。
次に、図２０に示すように、ツール１１０の底面からダ
ミーチップ１１７を取り外して半導体チップ２を取付
け、この半導体チップ２のＡｕボール１６と配線基板１
のＡｕランド１４を重ね合わせて熱圧着により接合す
る。
【００６０】上記第二の方法でも、平坦化と熱圧着とを
同一のステージ１１４およびツール１１０を使って行う
ので、すべてのＡｕボール１６とＡｕランド１４を均等
の荷重で接合することができる。また、通常半導体チッ
プ２の表面は、ツール１１０の底面よりも遙に平坦度が
高いので、この半導体チップ２とほぼ同じ平坦度のダミ
ーチップ１１７をＡｕボール２２に圧接してＡｕランド
１４を形成することにより、ツール１１０の底面の粗さ
に起因するＡｕランド１４の高さのばらつきが無視でき
る程度まで低減され、Ａｕボール１６とＡｕランド１４
を高精度に重ね合わせて接合することができる。
同一のステージ１１４およびツール１１０を使って行う
ので、すべてのＡｕボール１６とＡｕランド１４を均等
の荷重で接合することができる。また、通常半導体チッ
プ２の表面は、ツール１１０の底面よりも遙に平坦度が
高いので、この半導体チップ２とほぼ同じ平坦度のダミ
ーチップ１１７をＡｕボール２２に圧接してＡｕランド
１４を形成することにより、ツール１１０の底面の粗さ
に起因するＡｕランド１４の高さのばらつきが無視でき
る程度まで低減され、Ａｕボール１６とＡｕランド１４
を高精度に重ね合わせて接合することができる。
【００６１】図２１は、上述した方法で半導体チップ２
を実装した配線基板１である。その後、配線基板１のダ
ム枠１８の上面にキャップ３を接合することにより、前
記図１に示す半導体集積回路装置が完成する。図２２
は、以上説明した製造工程のフロー図である。
を実装した配線基板１である。その後、配線基板１のダ
ム枠１８の上面にキャップ３を接合することにより、前
記図１に示す半導体集積回路装置が完成する。図２２
は、以上説明した製造工程のフロー図である。
【００６２】（実施例２）図２３に示すように、本実施
例では、半導体チップ２の電極パッド１５上にアンカー
部１７を有するＡｕボール１６を形成した後、アンカー
部１７の先端をアンカー部１７が潰れない程度に軽く平
坦化する。これによって、配線基板１のＡｕランド１４
のみならず、半導体チップ２のＡｕボール１６の高さも
揃えることができるので、Ａｕボール１６とＡｕランド
１４を高精度に重ね合わせて接合することができる。
例では、半導体チップ２の電極パッド１５上にアンカー
部１７を有するＡｕボール１６を形成した後、アンカー
部１７の先端をアンカー部１７が潰れない程度に軽く平
坦化する。これによって、配線基板１のＡｕランド１４
のみならず、半導体チップ２のＡｕボール１６の高さも
揃えることができるので、Ａｕボール１６とＡｕランド
１４を高精度に重ね合わせて接合することができる。
【００６３】アンカー部１７の先端を平坦化するには、
前述したボールボンディング法で半導体チップ２の電極
パッド１５上にＡｕボール１６を形成した後、図２４に
示すように、平坦化用のツール１１０の底面をＡｕボー
ル１６に軽く圧接し、すべてのＡｕボール１６のアンカ
ー部１７を同時に一括して平坦化する。このときの荷重
は、Ａｕボール１６一個あたり５０ｇｆ程度である。
前述したボールボンディング法で半導体チップ２の電極
パッド１５上にＡｕボール１６を形成した後、図２４に
示すように、平坦化用のツール１１０の底面をＡｕボー
ル１６に軽く圧接し、すべてのＡｕボール１６のアンカ
ー部１７を同時に一括して平坦化する。このときの荷重
は、Ａｕボール１６一個あたり５０ｇｆ程度である。
【００６４】その後、前記実施例で説明した方法によっ
てＡｕボール１６とＡｕランド１４を重ね合わせ、熱圧
着により接合する。このとき、図２５に示すように、Ａ
ｕボール１６のアンカー部１７がＡｕランド１４に埋め
込まれる。図２６は、以上説明した製造工程のフロー図
である。
てＡｕボール１６とＡｕランド１４を重ね合わせ、熱圧
着により接合する。このとき、図２５に示すように、Ａ
ｕボール１６のアンカー部１７がＡｕランド１４に埋め
込まれる。図２６は、以上説明した製造工程のフロー図
である。
【００６５】（実施例３）本実施例では、配線基板１の
電極５上にＡｕランド１４を形成する前記の手段に代え
て、この電極５を導電性の合成樹脂フィルムで構成して
いる。
電極５上にＡｕランド１４を形成する前記の手段に代え
て、この電極５を導電性の合成樹脂フィルムで構成して
いる。
【００６６】上記配線基板１に半導体チップ２をフェイ
スダウンボンディングするには、前述した方法で半導体
チップ２の電極パッド１５上にＡｕボール１６を形成し
た後、図２７に示すように、このＡｕボール１６と電極
５とを重ね合わせ、半導体チップ２の背面に荷重を加え
るだけでよい。このとき、電極５は、Ａｕボール１６よ
りも軟らかい合成樹脂で構成されているので、図２８に
示すように、Ａｕボール１６のアンカー部１７が容易に
電極５に埋め込まれ、電極５とＡｕボール１６とが確実
に接続される。
スダウンボンディングするには、前述した方法で半導体
チップ２の電極パッド１５上にＡｕボール１６を形成し
た後、図２７に示すように、このＡｕボール１６と電極
５とを重ね合わせ、半導体チップ２の背面に荷重を加え
るだけでよい。このとき、電極５は、Ａｕボール１６よ
りも軟らかい合成樹脂で構成されているので、図２８に
示すように、Ａｕボール１６のアンカー部１７が容易に
電極５に埋め込まれ、電極５とＡｕボール１６とが確実
に接続される。
【００６７】このように、本実施例によれば、配線基板
１と半導体チップとを簡単に、かつ確実に接続すること
ができる。なお、配線基板１の電極２３は、導電性ゴム
などの軟質材料で構成してもよい。
１と半導体チップとを簡単に、かつ確実に接続すること
ができる。なお、配線基板１の電極２３は、導電性ゴム
などの軟質材料で構成してもよい。
【００６８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００６９】前記実施例では、半導体チップの電極パッ
ド上および配線基板の電極上にボールボンディング法で
Ａｕボールを接合したが、ボール材料は、Ａｕに限定さ
れるものではなく、展延性を有し、熱圧着で接合可能な
他の金属を使用することもできる。
ド上および配線基板の電極上にボールボンディング法で
Ａｕボールを接合したが、ボール材料は、Ａｕに限定さ
れるものではなく、展延性を有し、熱圧着で接合可能な
他の金属を使用することもできる。
【００７０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００７１】(1).本発明によれば、半導体チップの電極
パッド上に形成した金属ボールのアンカー部が配線基板
の電極上に形成した金属ランドに食い込むことによって
金属ボールの滑りが防止されるので、金属ボールと金属
ランドとを確実に接続することができ、半導体チップと
配線基板との接続信頼性が向上する。
パッド上に形成した金属ボールのアンカー部が配線基板
の電極上に形成した金属ランドに食い込むことによって
金属ボールの滑りが防止されるので、金属ボールと金属
ランドとを確実に接続することができ、半導体チップと
配線基板との接続信頼性が向上する。
【００７２】(2).本発明によれば、半田に比べて熱疲労
破壊が生じ難い金属ボールを使って半導体チップと配線
基板とを接続するので、接続部の寿命を向上させること
ができる。
破壊が生じ難い金属ボールを使って半導体チップと配線
基板とを接続するので、接続部の寿命を向上させること
ができる。
【００７３】(3).本発明によれば、半導体チップの電極
パッド上および配線基板の電極上にボールボンディング
法で金属ボールを形成するので、ＣＣＢ方式のような高
価な蒸着設備や煩雑なリフトオフ工程が不要となり、半
導体集積回路装置の製造コストの低減および生産性の向
上を実現することができる。
パッド上および配線基板の電極上にボールボンディング
法で金属ボールを形成するので、ＣＣＢ方式のような高
価な蒸着設備や煩雑なリフトオフ工程が不要となり、半
導体集積回路装置の製造コストの低減および生産性の向
上を実現することができる。
【図１】本発明の一実施例である半導体集積回路装置の
要部を示す概略断面図である。
要部を示す概略断面図である。
【図２】金属ボールのアンカー部の先端が金属ランドに
埋め込まれた状態を拡大して示す断面図である。
埋め込まれた状態を拡大して示す断面図である。
【図３】素子形成面に電極パッドを形成した半導体チッ
プの斜視図である。
プの斜視図である。
【図４】(a) 〜(d) は、半導体チップの電極パッド上に
金属ボールを形成する方法を示す概略図、(e) は、金属
ボールの外形寸法を示す図である。
金属ボールを形成する方法を示す概略図、(e) は、金属
ボールの外形寸法を示す図である。
【図５】電極パッド上に金属ボールを形成した半導体チ
ップの斜視図である。
ップの斜視図である。
【図６】主面に電極を形成した配線基板の斜視図であ
る。
る。
【図７】電極上に金属ボールを形成した配線基板の斜視
図である。
図である。
【図８】金属ボールの平坦化工程を示す概略図である。
【図９】電極上に金属ランドを形成した配線基板の斜視
図である。
図である。
【図１０】半導体チップの金属ボールと配線基板の金属
ボールを熱圧着する方法を示す概略図である。
ボールを熱圧着する方法を示す概略図である。
【図１１】(a) 〜(c) は、半導体チップの金属ボールと
配線基板の金属ボールとを位置合わせする方法を示す概
略図である。
配線基板の金属ボールとを位置合わせする方法を示す概
略図である。
【図１２】半導体チップの金属ボールと配線基板の金属
ボールとが接合不良を引き起こす状態を示す概略図であ
る。
ボールとが接合不良を引き起こす状態を示す概略図であ
る。
【図１３】金属ボールの平坦化方法を示す概略図であ
る。
る。
【図１４】半導体チップの金属ボールと配線基板の金属
ボールとが接合不良を引き起こす状態を示す概略図であ
る。
ボールとが接合不良を引き起こす状態を示す概略図であ
る。
【図１５】半導体チップの金属ボールと配線基板の金属
ボールを熱圧着する方法を示す概略図である。
ボールを熱圧着する方法を示す概略図である。
【図１６】金属ボールの平坦化方法の一例を示す概略図
である。
である。
【図１７】半導体チップの金属ボールと配線基板の金属
ボールを熱圧着する方法の一例を示す概略図である。
ボールを熱圧着する方法の一例を示す概略図である。
【図１８】半導体チップの金属ボールと配線基板の金属
ボールを熱圧着する方法の一例を示す概略図である。
ボールを熱圧着する方法の一例を示す概略図である。
【図１９】金属ボールの平坦化方法の別例を示す概略図
である。
である。
【図２０】半導体チップの金属ボールと配線基板の金属
ボールを熱圧着する方法の別例を示す概略図である。
ボールを熱圧着する方法の別例を示す概略図である。
【図２１】半導体チップを実装した配線基板の斜視図で
ある。
ある。
【図２２】本発明の一実施例である半導体集積回路装置
の製造工程を示すフロー図である。
の製造工程を示すフロー図である。
【図２３】半導体チップの電極パッド上に形成した金属
ボールの別例を示す拡大図である。
ボールの別例を示す拡大図である。
【図２４】金属ボールのアンカー部の先端を平坦化する
方法を示す概略図である。
方法を示す概略図である。
【図２５】金属ボールのアンカー部の先端が金属ランド
に埋め込まれた状態を拡大して示す断面図である。
に埋め込まれた状態を拡大して示す断面図である。
【図２６】本発明の他の実施例である半導体集積回路装
置の製造工程を示すフロー図である。
置の製造工程を示すフロー図である。
【図２７】半導体チップの金属ボールと配線基板の電極
を接続する方法を示す概略図である。
を接続する方法を示す概略図である。
【図２８】金属ボールのアンカー部の先端が電極に埋め
込まれた状態を拡大して示す断面図である。
込まれた状態を拡大して示す断面図である。
【符号の説明】 １ 配線基板 ２ 半導体チップ ３ キャップ ４ 配線 ５ 電極 ６ ＧＮＤ配線 ７ 電源配線 ８ スルーホール ９ リード １０ ろう材 １１ ＧＮＤメタライズ １２ 金属ベース １３ ろう材 １４ Ａｕランド １５ 電極パッド １６ Ａｕボール １７ アンカー部 １８ ダム枠 １９ ろう材 ２０ メタライズ ２２ Ａｕボール １０１ キャピラリ １０２ トーチ １０３ Ａｕワイヤ １１０ ツール １１１ ツール １１２ ハーフミラー １１３ 画像解析装置 １１４ ステージ １１５ ステージ １１６ ツール １１７ ダミーチップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 裕之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 西馬 雅彦 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 鎌田 千代士 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (10)
- 【請求項１】 半導体チップの電極パッド上に先端の尖
ったアンカー部を設けた金属ボールを形成する工程、配
線基板の電極上に金属ボールを接合した後、前記金属ボ
ールの上面を平坦化して金属ランドを形成する工程、前
記半導体チップの金属ボールおよび前記配線基板の金属
ランドのそれぞれを加熱により軟化させた後、前記金属
ボールと前記金属ランドとを熱圧着により接合し、前記
金属ボールのアンカー部を前記金属ランドに埋め込む工
程を有することを特徴とする半導体集積回路装置の製造
方法。 - 【請求項２】 前記半導体チップの金属ボールを前記金
属ボールを構成する金属の再結晶温度よりも低い温度で
加熱し、前記配線基板の金属ランドを前記金属ランドを
構成する金属の再結晶温度よりも高い温度で加熱するこ
とを特徴とする請求項１記載の半導体集積回路装置の製
造方法。 - 【請求項３】 前記半導体チップの電極パッド上に金属
ボールを接合した後、前記金属ボールのアンカー部の先
端を軽く平坦化することを特徴とする請求項１記載の半
導体集積回路装置の製造方法。 - 【請求項４】 前記金属ボールの平坦化による金属ラン
ドの形成と、前記金属ランドと前記金属ボールとの熱圧
着による接合を同一の装置を使って行うことを特徴とす
る請求項１記載の半導体集積回路装置の製造方法。 - 【請求項５】 加熱、超音波または両者のエネルギーを
利用したボールボンディング法によって前記金属ボール
を接合することを特徴とする請求項１記載の半導体集積
回路装置の製造方法。 - 【請求項６】 前記配線基板の電極上に金属ボールを接
合した後、前記金属ボールに半導体チップと同じ平坦度
を有するダミーチップを圧接して金属ランドを形成する
ことを特徴とする請求項１記載の半導体集積回路装置の
製造方法。 - 【請求項７】 前記半導体チップの電極パッドおよび前
記配線基板の電極の少なくとも一方に複数個の金属ボー
ルを接合することを特徴とする請求項１記載の半導体集
積回路装置の製造方法。 - 【請求項８】 前記金属ボールは展延性を有する金属で
構成されることを特徴とする請求項１記載の半導体集積
回路装置の製造方法。 - 【請求項９】 前記金属ボールはＡｕで構成されること
を特徴とする請求項８記載の半導体集積回路装置の製造
方法。 - 【請求項１０】 半導体チップの電極パッド上に先端の
尖ったアンカー部を設けた金属ボールを接合する工程、
配線基板の主面上に導電性フィルムで構成された電極を
形成する工程、前記金属ボールを前記電極に圧接して前
記アンカー部を前記電極に埋め込む工程を有することを
特徴とする半導体集積回路装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116266A JPH06333982A (ja) | 1993-05-19 | 1993-05-19 | 半導体集積回路装置の製造方法 |
| TW083102844A TW259894B (ja) | 1993-05-19 | 1994-03-31 | |
| KR1019940009859A KR100379823B1 (ko) | 1993-05-19 | 1994-05-06 | 반도체집적회로장치의제조방법 |
| US08/367,490 US5616520A (en) | 1992-03-30 | 1994-12-30 | Semiconductor integrated circuit device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116266A JPH06333982A (ja) | 1993-05-19 | 1993-05-19 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06333982A true JPH06333982A (ja) | 1994-12-02 |
Family
ID=14682838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116266A Withdrawn JPH06333982A (ja) | 1992-03-30 | 1993-05-19 | 半導体集積回路装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH06333982A (ja) |
| KR (1) | KR100379823B1 (ja) |
| TW (1) | TW259894B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998058409A1 (en) * | 1997-06-16 | 1998-12-23 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Process for mounting semiconductor chip, process for manufacturing chip-on-chip structure, and process for manufacturing chip-on-board structure |
| WO2001026147A1 (fr) * | 1999-10-04 | 2001-04-12 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique |
| JP2002270630A (ja) * | 2001-03-13 | 2002-09-20 | Ngk Spark Plug Co Ltd | 平坦化装置及びヘッド |
| JP2008219052A (ja) * | 2008-06-13 | 2008-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2010517312A (ja) * | 2007-01-31 | 2010-05-20 | エセック エージー | フリップチップを基質上に実装する装置 |
| JP2013030789A (ja) * | 2012-09-10 | 2013-02-07 | Seiko Epson Corp | 実装構造体及び実装構造体の製造方法 |
| JP2013183059A (ja) * | 2012-03-02 | 2013-09-12 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP2016034130A (ja) * | 2014-07-30 | 2016-03-10 | 太陽誘電株式会社 | 弾性波デバイス及びその製造方法 |
-
1993
- 1993-05-19 JP JP5116266A patent/JPH06333982A/ja not_active Withdrawn
-
1994
- 1994-03-31 TW TW083102844A patent/TW259894B/zh active
- 1994-05-06 KR KR1019940009859A patent/KR100379823B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998058409A1 (en) * | 1997-06-16 | 1998-12-23 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Process for mounting semiconductor chip, process for manufacturing chip-on-chip structure, and process for manufacturing chip-on-board structure |
| WO2001026147A1 (fr) * | 1999-10-04 | 2001-04-12 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique |
| US6744122B1 (en) | 1999-10-04 | 2004-06-01 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| JP2002270630A (ja) * | 2001-03-13 | 2002-09-20 | Ngk Spark Plug Co Ltd | 平坦化装置及びヘッド |
| JP2010517312A (ja) * | 2007-01-31 | 2010-05-20 | エセック エージー | フリップチップを基質上に実装する装置 |
| JP2008219052A (ja) * | 2008-06-13 | 2008-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4641551B2 (ja) * | 2008-06-13 | 2011-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2013183059A (ja) * | 2012-03-02 | 2013-09-12 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP2013030789A (ja) * | 2012-09-10 | 2013-02-07 | Seiko Epson Corp | 実装構造体及び実装構造体の製造方法 |
| JP2016034130A (ja) * | 2014-07-30 | 2016-03-10 | 太陽誘電株式会社 | 弾性波デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100379823B1 (ko) | 2003-06-02 |
| TW259894B (ja) | 1995-10-11 |
| KR940027134A (ko) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| US7598121B2 (en) | Method of manufacturing a semiconductor device | |
| US7148081B2 (en) | Method of manufacturing a semiconductor device | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| JP2002353398A (ja) | 半導体装置 | |
| JP2002026072A (ja) | 半導体装置の製造方法 | |
| JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
| JP3180800B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06333982A (ja) | 半導体集積回路装置の製造方法 | |
| JP2888385B2 (ja) | 受発光素子アレイのフリップチップ接続構造 | |
| JPH08293530A (ja) | 半導体装置の製造方法 | |
| JPH0437148A (ja) | Ｌｓｉモジュールの製造方法 | |
| EP0714553B1 (en) | Method of forming electrically conductive polymer interconnects on electrical substrates | |
| US7019405B2 (en) | Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method | |
| JPH11340352A (ja) | 実装構造体 | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JP2000332060A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |