JP3150521B2 - ブリッジ回路及びインバータ装置 - Google Patents
ブリッジ回路及びインバータ装置Info
- Publication number
- JP3150521B2 JP3150521B2 JP02168594A JP2168594A JP3150521B2 JP 3150521 B2 JP3150521 B2 JP 3150521B2 JP 02168594 A JP02168594 A JP 02168594A JP 2168594 A JP2168594 A JP 2168594A JP 3150521 B2 JP3150521 B2 JP 3150521B2
- Authority
- JP
- Japan
- Prior art keywords
- series
- voltage source
- diodes
- bridge circuit
- series connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多レベル出力のインバ
ータ装置及びブリッジ回路に関する。
ータ装置及びブリッジ回路に関する。
【０００２】
【従来の技術】パルス幅変調（以下ＰＷＭ）により直流
電力を交流電力に変換する際に、高調波成分を抑制する
インバータとして多レベル出力のインバータ装置が用い
られる。この種の従来のインバータ装置の主回路に用い
られる従来のブリッジ回路を図10に示す。
電力を交流電力に変換する際に、高調波成分を抑制する
インバータとして多レベル出力のインバータ装置が用い
られる。この種の従来のインバータ装置の主回路に用い
られる従来のブリッジ回路を図10に示す。
【０００３】図10は１相分の構成を示したものであり、
１相当たり３レベルの出力電圧を発生することができ
る。同図において、Ｅ1 ，Ｅ2 は直流電圧源、Ｓ11〜Ｓ
14はスイッチ素子、Ｄ11〜Ｄ16はダイオード、ＯＵＴは
出力端子である。
１相当たり３レベルの出力電圧を発生することができ
る。同図において、Ｅ1 ，Ｅ2 は直流電圧源、Ｓ11〜Ｓ
14はスイッチ素子、Ｄ11〜Ｄ16はダイオード、ＯＵＴは
出力端子である。
【０００４】このブリッジ回路の出力端子ＯＵＴの出力
電圧は、スイッチ素子Ｓ11とＳ12がオンし、スイッチ素
子Ｓ13とＳ14がオフの状態のとき電圧Ｖ1 となり、スイ
ッチ素子Ｓ12とＳ13がオンし、スイッチ素子Ｓ11とＳ14
がオフの状態のとき電圧Ｖ2となり、スイッチ素子Ｓ13
とＳ14がオンし、スイッチ素子Ｓ11とＳ12がオフの状態
のとき電圧Ｖ3 となり、３レベルの出力が得られる。こ
れらのスイッチ素子をＰＷＭ制御することにより図11に
示す出力電圧が得られる。
電圧は、スイッチ素子Ｓ11とＳ12がオンし、スイッチ素
子Ｓ13とＳ14がオフの状態のとき電圧Ｖ1 となり、スイ
ッチ素子Ｓ12とＳ13がオンし、スイッチ素子Ｓ11とＳ14
がオフの状態のとき電圧Ｖ2となり、スイッチ素子Ｓ13
とＳ14がオンし、スイッチ素子Ｓ11とＳ12がオフの状態
のとき電圧Ｖ3 となり、３レベルの出力が得られる。こ
れらのスイッチ素子をＰＷＭ制御することにより図11に
示す出力電圧が得られる。
【０００５】多レベル出力のインバータの別の主回路構
成（４レベル）の従来のブリッジ回路を図12に示す。同
図において、Ｅ1 ，Ｅ2 ，Ｅ3 は直流電圧源、Ｓ21〜Ｓ
26はスイッチ素子、Ｄ21〜Ｄ32はダイオード、ＯＵＴは
出力端子である。
成（４レベル）の従来のブリッジ回路を図12に示す。同
図において、Ｅ1 ，Ｅ2 ，Ｅ3 は直流電圧源、Ｓ21〜Ｓ
26はスイッチ素子、Ｄ21〜Ｄ32はダイオード、ＯＵＴは
出力端子である。
【０００６】このブリッジ回路の出力電圧は、スイッチ
素子Ｓ21〜Ｓ23がオンし、スイッチ素子Ｓ24〜Ｓ26がオ
フのとき電圧Ｖ1 となり、スイッチ素子Ｓ22〜Ｓ24がオ
ンし、スイッチ素子Ｓ21・Ｓ25・Ｓ26がオフのとき電圧
Ｖ2 となり、スイッチ素子Ｓ23〜Ｓ25がオンし、スイッ
チ素子Ｓ21・Ｓ22・Ｓ26がオフのとき電圧Ｖ3 となり、
スイッチ素子Ｓ24〜Ｓ26がオンし、スイッチ素子Ｓ21〜
Ｓ23がオフのとき電圧Ｖ4 となり、４レベルの出力が得
られる。
素子Ｓ21〜Ｓ23がオンし、スイッチ素子Ｓ24〜Ｓ26がオ
フのとき電圧Ｖ1 となり、スイッチ素子Ｓ22〜Ｓ24がオ
ンし、スイッチ素子Ｓ21・Ｓ25・Ｓ26がオフのとき電圧
Ｖ2 となり、スイッチ素子Ｓ23〜Ｓ25がオンし、スイッ
チ素子Ｓ21・Ｓ22・Ｓ26がオフのとき電圧Ｖ3 となり、
スイッチ素子Ｓ24〜Ｓ26がオンし、スイッチ素子Ｓ21〜
Ｓ23がオフのとき電圧Ｖ4 となり、４レベルの出力が得
られる。
【０００７】このように、多レベルの電圧出力を得るた
めに、インバータの直流電源を複数の電圧源を直列接続
し、その接続点の電位をも出力するように各スイッチ素
子のオン・オフが制御される。
めに、インバータの直流電源を複数の電圧源を直列接続
し、その接続点の電位をも出力するように各スイッチ素
子のオン・オフが制御される。
【０００８】
【発明が解決しようとする課題】従来のブリッジ回路を
用いてインバータ装置の高圧大容量化を図る場合、電圧
分担のために素子を複数個直列に接続するか、あるいは
高圧大容量の素子を用いる必要がある。
用いてインバータ装置の高圧大容量化を図る場合、電圧
分担のために素子を複数個直列に接続するか、あるいは
高圧大容量の素子を用いる必要がある。
【０００９】しかし、多数の素子を直列接続すると各々
の素子間の負担のバランスが問題となる。一方、高圧大
容量の素子はスイッチング周波数を高くすることができ
ないので、出力波形改善のための高周波のＰＷＭ制御が
困難となる。
の素子間の負担のバランスが問題となる。一方、高圧大
容量の素子はスイッチング周波数を高くすることができ
ないので、出力波形改善のための高周波のＰＷＭ制御が
困難となる。
【００１０】また、直流電圧源の分割数を増やしても、
素子間の負担のバランスが十分に行えないという問題が
ある。本発明は上記問題を解消しようとしてなされたも
ので、直流電圧源の分割数を増やしても１個の素子には
分割された直流電圧源の１個分の電圧しかかからないよ
うにして、各々の素子にかかる負担を軽減し、出力レベ
ルの数を増やすことによりＰＷＭ制御を用いなくても、
あるいはＰＷＭ制御のスイッチング周波数を低くしても
容易に波形改善を行うことができ、容易に大容量化を図
ることのできるブリッジ回路及びインバータ装置を提供
することにある。
素子間の負担のバランスが十分に行えないという問題が
ある。本発明は上記問題を解消しようとしてなされたも
ので、直流電圧源の分割数を増やしても１個の素子には
分割された直流電圧源の１個分の電圧しかかからないよ
うにして、各々の素子にかかる負担を軽減し、出力レベ
ルの数を増やすことによりＰＷＭ制御を用いなくても、
あるいはＰＷＭ制御のスイッチング周波数を低くしても
容易に波形改善を行うことができ、容易に大容量化を図
ることのできるブリッジ回路及びインバータ装置を提供
することにある。
【００１１】
【課題を解決するための手段】（１）請求項１に対応す
る発明として、ダイオードを逆並列に接続したスイッチ
素子を少なくとも３個以上直列接続して成る正側アーム
と負側アームを直流電圧源の正極と負極間に直列接続
し、正側アームと負側アームの接続点を中間点とし該中
間点から交流電力を出力するブリッジ回路において、前
記正側又は負側アームのスイッチ素子の直列数と同数の
電圧源を直列接続して前記直流電圧源とし、前記中間点
を起点とし、対称位置にある正側アームと負側アームの
それぞれのスイッチ素子の直列接続点間に、それぞれ直
列接続した複数のダイオードで成る少なくとも２個以上
のクランプ回路を設け、このクランプ回路によりスイッ
チ素子の直列接続点の電位を前記電圧源の直列接続点の
電位にクランプする。
る発明として、ダイオードを逆並列に接続したスイッチ
素子を少なくとも３個以上直列接続して成る正側アーム
と負側アームを直流電圧源の正極と負極間に直列接続
し、正側アームと負側アームの接続点を中間点とし該中
間点から交流電力を出力するブリッジ回路において、前
記正側又は負側アームのスイッチ素子の直列数と同数の
電圧源を直列接続して前記直流電圧源とし、前記中間点
を起点とし、対称位置にある正側アームと負側アームの
それぞれのスイッチ素子の直列接続点間に、それぞれ直
列接続した複数のダイオードで成る少なくとも２個以上
のクランプ回路を設け、このクランプ回路によりスイッ
チ素子の直列接続点の電位を前記電圧源の直列接続点の
電位にクランプする。
【００１２】（２）請求項２に対応する発明として、更
に、前記直流電圧源の正極と負極に最も近い前記対称位
置にあるスイッチ素子の直列接続点間に接続される第１
のクランプ回路の直列接続された複数のダイオードの直
列接続点を前記電圧源の直列接続点にそれぞれ接続し、
中間に位置する電圧源の両端に接続される該第１のクラ
ンプ回路のダイオードを２個のダイオードの直列回路と
成し、前記直流電圧源の正極と負極に次に近い前記対称
位置にあるスイッチ素子の直列接続点間に接続される第
２のクランプ回路の直列接続された複数のダイオードの
直列接点を前記第１のクランプ回路の２個のダイオード
の直列接続点に接続する。
に、前記直流電圧源の正極と負極に最も近い前記対称位
置にあるスイッチ素子の直列接続点間に接続される第１
のクランプ回路の直列接続された複数のダイオードの直
列接続点を前記電圧源の直列接続点にそれぞれ接続し、
中間に位置する電圧源の両端に接続される該第１のクラ
ンプ回路のダイオードを２個のダイオードの直列回路と
成し、前記直流電圧源の正極と負極に次に近い前記対称
位置にあるスイッチ素子の直列接続点間に接続される第
２のクランプ回路の直列接続された複数のダイオードの
直列接点を前記第１のクランプ回路の２個のダイオード
の直列接続点に接続する。
【００１３】（３）請求項３に対応する発明として、更
に、前記直流電圧源の正極と負極に最も近い前記対称位
置にあるスイッチ素子の直列接続点間に接続される第１
のクランプ回路の直列接続された複数のダイオードの直
列接続点を前記電圧源の直列接続点にそれぞれ接続し、
中間に位置する電圧源の両端に接続される該第１のクラ
ンプ回路のダイオードを２個のダイオードの直列回路と
成し、前記直流電圧源の正極と負極に順次に近い前記対
称位置にあるスイッチ素子の直列接続点間に接続される
複数のクランプ回路の直列接続された複数のダイオード
の直列接続点を前記第１のクランプ回路及び前記複数の
クランプ回路の２個のダイオードの直列接続点に順次そ
れぞれ接続し、該２個のダイオードの直列接続点間に接
続される前記複数のクランプ回路のダイオードをそれぞ
れ２個のダイオードの直列回路で構成する。
に、前記直流電圧源の正極と負極に最も近い前記対称位
置にあるスイッチ素子の直列接続点間に接続される第１
のクランプ回路の直列接続された複数のダイオードの直
列接続点を前記電圧源の直列接続点にそれぞれ接続し、
中間に位置する電圧源の両端に接続される該第１のクラ
ンプ回路のダイオードを２個のダイオードの直列回路と
成し、前記直流電圧源の正極と負極に順次に近い前記対
称位置にあるスイッチ素子の直列接続点間に接続される
複数のクランプ回路の直列接続された複数のダイオード
の直列接続点を前記第１のクランプ回路及び前記複数の
クランプ回路の２個のダイオードの直列接続点に順次そ
れぞれ接続し、該２個のダイオードの直列接続点間に接
続される前記複数のクランプ回路のダイオードをそれぞ
れ２個のダイオードの直列回路で構成する。
【００１４】（４）請求項４に対応する発明として、更
に、前記正側アームと負側アームの直列接続されたスイ
ッチ素子の一部のスイッチ素子を並列接続し、通電容量
を増大する。
に、前記正側アームと負側アームの直列接続されたスイ
ッチ素子の一部のスイッチ素子を並列接続し、通電容量
を増大する。
【００１５】（５）請求項５に対応する発明として、更
に、前記クランプ回路の直列接続されたダイオードの一
部のダイオードを並列接続し、通電容量を増大する。 （６）請求項６に対応する発明として、前記（１）項の
ものにおいて、前記正側アーム及び負側アームの直列接
続されたスイッチ素子の正側の全部か負側の全部、ある
いは正側アームと負側アームの連続して直列接続された
一部のスイッチ素子を導通させ、前記直流電圧源の正極
か負極の電位、あるいは前記直流電圧源の複数の電圧源
の直列接続点の電位を前記中間点に出力する。
に、前記クランプ回路の直列接続されたダイオードの一
部のダイオードを並列接続し、通電容量を増大する。 （６）請求項６に対応する発明として、前記（１）項の
ものにおいて、前記正側アーム及び負側アームの直列接
続されたスイッチ素子の正側の全部か負側の全部、ある
いは正側アームと負側アームの連続して直列接続された
一部のスイッチ素子を導通させ、前記直流電圧源の正極
か負極の電位、あるいは前記直流電圧源の複数の電圧源
の直列接続点の電位を前記中間点に出力する。
【００１６】（７）請求項７に対応する発明として、前
記（１）項に記載のブリッジ回路を備え、このブリッジ
回路に用いる前記直流電圧源を電圧制御された複数の電
圧源の直列回路するインバータ装置とする。
記（１）項に記載のブリッジ回路を備え、このブリッジ
回路に用いる前記直流電圧源を電圧制御された複数の電
圧源の直列回路するインバータ装置とする。
【００１７】（８）請求項８に対応する発明として、前
記（１）項に記載のブリッジ回路を少なくとも２回路以
上備え、単相あるいは多相の交流電力を出力するインバ
ータ装置とする。
記（１）項に記載のブリッジ回路を少なくとも２回路以
上備え、単相あるいは多相の交流電力を出力するインバ
ータ装置とする。
【００１８】
（１）請求項１に対応する発明は、前記正側アームと負
側アームの直列接続された各スイッチ素子のオン・オフ
の組合せにより、前記中間点には少なくとも４種以上の
電位の出力が得られる。この場合、それぞれの電位の出
力状態において、オフ状態となっているスイッチ素子の
直列接続点電位は前記クランプ回路の直列接続されたダ
イオードの回路を介して前記電圧源の直列接続点電位に
クランプされ、オフ状態のスイッチ素子には前記電圧源
の１個分の電圧が印加される。
側アームの直列接続された各スイッチ素子のオン・オフ
の組合せにより、前記中間点には少なくとも４種以上の
電位の出力が得られる。この場合、それぞれの電位の出
力状態において、オフ状態となっているスイッチ素子の
直列接続点電位は前記クランプ回路の直列接続されたダ
イオードの回路を介して前記電圧源の直列接続点電位に
クランプされ、オフ状態のスイッチ素子には前記電圧源
の１個分の電圧が印加される。
【００１９】（２）請求項２に対応する発明は、オフ状
態となっているスイッチ素子の直列接続点電位を前記電
圧源の直列接続点電位にクランプするとき、前記第１の
クランプ回路の２個のダイオードの直列回路と前記第２
のクランプ回路のダイオードを介してクランプされる。
態となっているスイッチ素子の直列接続点電位を前記電
圧源の直列接続点電位にクランプするとき、前記第１の
クランプ回路の２個のダイオードの直列回路と前記第２
のクランプ回路のダイオードを介してクランプされる。
【００２０】（３）請求項３に対応する発明は、オフ状
態となっているスイッチ素子の直列接続点電位を前記電
圧源の直列接続点電位にクランプするとき、前記第１の
クランプ回路の２個のダイオードの直列回路と前記複数
のクランプ回路の２個のダイオードの直列回路を介して
クランプされる。
態となっているスイッチ素子の直列接続点電位を前記電
圧源の直列接続点電位にクランプするとき、前記第１の
クランプ回路の２個のダイオードの直列回路と前記複数
のクランプ回路の２個のダイオードの直列回路を介して
クランプされる。
【００２１】（４）請求項４に対応する発明は、一部の
スイッチ素子を並列接続することにより、スイッチ素子
の電力損失の平均化を行う。 （５）請求項５に対応する発明は、一部のダイオードを
並列接続することにより、ダイオードの電力損失の平均
化を行う。
スイッチ素子を並列接続することにより、スイッチ素子
の電力損失の平均化を行う。 （５）請求項５に対応する発明は、一部のダイオードを
並列接続することにより、ダイオードの電力損失の平均
化を行う。
【００２２】（６）請求項６に対応する発明は、連続し
て直列接続された一部（正側アームあるいは負側アーム
の全直列素子数に等しい数）のスイッチ素子を導通する
ことにより前記中間点に複数の電圧源の任意の直列接続
点電位が出力される。
て直列接続された一部（正側アームあるいは負側アーム
の全直列素子数に等しい数）のスイッチ素子を導通する
ことにより前記中間点に複数の電圧源の任意の直列接続
点電位が出力される。
【００２３】（７）請求項７に対応する発明は、各電圧
源の電圧を電圧抑制により所定値に保ち、クランプ回路
を介して流れる電流による電圧変動を抑制する。 （８）請求項８に対応する発明は、各ブリッジ回路の中
性点にＰＷＭ制御により多レベルの電位を出力し、該中
性点間に単相あるいは多相の交流電力を出力する。
源の電圧を電圧抑制により所定値に保ち、クランプ回路
を介して流れる電流による電圧変動を抑制する。 （８）請求項８に対応する発明は、各ブリッジ回路の中
性点にＰＷＭ制御により多レベルの電位を出力し、該中
性点間に単相あるいは多相の交流電力を出力する。
【００２４】
【実施例】本発明のブリッジ回路の第１実施例を図１に
示す。図１において、Ｅ1 〜Ｅ3 は直流電圧源、Ｓ1a〜
Ｓ3a，Ｓ1b〜Ｓ3bはスイッチ素子、Ｄ1a〜Ｄ3a，Ｄ1b〜
Ｄ3b，Ｄ1,1 〜Ｄ2,4 はダイオード、ＯＵＴは出力端
子、Ｖ1 〜Ｖ4 は直流電圧源の各端子の電位である。ま
た、出力電流Ｉo が出力端子から負荷に向かって流れる
向き（矢印方向）を正とする。
示す。図１において、Ｅ1 〜Ｅ3 は直流電圧源、Ｓ1a〜
Ｓ3a，Ｓ1b〜Ｓ3bはスイッチ素子、Ｄ1a〜Ｄ3a，Ｄ1b〜
Ｄ3b，Ｄ1,1 〜Ｄ2,4 はダイオード、ＯＵＴは出力端
子、Ｖ1 〜Ｖ4 は直流電圧源の各端子の電位である。ま
た、出力電流Ｉo が出力端子から負荷に向かって流れる
向き（矢印方向）を正とする。
【００２５】この第１実施例は、直流電圧源が３個の電
圧源Ｅ1 〜Ｅ3 の直列接続で成り、正側アームと負側ア
ームがダイオードを逆並列に接続したスイッチ素子を３
個直列接続して成り、第１のクランプ回路はダイオード
Ｄ2,1 〜Ｄ2,4 で成り、第２のクランプ回路はダイオー
ドＤ1,1 ，Ｄ1,2 で成り、請求項１，２，６に対応した
発明の例である。
圧源Ｅ1 〜Ｅ3 の直列接続で成り、正側アームと負側ア
ームがダイオードを逆並列に接続したスイッチ素子を３
個直列接続して成り、第１のクランプ回路はダイオード
Ｄ2,1 〜Ｄ2,4 で成り、第２のクランプ回路はダイオー
ドＤ1,1 ，Ｄ1,2 で成り、請求項１，２，６に対応した
発明の例である。
【００２６】上記構成において、スイッチ素子Ｓ3a，Ｓ
2a，Ｓ1aがオンすると、出力電圧はＶ1 となり、出力電
流は、正の時、Ｓ3a・Ｓ2a・Ｓ1aの経路に、負の時、Ｄ
1a・Ｄ2a・Ｄ3aの経路に流れる。
2a，Ｓ1aがオンすると、出力電圧はＶ1 となり、出力電
流は、正の時、Ｓ3a・Ｓ2a・Ｓ1aの経路に、負の時、Ｄ
1a・Ｄ2a・Ｄ3aの経路に流れる。
【００２７】スイッチ素子Ｓ2a，Ｓ1a，Ｓ1bがオンする
と、出力電圧はＶ2 となり、出力電流は、正の時、Ｄ
2,1 ・Ｓ2a・Ｓ1aの経路に、負の時、Ｓ1b・Ｄ1,2 ・Ｄ
2,2 の経路に流れる。
と、出力電圧はＶ2 となり、出力電流は、正の時、Ｄ
2,1 ・Ｓ2a・Ｓ1aの経路に、負の時、Ｓ1b・Ｄ1,2 ・Ｄ
2,2 の経路に流れる。
【００２８】スイッチ素子Ｓ1a，Ｓ1b，Ｓ2bがオンする
と、出力電圧はＶ3 となり、出力電流は、正の時、Ｄ
2,3 ・Ｄ1,1 ・Ｓ1aの経路に、負の時、Ｓ1b・Ｓ2b・Ｄ
2,4 の経路に流れる。
と、出力電圧はＶ3 となり、出力電流は、正の時、Ｄ
2,3 ・Ｄ1,1 ・Ｓ1aの経路に、負の時、Ｓ1b・Ｓ2b・Ｄ
2,4 の経路に流れる。
【００２９】スイッチ素子Ｓ1b，Ｓ2b，Ｓ3bがオンする
と、出力電圧はＶ4 となり、出力電流は、正の時、Ｄ3b
・Ｄ2b・Ｄ1bの経路に、負の時、Ｓ1b・Ｓ2b・Ｓ3bの経
路に流れる。
と、出力電圧はＶ4 となり、出力電流は、正の時、Ｄ3b
・Ｄ2b・Ｄ1bの経路に、負の時、Ｓ1b・Ｓ2b・Ｓ3bの経
路に流れる。
【００３０】このようにして、直流電圧源の正極か負極
の電位Ｖ1 ，Ｖ4 、あるいは電圧源の直列接続点の電位
Ｖ2 ，Ｖ3 の４レベルの出力が得られ、図２に示すよう
な出力電圧が得られる。
の電位Ｖ1 ，Ｖ4 、あるいは電圧源の直列接続点の電位
Ｖ2 ，Ｖ3 の４レベルの出力が得られ、図２に示すよう
な出力電圧が得られる。
【００３１】また、上記構成とすることにより、１個の
素子にかかる電圧を高くせずに、出力容量を大きくする
ことができ、ＰＷＭの変調周波数を高くすることなく出
力波形を改善することができる。
素子にかかる電圧を高くせずに、出力容量を大きくする
ことができ、ＰＷＭの変調周波数を高くすることなく出
力波形を改善することができる。
【００３２】本発明のブリッジ回路の第２実施例を図３
に示す。図３において、Ｅ1 〜Ｅ4 は直流電圧源、Ｓ1a
〜Ｓ4a，Ｓ1b〜Ｓ4bはスイッチ素子、Ｄ1a〜Ｄ4a，Ｄ1b
〜Ｄ4b，Ｄ1,1 〜Ｄ3,6 はダイオード、ＯＵＴは出力端
子、Ｖ1 〜Ｖ5 は直流電圧源の各端子の電位である。
に示す。図３において、Ｅ1 〜Ｅ4 は直流電圧源、Ｓ1a
〜Ｓ4a，Ｓ1b〜Ｓ4bはスイッチ素子、Ｄ1a〜Ｄ4a，Ｄ1b
〜Ｄ4b，Ｄ1,1 〜Ｄ3,6 はダイオード、ＯＵＴは出力端
子、Ｖ1 〜Ｖ5 は直流電圧源の各端子の電位である。
【００３３】この第２実施例は、直流電圧源が４個の電
圧源Ｅ1 〜Ｅ4 の直列接続で成り、正側アームと負側ア
ームがダイオードを逆並列に接続したスイッチ素子を４
個直列接続して成り、第１のクランプ回路はダイオード
Ｄ3,1 〜Ｄ3,6 で成り、第２、第３の複数のクランプ回
路はダイオードＤ2,1 〜Ｄ2,4 ，Ｄ1,1 〜Ｄ2,2 で成
り、請求項１，３，６に対応した発明の例である。
圧源Ｅ1 〜Ｅ4 の直列接続で成り、正側アームと負側ア
ームがダイオードを逆並列に接続したスイッチ素子を４
個直列接続して成り、第１のクランプ回路はダイオード
Ｄ3,1 〜Ｄ3,6 で成り、第２、第３の複数のクランプ回
路はダイオードＤ2,1 〜Ｄ2,4 ，Ｄ1,1 〜Ｄ2,2 で成
り、請求項１，３，６に対応した発明の例である。
【００３４】上記構成において、スイッチ素子Ｓ4a，Ｓ
3a，Ｓ2a，Ｓ1aがオンすると、出力電圧はＶ1 となり、
出力電流は、正の時、Ｓ4a・Ｓ3a・Ｓ2a・Ｓ1aの経路
に、負の時、Ｄ1a・Ｄ2a・Ｄ3a・Ｄ4aの経路に流れる。
3a，Ｓ2a，Ｓ1aがオンすると、出力電圧はＶ1 となり、
出力電流は、正の時、Ｓ4a・Ｓ3a・Ｓ2a・Ｓ1aの経路
に、負の時、Ｄ1a・Ｄ2a・Ｄ3a・Ｄ4aの経路に流れる。
【００３５】スイッチ素子Ｓ3a，Ｓ2a，Ｓ1a，Ｓ1bがオ
ンすると、出力電圧はＶ2 となり、出力電流は、正の
時、Ｄ3,1 ・Ｓ3a・Ｓ2a・Ｓ1aの経路に、負の時、Ｓ1b
・Ｄ1,2 ・Ｄ2,2 ・Ｄ3,2 の経路に流れる。
ンすると、出力電圧はＶ2 となり、出力電流は、正の
時、Ｄ3,1 ・Ｓ3a・Ｓ2a・Ｓ1aの経路に、負の時、Ｓ1b
・Ｄ1,2 ・Ｄ2,2 ・Ｄ3,2 の経路に流れる。
【００３６】スイッチ素子Ｓ2a，Ｓ1a，Ｓ1b，Ｓ2bがオ
ンすると、出力電圧はＶ3 となり、出力電流は、正の
時、Ｄ3,3 ・Ｄ2,1 ・Ｓ2a・Ｓ1aの経路に、負の時、Ｓ
1b・Ｓ2b・Ｄ2,4 ・Ｄ3,4 の経路に流れる。
ンすると、出力電圧はＶ3 となり、出力電流は、正の
時、Ｄ3,3 ・Ｄ2,1 ・Ｓ2a・Ｓ1aの経路に、負の時、Ｓ
1b・Ｓ2b・Ｄ2,4 ・Ｄ3,4 の経路に流れる。
【００３７】スイッチ素子Ｓ1a，Ｓ1b，Ｓ2b，Ｓ3bがオ
ンすると、出力電圧はＶ4 となり、出力電流は、正の
時、Ｄ3,5 ，Ｄ2,3 ・Ｄ1,1 ・Ｓ1aの経路に、負の時、
Ｓ1b・Ｓ2b・Ｓ3b・Ｄ3,6 の経路に流れる。
ンすると、出力電圧はＶ4 となり、出力電流は、正の
時、Ｄ3,5 ，Ｄ2,3 ・Ｄ1,1 ・Ｓ1aの経路に、負の時、
Ｓ1b・Ｓ2b・Ｓ3b・Ｄ3,6 の経路に流れる。
【００３８】スイッチ素子Ｓ1b，Ｓ2b，Ｓ3b，Ｓ4bがオ
ンすると、出力電圧はＶ5 となり、出力電流は、正の
時、Ｄ4b，Ｄ3b・Ｄ2b・Ｄ1bの経路に、負の時、Ｓ1b・
Ｓ2b・Ｓ3b・Ｄ4bの経路に流れる。
ンすると、出力電圧はＶ5 となり、出力電流は、正の
時、Ｄ4b，Ｄ3b・Ｄ2b・Ｄ1bの経路に、負の時、Ｓ1b・
Ｓ2b・Ｓ3b・Ｄ4bの経路に流れる。
【００３９】このようにして、直流電圧源の正極か負極
の電位Ｖ1 ，Ｖ5 あるいは各電圧源の直列接続点の電位
Ｖ2 ，Ｖ3 ，Ｖ4 の５レベルの出力が得られ、図４に示
すような出力電圧が得られる。従って、更に、出力波形
の改善を行うことができる。
の電位Ｖ1 ，Ｖ5 あるいは各電圧源の直列接続点の電位
Ｖ2 ，Ｖ3 ，Ｖ4 の５レベルの出力が得られ、図４に示
すような出力電圧が得られる。従って、更に、出力波形
の改善を行うことができる。
【００４０】本発明のブリッジ回路の第３実施例を図５
に示す。この第３実施例は、正側アームと負側アームの
直列接続されたスイッチ素子の一部のスイッチ素子
Ｓ1a，Ｓ2a，Ｓ1b，Ｓ2bが並列接続して成り、第１のク
ランプ回路の一部のダイオードＤ2,1 ，Ｄ2,4 が並列接
続して成り請求項１，２，４，５，６に対応した発明の
例である。
に示す。この第３実施例は、正側アームと負側アームの
直列接続されたスイッチ素子の一部のスイッチ素子
Ｓ1a，Ｓ2a，Ｓ1b，Ｓ2bが並列接続して成り、第１のク
ランプ回路の一部のダイオードＤ2,1 ，Ｄ2,4 が並列接
続して成り請求項１，２，４，５，６に対応した発明の
例である。
【００４１】ブリッジ回路の中央点から交流の負荷電流
Ｉo を供給する場合の波形例を図６、図７に示す。図６
は負荷の力率が悪い場合の例であり、スイッチ素子にお
いては出力端子に近い素子ほど通電量が多くなり、ダイ
オードにおいてはほぼ同等である。
Ｉo を供給する場合の波形例を図６、図７に示す。図６
は負荷の力率が悪い場合の例であり、スイッチ素子にお
いては出力端子に近い素子ほど通電量が多くなり、ダイ
オードにおいてはほぼ同等である。
【００４２】図７は負荷の力率が良い場合の例であり、
スイッチ素子においてはＳ2a，Ｓ1a，Ｓ1b，Ｓ2bが、ダ
イオードにおいてはＤ2,1 ，Ｄ2,4 が、他の素子と比較
して通電量が多いことがわかる。本実施例ではこの状態
を考慮し、各々の素子の通電容量により負担の大きい素
子を並列接続することにより、各素子で発生する電力損
失の平均化を行い、各素子の稼動率を向上させ、交流電
力の出力容量を増大させることができる。
スイッチ素子においてはＳ2a，Ｓ1a，Ｓ1b，Ｓ2bが、ダ
イオードにおいてはＤ2,1 ，Ｄ2,4 が、他の素子と比較
して通電量が多いことがわかる。本実施例ではこの状態
を考慮し、各々の素子の通電容量により負担の大きい素
子を並列接続することにより、各素子で発生する電力損
失の平均化を行い、各素子の稼動率を向上させ、交流電
力の出力容量を増大させることができる。
【００４３】本発明のインバータ装置の第１実施例を図
８に示す。図８において、トランス１により分割された
交流電源をサイリスタブリッジにより構成された各コン
バータ２により直流に変換し、各平滑コンデンサ３を介
して所定電圧に制御された直流電源とし、これらの直流
電源を直列接続して直流電圧源としたもので、請求項７
に対応した発明の例である。このように構成したインバ
ータ装置とすれば、図７のようにダイオードＤ2,1 〜Ｄ
2,4 に流れる電流が異なっていても平滑コンデンサの電
圧が変動しないようにコンバータ２が制御するので、直
流電源の電圧変動は抑えられ、出力波形が歪んだりある
いはダイオードに過電圧が印加されたりするのを防ぐこ
とができる。
８に示す。図８において、トランス１により分割された
交流電源をサイリスタブリッジにより構成された各コン
バータ２により直流に変換し、各平滑コンデンサ３を介
して所定電圧に制御された直流電源とし、これらの直流
電源を直列接続して直流電圧源としたもので、請求項７
に対応した発明の例である。このように構成したインバ
ータ装置とすれば、図７のようにダイオードＤ2,1 〜Ｄ
2,4 に流れる電流が異なっていても平滑コンデンサの電
圧が変動しないようにコンバータ２が制御するので、直
流電源の電圧変動は抑えられ、出力波形が歪んだりある
いはダイオードに過電圧が印加されたりするのを防ぐこ
とができる。
【００４４】本発明のインバータ装置の第２実施例を図
９に示す。図９において、11〜13は本発明によるブリッ
ジ回路であり、11のみ内部構成を示しているが12，13も
同じ構成とする。なお、11の内部構成は図１の構成と同
じもので示したが、図３、図５の構成としてもよく、こ
れに限定するものではない。
９に示す。図９において、11〜13は本発明によるブリッ
ジ回路であり、11のみ内部構成を示しているが12，13も
同じ構成とする。なお、11の内部構成は図１の構成と同
じもので示したが、図３、図５の構成としてもよく、こ
れに限定するものではない。
【００４５】この実施例は本発明のブリッジ回路を３回
路用い３相の交流電力を出力するもので請求項８に対応
する発明の例である。このようにして、単相あるいは多
相の多レベル出力のインバータ装置を容易に構築するこ
とができる。
路用い３相の交流電力を出力するもので請求項８に対応
する発明の例である。このようにして、単相あるいは多
相の多レベル出力のインバータ装置を容易に構築するこ
とができる。
【００４６】
（１）請求項１に対応する発明によると、１個のスイッ
チ素子およびダイオードには分割された直流電圧源の１
個分の電圧しかかからないので、各々の素子にかかる負
担を軽減することができる。さらに、出力レベルの数が
増えるためにＰＷＭ制御を用いなくても、あるいは低い
変調周波数のＰＷＭ制御でも容易に波形改善を行うこと
ができる。したがって、スイッチング周波数を高くする
ことができない大容量半導体素子を用いることができ、
インバータ装置の大容量化を容易に行うことができるブ
リッジ回路が得られる。
チ素子およびダイオードには分割された直流電圧源の１
個分の電圧しかかからないので、各々の素子にかかる負
担を軽減することができる。さらに、出力レベルの数が
増えるためにＰＷＭ制御を用いなくても、あるいは低い
変調周波数のＰＷＭ制御でも容易に波形改善を行うこと
ができる。したがって、スイッチング周波数を高くする
ことができない大容量半導体素子を用いることができ、
インバータ装置の大容量化を容易に行うことができるブ
リッジ回路が得られる。
【００４７】（２）請求項２に対応する発明によれば、
直流電圧源を３分割しスイッチ素子を３個直列にしたと
き、オフ状態の３個のスイッチ素子に３分割した電圧を
容易に配分することのできるブリッジ回路が得られる。
直流電圧源を３分割しスイッチ素子を３個直列にしたと
き、オフ状態の３個のスイッチ素子に３分割した電圧を
容易に配分することのできるブリッジ回路が得られる。
【００４８】（３）請求項３に対応する発明によれば、
直流電圧源をＮ（Ｎ＞＝３）分割し、スイッチ素子をＮ
個直列にしたとき、オフ状態のＮ個のスイッチ素子にＮ
分割した電圧を容易に配分することのできるブリッジ回
路が得られる。
直流電圧源をＮ（Ｎ＞＝３）分割し、スイッチ素子をＮ
個直列にしたとき、オフ状態のＮ個のスイッチ素子にＮ
分割した電圧を容易に配分することのできるブリッジ回
路が得られる。
【００４９】（４）請求項４に対応する発明によれば、
直列接続されたスイッチ素子全体としての稼動率が向上
し、交流電力の出力容量を増大することのできるブリッ
ジ回路が得られる。
直列接続されたスイッチ素子全体としての稼動率が向上
し、交流電力の出力容量を増大することのできるブリッ
ジ回路が得られる。
【００５０】（５）請求項５に対応する発明によれば、
直列接続されたダイオード全体としての稼動率が向上
し、交流電力の出力容量を増大することのできるブリッ
ジ回路が得られる。
直列接続されたダイオード全体としての稼動率が向上
し、交流電力の出力容量を増大することのできるブリッ
ジ回路が得られる。
【００５１】（６）請求項６に対応する発明によれば、
直流電圧源をＮ（Ｎ＞＝３）分割し、スイッチ素子をＮ
個直列にしたとき、Ｎ分割した直流電圧源の任意の電位
を容易に出力することのできるブリッジ回路が得られ
る。
直流電圧源をＮ（Ｎ＞＝３）分割し、スイッチ素子をＮ
個直列にしたとき、Ｎ分割した直流電圧源の任意の電位
を容易に出力することのできるブリッジ回路が得られ
る。
【００５２】（７）請求項７に対応する発明によれば、
分割された各直流電圧源に流れる電流が異なっても、そ
の電圧が所定値に保たれるので波形歪の少ない交流電力
を出力する多レベル出力のインバータ装置が得られる。
分割された各直流電圧源に流れる電流が異なっても、そ
の電圧が所定値に保たれるので波形歪の少ない交流電力
を出力する多レベル出力のインバータ装置が得られる。
【００５３】（８）請求項８に対応する発明によれば、
本発明のブリッジ回路を用いて、単相あるいは多相の交
流電力を出力する多レベル出力のインバータ装置が得ら
れる。
本発明のブリッジ回路を用いて、単相あるいは多相の交
流電力を出力する多レベル出力のインバータ装置が得ら
れる。
【図１】本発明によるブリッジ回路の第１実施例の構成
図。
図。
【図２】上記第１実施例の動作を説明するための波形
図。
図。
【図３】本発明によるブリッジ回路の第２実施例の構成
図。
図。
【図４】上記第２実施例の動作を説明するための波形
図。
図。
【図５】本発明によるブリッジ回路の第３実施例の構成
図。
図。
【図６】上記第３実施例の動作を説明するための波形図
で、負荷力率が悪い場合の各部電流波形を示す図。
で、負荷力率が悪い場合の各部電流波形を示す図。
【図７】上記第３実施例の動作を説明するための波形図
で、負荷力率が良い場合の各部電流波形を示す図。
で、負荷力率が良い場合の各部電流波形を示す図。
【図８】本発明によるインバータ装置の第１実施例の構
成図。
成図。
【図９】本発明によるインバータ装置の第２実施例の構
成図。
成図。
【図１０】多レベル出力のインバータ装置に用いる従来
のブリッジ回路の構成図。
のブリッジ回路の構成図。
【図１１】上記従来のブリッジ回路の動作を説明するた
めの波形図。
めの波形図。
【図１２】従来のブリッジ回路の別の構成図。
１…トランス ２…コンバータ ３…平滑コンデンサ 11〜13…ブリッジ回路（本発明によるもの） Ｄ1a〜Ｄ4a，Ｄ1b〜Ｄ4b，Ｄ1,1 〜Ｄ3,6 …ダイオード Ｄ11〜Ｄ16，Ｄ21〜Ｄ32…ダイオード Ｅ1 〜Ｅ4 …直流電源 ＯＵＴ…出力端子 ＯＵＴ１〜ＯＵＴ３…出力端子 Ｓ1a〜Ｓ4a，Ｓ1b〜Ｓ4b…スイッチ素子 Ｓ11〜Ｓ14，Ｓ21〜Ｓ26…スイッチ素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/515 H02M 7/5387
Claims (8)
- 【請求項１】 ダイオードを逆並列に接続したスイッチ
素子を少なくとも３個以上直列接続して成る正側アーム
と負側アームを直流電圧源の正極と負極間に直列接続
し、正側アームと負側アームの接続点を中間点とし該中
間点から交流電力を出力するブリッジ回路において、前
記正側又は負側アームのスイッチ素子の直列数と同数の
電圧源を直列接続して前記直流電圧源とし、前記中間点
を起点とし、対称位置にある正側アームと負側アームの
それぞれのスイッチ素子の直列接続点間に、それぞれ直
列接続した複数のダイオードで成る少なくとも２個以上
のクランプ回路を設け、このクランプ回路によりスイッ
チ素子の直列接続点の電位を前記電圧源の直列接続点の
電位にクランプすることを特徴とするブリッジ回路。 - 【請求項２】 請求項１に記載のブリッジ回路におい
て、前記直流電圧源の正極と負極に最も近い前記対称位
置にあるスイッチ素子の直列接続点間に接続される第１
のクランプ回路の直列接続された複数のダイオードの直
列接続点を前記電圧源の直列接続点にそれぞれ接続し、
中間に位置する電圧源の両端に接続される該第１のクラ
ンプ回路のダイオードを２個のダイオードの直列回路と
成し、前記直流電圧源の正極と負極に次に近い前記対称
位置にあるスイッチ素子の直列接続点間に接続される第
２のクランプ回路の直列接続された複数のダイオードの
直列接点を前記第１のクランプ回路の２個のダイオード
の直列接続点に接続する構成とすることを特徴とするブ
リッジ回路。 - 【請求項３】 請求項１に記載のブリッジ回路におい
て、前記直流電圧源の正極と負極に最も近い前記対称位
置にあるスイッチ素子の直列接続点間に接続される第１
のクランプ回路の直列接続された複数のダイオードの直
列接続点を前記電圧源の直列接続点にそれぞれ接続し、
中間に位置する電圧源の両端に接続される該第１のクラ
ンプ回路のダイオードを２個のダイオードの直列回路と
成し、前記直流電圧源の正極と負極に順次に近い前記対
称位置にあるスイッチ素子の直列接続点間に接続される
複数のクランプ回路の直列接続された複数のダイオード
の直列接続点を前記第１のクランプ回路及び前記複数の
クランプ回路の２個のダイオードの直列接続点に順次そ
れぞれ接続し、該２個のダイオードの直列接続点間に接
続される前記複数のクランプ回路のダイオードをそれぞ
れ２個のダイオードの直列回路で構成することを特徴と
するブリッジ回路。 - 【請求項４】 請求項１に記載のブリッジ回路におい
て、前記正側アームと負側アームの直列接続されたスイ
ッチ素子の一部のスイッチ素子を並列接続し、通電容量
を増大することを特徴とするブリッジ回路。 - 【請求項５】 請求項１に記載のブリッジ回路におい
て、前記クランプ回路の直列接続されたダイオードの一
部のダイオードを並列接続し、通電容量を増大すること
を特徴とするブリッジ回路。 - 【請求項６】 請求項１に記載のブリッジ回路におい
て、前記正側アーム及び負側アームの直列接続されたス
イッチ素子の正側の全部か負側の全部、あるいは正側ア
ームと負側アームの連続して直列接続された一部のスイ
ッチ素子を導通させ、前記直流電圧源の正極か負極の電
位、あるいは前記直流電圧源の複数の電圧源の直列接続
点の電位を前記中間点に出力することを特徴とするブリ
ッジ回路。 - 【請求項７】 請求項１に記載のブリッジ回路を備え、
このブリッジ回路に用いる前記直流電圧源を電圧制御さ
れた複数の電圧源の直列回路とすることを特徴とするイ
ンバータ装置。 - 【請求項８】 請求項１に記載のブリッジ回路を少なく
とも２回路以上備え、単相あるいは多相の交流電力を出
力することを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02168594A JP3150521B2 (ja) | 1994-02-21 | 1994-02-21 | ブリッジ回路及びインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02168594A JP3150521B2 (ja) | 1994-02-21 | 1994-02-21 | ブリッジ回路及びインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07231673A JPH07231673A (ja) | 1995-08-29 |
| JP3150521B2 true JP3150521B2 (ja) | 2001-03-26 |
Family
ID=12061930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02168594A Expired - Lifetime JP3150521B2 (ja) | 1994-02-21 | 1994-02-21 | ブリッジ回路及びインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150521B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014204457A (ja) * | 2013-04-01 | 2014-10-27 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| JP6009985B2 (ja) * | 2013-04-04 | 2016-10-19 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
-
1994
- 1994-02-21 JP JP02168594A patent/JP3150521B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07231673A (ja) | 1995-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ho et al. | Single-phase modified quasi-Z-source cascaded hybrid five-level inverter | |
| Nami et al. | Five level cross connected cell for cascaded converters | |
| US10541623B1 (en) | Circuit with an input voltage divider and two half-bridges | |
| JPH09322547A (ja) | マルチレベルインバータ | |
| WO2013105156A1 (ja) | マルチレベル電力変換回路 | |
| JPS58112476A (ja) | マルチレベルインバ−タ | |
| JP2002526023A (ja) | Ｖｓｃ変換装置 | |
| JPH04125072A (ja) | 電力変換装置 | |
| US6879503B2 (en) | Cutting electric power converter | |
| JP2000166251A (ja) | 電力変換装置 | |
| JP3239757B2 (ja) | 交流電流源回路 | |
| JPH05211776A (ja) | インバータ | |
| JP3160792B2 (ja) | 電力変換装置 | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 | |
| EP3462594B1 (en) | Five-level converter | |
| JP3171551B2 (ja) | 高電圧出力電力変換装置 | |
| Shahane et al. | A hybrid MMC with SiC-based full-bridge and Si-based half-bridge sub-modules with novel voltage sorting scheme | |
| JP3249295B2 (ja) | ブリッジ回路及びインバータ装置 | |
| JP4406909B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3909685B2 (ja) | マルチレベルｐｗｍインバータ制御装置 | |
| JPH0638507A (ja) | 電力変換装置 | |
| CN113661643A (zh) | 用于在多电平逆变器的交变电流输出端发生瞬态电压变化的情况下进行电流限制的方法以及多电平逆变器 | |
| JPH10248243A (ja) | 電力変換回路 | |
| JPH0832187B2 (ja) | インバータ装置 | |
| JP2001169563A (ja) | ３レベルインバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |