JP3909685B2 - マルチレベルpwmインバータ制御装置 - Google Patents
マルチレベルpwmインバータ制御装置 Download PDFInfo
- Publication number
- JP3909685B2 JP3909685B2 JP2002209030A JP2002209030A JP3909685B2 JP 3909685 B2 JP3909685 B2 JP 3909685B2 JP 2002209030 A JP2002209030 A JP 2002209030A JP 2002209030 A JP2002209030 A JP 2002209030A JP 3909685 B2 JP3909685 B2 JP 3909685B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- state
- output terminal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、モータ等の可変速駆動や系統連係をおこなうマルチレベルPWMインバータ制御装置に関する。
【0002】
【従来の技術】
図2に示すマルチレベルPWMインバータ制御装置において、5はコントローラ、6は直流電源、11と12は平滑コンデンサ、101〜112はスイッチ素子としてのIGBTトランジスタ、201〜212はフリーホイールダイオード、301から306は中間レベル出力用クランプダイオードを示している。
IGBTトランジスタと逆並列接続されたフリーホイールダイオードとからなるスイッチを4個直列接続してなる組を1相として、上側よりS1、S2、S3、S4とすると、上側2つのスイッチ、S1とS2がONしている状態を直流母線電圧の正母線電圧を出力する+E状態、真中2つのスイッチ、S2とS3がONしている状態を中性点電圧を出力する0状態、下側2つのスイッチ、S3、S4がONしている状態を直流母線の負母線電圧を出力する−E状態となり、それらを組み合わせる事によって、出力電圧を制御する。この際の各相のスイッチングパターンを示したものが図10である。各相の出力電圧をV1、V2、V3とし、この合計値を示したものがV123であるが、V123の電圧変動により出力ケーブルとアース間の浮遊容量を介してアースに流れる漏れ電流が発生する。
特に近年、PWMインバータ制御装置から放出されるノイズ低減の為に出力ケーブル線にシールドケーブル線を適用するケースが増加しており、その場合、前記理由で大きな漏れ電流が発生するという問題がある。
このような漏れ電流を抑制するためには、コモンモードチョークやアクティブフィルタを用いる必要が生じており、PWMインバータ制御装置を含む全体装置の小型化・低コスト化の妨げとなっていた。
【0003】
このような課題に対する従来技術例として、特開平10−23760に開示されているようなものが挙げられる。この従来技術の構成を示したものが図11および図12である。
前記従来技術は、3相正弦波電圧ベクトルの3相合計和が常に零であることに着目し、PWM変換出力電圧においても3相合計和を零、いいかえれば中性点電圧とすることが可能であることを示し、そのようなゲート信号を作り出す具体的方法を示したものである。これによって各相出力電圧の3相合計和を常に零、いいかえれば中性点電圧に固定し、漏れ電流の発生を抑制することを可能としている。
【0004】
【発明が解決しようとする課題】
ところで、前記従来例のごとく各相出力電圧の3相合計和を零電圧、すなわち中性点電圧に固定した場合、PWMインバータ制御装置の最大出力電圧がAC入力電圧の√3/2に制限されるという課題がある。
一般的なPWMインバータ制御装置では、各相出力電圧に3倍高調波電圧を重畳して同相モードで3相出力電圧を変動させ、これによってAC入力電圧と同じ電圧出力を可能としている。しかし前記従来の構成ではPWM変換出力電圧の3相和を零とする為、前記同相モードで3相出力電圧を上下変動させることができず、従ってPWMインバータ制御装置の最大出力電圧が制限されてしまうのである。
またマルチレベルPWMインバータ制御装置では中性点を基準として上段側と下段側とに2つの直流電圧を備えているが、インバータ動作中に前記2つの直流電圧バランスがくずれることがあり、そのような場合にも3相出力電圧を同相モードで上下変動させ、くずれた電圧バランスの是正を図っている。
従って前記従来例では、このような電圧バランス是正動作を行うことができないという課題もある。
またスイッチング回数が増加し、スイッチロスが増加するという課題もある。
そこで本発明は、インバータ出力電圧に制限がなく、2つの直流電圧バランスの是正を行うこともでき、スイッチング回数の増加も伴なわずに、インバータ出力電圧の3相和の変動を抑えて漏れ電流を抑制することのできるマルチレベルPWMインバータ制御装置の提供を目的とするものである。
【0005】
【課題を解決するための手段】
前記課題を解決するため請求項1記載の本発明では、正母線と負母線と中性線とを有し、スイッチング素子と逆並列接続した整流素子とからなるスイッチを前記正母線と前記負母線間に4個直列接続し、前記直列接続された4つのスイッチング素子のうち、上側から第1番目と第2番目のスイッチとの接続点と前記中性線との間に整流素子を電流が中性線から前記スイッチの接続点に流れる方向に接続し、前記直列接続された4つのスイッチのうち、上側から第3番目と第4番目のスイッチとの接続点と前記中性線との間に整流素子を電流が前記スイッチの接続点から中性線に流れる方向に接続し、前記上側から第2番目と第3番目のスイッチの接続点を出力端子とするスイッチ素子構成群であり、前記出力端子は前記直列接続された4つのスイッチのうち上側から第1番目と第2番目のスイッチをONして前記正母線の電圧を出力する第1の状態と、上側から第2番目と第3番目のスイッチをONして前記中性線の電圧を出力する第2の状態と、上側から第3番目と第4番目のスイッチをONして前記負母線の電圧を出力する第3の状態との3つの出力状態を備える前記スイッチ素子構成群を前記正母線と負母線と中性線とに第1、第2のスイッチ素子構成群として2個並列接続し、前記第1、第2のスイッチ素子構成群の前記各出力端子から負荷に電力供給するよう構成したマルチレベルPWMインバータ制御装置において、
前記正母線と負母線と中性線とに並列接続する第3のスイッチ素子構成群を備え、前記第3のスイッチ素子構成群の出力端子には負荷に接続しないケーブル線が接続され、かつ前記出力端子は前記第1、第2、第3の出力状態のうち、前記第1、第2のスイッチ素子構成群の出力端子電圧との合計平均値が前記中間線電圧に最も近くなる状態を選択して出力することを特徴としている。
前記第1の状態における出力電圧を+E、前記第2の状態における出力電圧を0、前記第3の状態における出力電圧を−Eとすると、前記第1、第2のスイッチ素子構成群の各出力端子電圧の組み合わせは、
(+E、 0)、(+E、−E)
( 0、+E)、( 0、−E)
(−E、+E)、(−E、 0)
という負荷に電力供給する状態と、電力供給のない還流モードである(+E、+E)、(0、0)、(−E、−E)となる。
前記第3のスイッチ素子構成群の出力端子には、負荷に接続されないケーブル線が接続されており、前記ケーブル線は負荷に接続された他の2つのケーブル線とともに束線され、負荷機器近傍において絶縁した上で設置されている。
前記第1、第2のスイッチ素子構成群の出力端子電圧の和の変動を抑制する為に、第3のスイッチ素子構成群の出力端子は前記第1、第2のスイッチ素子構成群の出力端子電圧との合計平均値が前記中間線電圧に最も近くなる状態を選択して出力する。例えば前記(+E、 0)では−E、(+E、−E)では0、( 0、+E)では−E、( 0、−E)では+E、(−E、+E)では0、(−E、0)では+E,(+E、+E)では−E、(0、0)では0、(−E、−E)では+Eを選択し出力する。
このようにすることで、出力電圧の合計を±Eの変動幅まで低減でき、漏れ電流の低減が図られる。
【0006】
また請求項2記載の本発明では請求項1記載のマルチレベルPWMインバータ制御装置において、前記第1のスイッチ素子構成群の出力端子と前記第2のスイッチ素子構成群の出力端子とが同時に前記第1の状態となること、および同時に前記第3の状態となることがないことを特徴としている。
請求項1記載の発明では還流モードでの出力状態(+E、+E)、(0、0)、(−E、−E)に特に制約を加えていないが、本発明では3つの還流モード出力のうち(+E、+E)、(−E、−E)の2つを禁止したものである。
これによって、前記第1、第2のスイッチ素子構成群の出力端子電圧との合計平均値が中性点電圧に固定されるような前記第3のスイッチ素子構成群の出力端子状態を選択することが可能となる。この結果、漏れ電流の発生を完全に抑制することが可能となる。
【0007】
また請求項3記載の本発明では、正母線と負母線と中性線とを有し、スイッチング素子と逆並列接続した整流素子とからなるスイッチを前記正母線と前記負母線間に4個直列接続し、前記直列接続された4つのスイッチのうち、上側から第1番目と第2番目のスイッチとの接続点と前記中性線との間に整流素子を電流が中性線から前記スイッチの接続点に流れる方向に接続し、前記直列接続された4つのスイッチのうち、上側から第3番目と第4番目のスイッチとの接続点と前記中性線との間に整流素子を電流が前記スイッチの接続点から中性線に流れる方向に接続し、前記上側から第2番目と第3番目のスイッチの接続点を出力端子とするスイッチ素子構成群であり、前記出力端子は前記直列接続された4つのスイッチのうち上側から第1番目と第2番目のスイッチをONして前記正母線の電圧を出力する第1の状態と、上側から第2番目と第3番目のスイッチをONして前記中性線の電圧を出力する第2の状態と、上側から第3番目と第4番目のスイッチをONして前記負母線の電圧を出力する第3の状態との3つの出力状態を備える前記スイッチ素子構成群を前記正母線と負母線と中性線とに第4、第5、第6のスイッチ素子構成群として3個並列接続し、前記第4、第5、第6のスイッチ素子構成群の前記出力端子から負荷に電力供給するよう構成したマルチレベルPWMインバータ制御装置において、
前記正母線と負母線と中性線とに並列接続する第7のスイッチ素子構成群を備え、前記第7のスイッチ素子構成群の出力端子には負荷に接続しないケーブル線が接続され、前記第7のスイッチ素子構成群の出力端子は前記第1、第2、第3の出力状態のうち、前記第4、第5、第6のスイッチ素子構成群の出力端子電圧との合計平均値が前記中間線電圧に最も近くなる状態を選択して出力することを特徴としている。
これは請求項1記載の発明に対して負荷に電力供給する出力相数を3相にしたものであるが、その動作原理は請求項1記載の場合と同様である。
【0008】
また請求項4記載の本発明は請求項3記載のマルチレベルPWMインバータ制御装置において、前記第4のスイッチ素子構成群の出力端子と前記第5のスイッチ素子構成群の出力端子と前記第6のスイッチ素子構成群の出力端子とが同時に前記第1の状態となること、および同時に前記第3の状態となることがないことを特徴としている。
これは請求項3記載の発明に対し、前記第4、第5、第6のスイッチ素子構成群の出力端子が全て還流モード出力になる(+E,+E,+E)、(0,0,0),(−E,−E,−E)の3つの状態のうち、(+E,+E,+E)、(−E,−E,−E)の2つの状態となることを禁止したものである。
このようにすることで、出力電圧の合計値を±Eの変動幅まで低減でき、漏れ電流の低減が図られる。
【0009】
【発明の実施形態】
本発明の第1の実施例を図1に示す。
図1中のマルチレベルPWMインバータ制御装置1は、図2に示す構成になっており、マルチレベルPWMインバータ制御装置1の2つの出力端子をモータ2に接続し、残り1つの出力端子には負荷に接続しない出力線4が接続され、出力線4はモータ2に接続した他の2つの出力線とともに束線され、モータ2の近くで絶縁された上で設置固定されている。
図2において、IGBTトランジスタと逆並列接続されたフリーホイールダイオードとからなるスイッチを4個直列接続してなる組を1相として、上側スイッチよりS1、S2、S3、S4とすると、上側2つのS1とS2のONしている状態が直流母線電圧の正母線電圧を出力する+E状態、真中2つのS2とS3のONしている状態が中性点電圧を出力する0状態、下側2つのS3、S4のONしている状態が直流母線の負母線電圧を出力する−E状態となり、それらを組み合わせる事によって、出力電圧を制御する。3相出力を得る場合は、前記3つの組の出力を制御し任意の出力電圧を得るが、ここでは単相出力電圧を得るため、図1に示すように第1、第2組の相出力端子を負荷であるモータ2に接続している。
そしてモータ2に接続されない第3の組は、第1、第2組の電圧を打ち消すようスイッチング動作を行い、出力線4を他の2つの出力線と束線して接続機器近傍まで設置する事によって、接続線の電圧和の平均値を中性点電圧に近づけ、もしくは中性点電圧と一致させ、漏れ電流を抑制している。
図3は、前記第1、第2、第3の各組相出力端子のスイッチングパターンを示したものである。
図3においてV1、V2,V3は前記第1、第2、第3の各組相出力端子電圧を示したものであり、V12は第2の出力端子から見た第1の出力端子電圧、V123は前記3つの出力端子電圧の合計値を示したものである。
【0010】
次に本発明の第2の実施例について説明する。第2の実施例の構成は前記第1の実施例で示した図1の構成と同じであるが、第2の実施例では前記第1、第2の各組出力端子に関し、同時に+E状態や−E状態になることがないという制約が加わっている。
この制約が加わった状態での前記第1、第2、第3の各組相出力端子のスイッチングパターンを示したものが図4である。
前記制約が加わることで前記第3の組の出力端子のスイッチング動作により、前記第1、第2の組の電圧を完全に打ち消すことができ、接続線の電圧和の平均値を中性点電圧と一致させ、漏れ電流をさらに抑制している。
【0011】
次に本発明の第3の実施例について説明する。図5は第3の実施例での全体構成を示したものであり、図6は第3の実施例におけるマルチレベルPWMインバータ制御装置を示したものである。
第3の実施例では3相モータ12を負荷とする為、マルチレベルPMWインバータ制御装置11の出力端子は4個となる。
前記4個の出力端子のうち3個はモータ12に接続され、モータ12に接続されない出力端子がモータ12に接続された3つの出力端子電圧を打ち消すようスイッチングを行い、出力線の電圧和の平均値を中性点電圧に近づけ、もしくは中性点電圧と一致させ、漏れ電流を抑制している。
図7は、前記4組の出力端子のスイッチングパターンを示したものある。図7においてV1、V2,V3はモータに接続された3つの出力端子電圧を示したもの、V4はモータに接続されない出力端子電圧を示したもの、V1234で示した実線波形は前記4つの出力端子電圧の合計値を示したもの、V1234で示した点線波形はV1、V2,V3との合計値を示したものである。
【0012】
次に本発明の第4の実施例について説明する。第4の実施例は前記第3の実施例で示した図5の構成と同じであるが、モータ12に接続された3つの各相出力端子に関し、同時に+E状態や−E状態になることがないという制約が加わっている。
この制約が加わった状態での各組出力端子のスイッチングパターンを示したものが図8である。
モータ12に接続された3つの各相出力端子が同時に+E状態や−E状態になることがないという制約は、この第4の実施例では3つの出力端子の出力電圧を同相モードで同時変動させることで実現している。図8の各スイッチングパターンは、図7に示すV1,V2,V3の出力電圧を同相モードで−E側に所定電圧分移動させて得ているが、線間電圧では図7と図8とは同じとなっている。
前記制約が加わることでモータ12に接続されない出力端子のスイッチング動作により、前記第3の実施例に比べて出力線の電圧和の平均値を中性点電圧にさらに近づけることができ、漏れ電流をさらに抑制できることとなる。
【0013】
【発明の効果】
以上述べたように本発明によれば、マルチレベルPWMインバータ制御装置において、制御装置動作に伴う漏れ電流の発生を抑制して機器の動作を安全に行い、他の機器へも悪影響を及ぼさない様に安全な電力供給を行うことができ、またその為にコモンモードチョークコイルやアクティブフィルタ等の高価かつ大形の装置を必要とせず、さらにはインバータ出力電圧に制限がなく、2つの直流電圧バランスの是正を行うこともでき、スイッチング回数の増加も伴なわないという効果もある。
【図面の簡単な説明】
【図1】本発明の第1、第2の実施例の全体構成を示したもの。
【図2】本発明の第1、第2の実施例におけるマルチレベルPWMインバータ制御装置の構成を示したもの。
【図3】本発明の第1の実施例における各出力端子のスイッチングパターン動作を示したもの。
【図4】本発明の第2の実施例における各出力端子のスイッチングパターン動作を示したもの。
【図5】本発明の第3、第4の実施例の全体構成を示したもの。
【図6】本発明の第3、第4の実施例におけるマルチレベルPWMインバータ制御装置の構成を示したもの。
【図7】本発明の第3の実施例における各出力端子のスイッチングパターン動作を示したもの。
【図8】本発明の第4の実施例における各出力端子のスイッチングパターン動作を示したもの。
【図9】従来における一般実施例の全体構成を示したもの。
【図10】従来における一般実施例の各出力端子のスイッチングパターン動作を示したもの。
【図11】従来技術としての特開平10−23760による構成例を示したもの
【図12】図11に示す構成例での実施フローを示したもの
【符号の説明】
1、11 マルチレベルPWMインバータ制御装置
2、12 モータ
3 浮遊容量
4 負荷に接続しない出力線
5 コントローラ
6 直流電源
101〜116 IGBTトランジスタ
201〜216 フリーホイールダイオード
301〜308 クランプダイオード
401 商用電源
402 整流ダイオードモジュール
403、404 平滑コンデンサ
405 電圧型PWM変換器
406 誘導電動機
407 PWM制御回路
501〜504 IGBTトランジスタ
505〜508 フリーホイールダイオード
509,510 クランプダイオード
Claims (4)
- 正母線と負母線と中性線とを有し、前記正母線の電圧を出力する第1の状態と、前記中性線の電圧を出力する第2の状態と、前記負母線の電圧を出力する第3の状態との3つの出力状態が可能な出力端子を3個備えたマルチレベルPWMインバータ制御装置において、
負荷に接続されない出力端子であって、前記第1、第2、第3の出力状態のうち、負荷に接続された2個の出力端子電圧との合計平均値が前記中性線電圧に最も近くなる状態を選択して出力する出力端子と、
負荷に接続されない前記出力端子に接続され、かつ、前記2個の出力端子と負荷との間を接続するケーブル線とともに束線されるケーブル線を備えたことを特徴とするマルチレベルPWMインバータ制御装置。 - 前記負荷に接続された2個の出力端子電圧が同時に前記第1の状態となること、および同時に前記第3の状態となることがないことを特徴とする請求項1記載のマルチレベルPWMインバータ制御装置。
- 正母線と負母線と中性線とを有し、前記正母線の電圧を出力する第1の状態と、前記中性線の電圧を出力する第2の状態と、前記負母線の電圧を出力する第3の状態との3つの出力状態が可能な出力端子を4個備えたマルチレベルPWMインバータ制御装置において、
負荷に接続されない出力端子であって、前記第1、第2、第3の出力状態のうち、負荷に接続された3個の出力端子電圧との合計平均値が前記中性線電圧に最も近くなる状態を選択して出力する出力端子と、
負荷に接続されない前記出力端子に接続され、かつ、前記3個の出力端子と負荷との間を接続するケーブル線とともに束線されるケーブル線を備えたことを特徴とするマルチレベルPWMインバータ制御装置。 - 前記負荷に接続された3個の出力端子電圧が同時に前記第1の状態となること、および同時に前記第3の状態となることがないことを特徴とする請求項3記載のマルチレベルPWMインバータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002209030A JP3909685B2 (ja) | 2002-07-18 | 2002-07-18 | マルチレベルpwmインバータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002209030A JP3909685B2 (ja) | 2002-07-18 | 2002-07-18 | マルチレベルpwmインバータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004056882A JP2004056882A (ja) | 2004-02-19 |
JP3909685B2 true JP3909685B2 (ja) | 2007-04-25 |
Family
ID=31932987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002209030A Expired - Fee Related JP3909685B2 (ja) | 2002-07-18 | 2002-07-18 | マルチレベルpwmインバータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3909685B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7215559B2 (en) * | 2004-09-28 | 2007-05-08 | Rockwell Automation Technologies, Inc. | Method and apparatus to reduce common mode voltages applied to a load by a drive |
DE102008007659A1 (de) * | 2008-02-06 | 2009-02-19 | Siemens Aktiengesellschaft | Umrichter |
KR101115384B1 (ko) | 2010-01-07 | 2012-02-15 | 경상대학교산학협력단 | Bldc 모터의 제어장치 및 멀티레벨 인버터의 제어방법 |
WO2012131073A2 (de) * | 2011-04-01 | 2012-10-04 | Siemens Aktiengesellschaft | Verfahren zur erzeugung einer ausgangsspannung und anordnung zur durchführung des verfahrens |
KR102485705B1 (ko) | 2016-02-18 | 2023-01-05 | 엘에스일렉트릭(주) | 멀티 레벨 인버터의 3상 평형 전압 제어 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1023760A (ja) * | 1996-07-04 | 1998-01-23 | Hitachi Ltd | 電圧形pwm変換器の制御方法 |
JP2863833B2 (ja) * | 1996-09-18 | 1999-03-03 | 岡山大学長 | アクティブコモンモードキャンセラ |
JPH11206148A (ja) * | 1998-01-07 | 1999-07-30 | Mitsubishi Electric Corp | 電力変換装置 |
JP2001128465A (ja) * | 1999-10-27 | 2001-05-11 | Toshiba Corp | 電動機制御装置 |
JP3716152B2 (ja) * | 2000-02-28 | 2005-11-16 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
-
2002
- 2002-07-18 JP JP2002209030A patent/JP3909685B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004056882A (ja) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4029709B2 (ja) | 電力変換装置 | |
US9325252B2 (en) | Multilevel converter systems and sinusoidal pulse width modulation methods | |
EP0852425B1 (en) | Power converter and power converting method | |
US7626840B2 (en) | Parallel multiplex matrix converter | |
US8233300B2 (en) | Device for converting an electric current | |
KR101189428B1 (ko) | 전력 변환 장치 | |
US7050311B2 (en) | Multilevel converter based intelligent universal transformer | |
US9643496B2 (en) | Power conversion apparatus for vehicle and vehicle | |
JP2012175714A (ja) | 電源装置 | |
JP6771693B1 (ja) | 電力変換装置 | |
US20180091058A1 (en) | Multiphase multilevel power converter, control apparatus and methods to control harmonics during bypass operation | |
JP3856689B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
JP3909685B2 (ja) | マルチレベルpwmインバータ制御装置 | |
JP4661256B2 (ja) | 電力変換装置 | |
JP3903429B2 (ja) | 電力変換装置 | |
JP3160792B2 (ja) | 電力変換装置 | |
JP3171551B2 (ja) | 高電圧出力電力変換装置 | |
CN111133668A (zh) | 逆变器*** | |
JPH11122953A (ja) | 電圧形インバータ | |
JP2003324990A (ja) | 可変速駆動装置 | |
JPH11113257A (ja) | 交流双方向スイッチ形回路を用いた直列形電力系統補償装置 | |
JP2014054152A (ja) | 電力変換装置及び電力制御装置 | |
CN113661643A (zh) | 用于在多电平逆变器的交变电流输出端发生瞬态电压变化的情况下进行电流限制的方法以及多电平逆变器 | |
JP4389415B2 (ja) | 直接周波数変換回路の制御方法 | |
US11637505B2 (en) | Rectifier arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |