JP3144635B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3144635B2 JP3144635B2 JP29053998A JP29053998A JP3144635B2 JP 3144635 B2 JP3144635 B2 JP 3144635B2 JP 29053998 A JP29053998 A JP 29053998A JP 29053998 A JP29053998 A JP 29053998A JP 3144635 B2 JP3144635 B2 JP 3144635B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- semiconductor device
- copper film
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 56
- 229910052802 copper Inorganic materials 0.000 claims description 56
- 239000010949 copper Substances 0.000 claims description 56
- 238000005498 polishing Methods 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000002002 slurry Substances 0.000 claims description 17
- 239000002245 particle Substances 0.000 claims description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 10
- 238000002156 mixing Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 239000000725 suspension Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 13
- 239000010410 layer Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
体装置の製造方法に関し、特に、半導体装置の製造工程
における化学的機械的研磨に関する。
度な微細加工技術に対する要求が高まっている。特に、
現在では、配線パターンの最小加工寸法はサブミクロン
のオーダーに突入しており、微細化技術に対する要求は
年々高まっている。
一つが化学的機械的研磨(Chemical Mech
anical Polishing:以下、単に「CM
P」と呼ぶ)がある。現在では、このCMPは、例え
ば、層間絶縁膜の平坦化、ビアホール内のプラグの形
成、埋め込み金属配線の形成などに欠かせない技術とな
っている。
埋め込み金属配線を形成する場合の各過程を示す。
板40上に絶縁膜41を形成した後、絶縁膜41の表面
を平坦化する。
リソグラフィー及びエッチングにより、絶縁膜41に複
数の配線形成用の溝42を形成する。
メタル膜43を全面に形成する。
メタル膜43上に配線用金属膜44を堆積させる。
を施し、図4(E)に示すように、各溝42の内部にの
み、配線用金属膜44を残す。
層が形成される。
定した場合の配線層の形成過程が示されている。 先
ず、下地酸化膜としての二酸化シリコン膜51に溝52
を形成する。次いで、バリア膜としてTiN膜53を全
面に形成する。
52を埋め込む。
過酸化水素水との混合物からなるスラリーで銅膜54を
研磨する。
荷重490g/cm2、ウェハー中心点における線速度
が0.2m/sである。
ような研磨条件で銅膜54にCMPを施すと、研磨荷重
が大きく、かつ、線速度も大きいため、銅膜54に機械
的な力が作用し、CMP後において、図5(B)に示す
ように、銅膜54がバリア膜53との界面から剥がれる
ことがある。
ば、特開平7−86216号公報、同7−193034
号公報、同9−22907号公報、同9−213699
号公報、特許第2728025号公報(特開平8−28
8389号公報)などにおいて、多くの提案がなされて
いる。
号公報は、有機高分子化合物からなる粒子を研磨粒子と
して用い、研磨後に残留スラリーを燃焼させ、除去する
方法を提案している。この方法において用いられる研磨
粒子の形状は球形であるため、被研磨膜に傷が付くこと
はない。この方法における研磨条件は回転数100rp
m、荷重300gf/cm2である。なお、回転数10
0rpmは線速度に換算すれば、0.5m/sである。
は、選択CVD法により金属アルミニウムを溝に埋め込
み、この金属アルミニウムに化学的機械的研磨(CM
P)を施し、多層配線を形成する方法を提案している。
アルミニウム配線を形成するための研磨条件は、定盤回
転数が30乃至60rpm、荷重が2乃至8psiであ
る。なお、30乃至60rpmは線速度に換算すれば、
0.15乃至0.3m/sであり、2乃至8psiは1
40乃至560gf/cm2である。 これら二つの公
報に提案されているCMPにおける研磨条件において
も、研磨荷重が大きく、かつ、線速度も大きいため、図
5(B)に示した場合と同様に、銅配線に機械的な応力
が作用し、CMP後において、銅配線が剥がれてしまう
ことを避けることはできなかった。
ける問題点に鑑みてなされたものであり、CMP後にお
いて、銅配線が剥がれてしまうことがない半導体装置の
製造方法を提供することを目的とする。
め、本発明のうち、請求項1は、定盤上に固定された研
磨パッド上にウェハーを置き、該ウェハーの表面に形成
された金属配線に化学的機械的研磨を施し、ダマシン配
線を形成する過程を含む半導体装置の製造方法におい
て、下地酸化膜に溝を形成する溝形成過程と、溝の内面
をバリア膜で覆うバリア膜形成過程と、銅膜で溝を埋め
込む銅成膜過程と、無機スラリーを用い、研磨荷重が1
40g/cm2以下、ウェハー中心点における線速度が
0.1m/s以下の研磨条件の下に、銅膜を研磨する研
磨過程と、を備えることを半導体装置の製造方法を提供
する。
ド上にウェハーを置き、該ウェハーの表面に形成された
金属配線に化学的機械的研磨を施し、ダマシン配線を形
成する過程を含む半導体装置の製造方法において、下地
酸化膜に溝を形成する溝形成過程と、銅膜で溝を埋め込
む銅成膜過程と、無機スラリーを用い、研磨荷重が14
0g/cm2以下、ウェハー中心点における線速度が
0.1m/s以下の研磨条件の下に、銅膜を研磨する研
磨過程と、を備えることを半導体装置の製造方法を提供
する。
に記載されているように、溝形成過程後であって銅成膜
過程前に、下地酸化膜をプラズマ処理する過程を含むこ
とが好ましい。
裏面荷重は研磨荷重の80%以下に設定されることが好
ましい。
方法における銅成膜過程は、第一の厚さを有する銅のシ
ード層を形成する過程と、第一の厚さよりも大きい第二
の厚さを有する銅膜を成膜する過程と、からなるもので
あることが好ましい。
層及び銅膜はメッキ法、CVD法又はスパッタ法の何れ
かにより形成することができる。
膜は、TiN、TiW、Ta又はTaN膜の何れか一つ
であることが好ましい。
これらのバリア膜の膜厚は1000オングストローム以
下であることが好ましい。
ば、無機スラリーとしては、アルミナ粒子又はシリカ粒
子の縣濁液と過酸化水素水との混合物からなるものを用
いることができる。
うに、アルミナ粒子又はシリカ粒子の縣濁液と過酸化水
素水との混合比は3:1乃至1:3の範囲内にあること
が好ましい。
(E)は、本発明に係る半導体装置の製造方法の第1の
実施形態における各過程を示す。
板10上に絶縁膜としての二酸化シリコン膜11を形成
した後、二酸化シリコン膜11の表面を平坦化する。
リソグラフィー及びエッチングにより、二酸化シリコン
膜11に複数の配線形成用の溝12を形成する。各溝1
2の深さは5000オングストロームである。
メタル膜として厚さ500オングストロームのTiN膜
13を全面に形成する。
メタル膜13上に銅膜14を堆積させ、溝12を埋め込
む。銅膜14の堆積は、先ず、銅膜のシード層をスパッ
タ法で1000オングストロームの厚さで形成し、その
後、直ちに、メッキ法により8000オングストローム
の銅膜を成膜することにより、行われる。
図1(E)に示すように、各溝12の内部にのみ、銅膜
14を残し、ダマシン配線を形成する。
と酸化剤としての過酸化水素水とを混合比1:1で調合
及び攪拌することにより得たスラリーを用いる。
の概略的な斜視図である。
力の供給を受けて回転する定盤20と、定盤20上に固
定された発泡ウレタンからなる研磨パッド21と、研磨
パッド21上にウェハー22を固定する回転可能なキャ
リア23と、上述のスラリーが蓄積されているスラリー
源24と、スラリー源24に蓄積されているスラリーを
研磨パッド21とウェハー22との間に供給するスラリ
ー供給配管25と、を備えている。
したように、銅膜14が形成されており、この銅膜14
が研磨パッド21に接するように、ウェハー22がキャ
リア23によって支持される。この状態において、定盤
20及びキャリア23がそれぞれ回転することにより、
研磨パッド21及びウェハー22が相互に接触した状態
で回転し、銅膜14に対してCMPが施される。
膜14に作用する機械的な力を抑制することができ、密
着力の弱い銅膜14のバリアメタル膜43との界面から
のはがれ、スクラッチなどの問題を解決することができ
る。
ル膜13として厚さ500オングストロームのTiN膜
を用いたが、TiN膜に代えて、TiW、Ta、TaN
膜のいずれをも用いることができる。また、その膜厚も
1000オングストローム以下であれば同様な効果を得
ることができる。
成膜方法としては、シード層についてはスパッタ法、埋
め込み膜についてはメッキ法を用いたが、成膜方法は、
メッキ法、CVD法、スパッタ法のいずれかであればよ
い。
水との混合比は3:1〜1:3の範囲であればよい。さ
らに、アルミナ粒子の代わりにシリカ粒子を用いること
もできる。
2を用いたが、荷重は140g/cm2以下であれば、任
意の値に設定することができる。
2を用いたが、裏面荷重は荷重の80%以下であればよ
い。
0.1m/s以下の任意の値を設定することができる。 (第2の実施形態)図3(A)−(D)は、本発明に係
る半導体装置の製造方法の第2の実施形態における各過
程を示す。
板30上に絶縁膜としての二酸化シリコン膜31を形成
した後、二酸化シリコン膜31の表面を平坦化する。
リソグラフィー及びエッチングにより、二酸化シリコン
膜31に複数の配線形成用の溝22を形成する。各溝3
2の深さは5000オングストロームである。
処理を施した後、図3(C)に示すように、二酸化シリ
コン膜31上に銅膜34を堆積させ、溝32を銅膜34
で埋め込む。銅膜34の堆積は、先ず、銅膜のシード層
をスパッタ法で11000オングストロームの厚さで形
成し、その後、直ちに、メッキ法により8000オング
ストロームの銅膜を成膜することにより、行われる。
図3(D)に示すように、各溝32の内部にのみ、銅膜
34を残し、ダマシン配線を形成する。
と酸化剤としての過酸化水素水とを混合比1:1で調合
及び攪拌することにより得たスラリーを用いる。
た装置を用いて行われる。
合と同様に、CMPに起因して銅膜34に作用する機械
的な力を抑制することができるので、密着力の弱い銅膜
34の二酸化シリコン膜31との界面からのはがれ、ス
クラッチなどの問題を解決することができる。
施形態において形成したバリアメタル膜13を形成する
必要がないので、第1の実施形態よりも工程数を削減す
ることができる。
場合と同様に、銅膜34の成膜方法はメッキ法、CVD
法、スパッタ法の何れをも用いることができる。
水との混合比は3:1〜1:3の範囲であればよい。
g/cm2以下であればよく、裏面荷重は荷重の80%
以下であればよい。また、ウェハー中央における線速度
は0.1m/s以下であればよい。
ハー中央における線速度や研磨荷重を上記のような範囲
内の値に制御することによって、CMPに起因して銅膜
に作用する機械的な力を抑制することができ、密着力の
弱い銅膜の界面からのはがれを防止することができる。
施形態の各工程を示す断面図である。
のための装置を示す斜視図である。
施形態の各工程を示す断面図である。
面図である。
面図である。
Claims (10)
- 【請求項1】 定盤上に固定された研磨パッド上にウェ
ハーを置き、該ウェハーの表面に形成された金属配線に
化学的機械的研磨を施し、ダマシン配線を形成する過程
を含む半導体装置の製造方法において、 下地酸化膜に溝を形成する溝形成過程と、 前記溝の内面をバリア膜で覆うバリア膜形成過程と、 銅膜で前記溝を埋め込む銅成膜過程と、 無機スラリーを用い、研磨荷重が140g/cm2以
下、ウェハー中心点における線速度が0.1m/s以下
の研磨条件の下に、前記銅膜を研磨する研磨過程と、 を備えることを半導体装置の製造方法。 - 【請求項2】 定盤上に固定された研磨パッド上にウェ
ハーを置き、該ウェハーの表面に形成された金属配線に
化学的機械的研磨を施し、ダマシン配線を形成する過程
を含む半導体装置の製造方法において、 下地酸化膜に溝を形成する溝形成過程と、 銅膜で前記溝を埋め込む銅成膜過程と、 無機スラリーを用い、研磨荷重が140g/cm2以
下、ウェハー中心点における線速度が0.1m/s以下
の研磨条件の下に、前記銅膜を研磨する研磨過程と、 を備えることを半導体装置の製造方法。 - 【請求項3】 前記溝形成過程後であって前記銅成膜過
程前に、前記下地酸化膜をプラズマ処理する過程を含む
ことを特徴とする請求項2に記載の半導体装置の製造方
法。 - 【請求項4】 裏面荷重は前記研磨荷重の80%以下に
設定されていることを特徴とする請求項1乃至3の何れ
か一項に記載の半導体装置の製造方法。 - 【請求項5】 前記銅成膜過程は、第一の厚さを有する
銅のシード層を形成する過程と、前記第一の厚さよりも
大きい第二の厚さを有する銅膜を成膜する過程と、から
なるものであることを特徴とする請求項1乃至4の何れ
か一項に記載の半導体装置の製造方法。 - 【請求項6】 前記シード層及び前記銅膜はメッキ法、
CVD法又はスパッタ法の何れかにより形成されるもの
であることを特徴とする請求項5に記載の半導体装置の
製造方法。 - 【請求項7】 前記バリア膜は、TiN、TiW、Ta
又はTaN膜の何れか一つであることを特徴とする請求
項1、4、5及び6の何れか一項に記載の半導体装置の
製造方法。 - 【請求項8】 前記バリア膜の膜厚は1000オングス
トローム以下であることを特徴とする請求項7に記載の
半導体装置の製造方法。 - 【請求項9】 前記無機スラリーは、アルミナ粒子又は
シリカ粒子の縣濁液と過酸化水素水との混合物からなる
ものであることを特徴とする請求項1乃至8の何れか一
項に記載の半導体装置の製造方法。 - 【請求項10】 前記アルミナ粒子又はシリカ粒子の縣
濁液と前記過酸化水素水との混合比は3:1乃至1:3
の範囲内にあることを特徴とする請求項9に記載の半導
体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29053998A JP3144635B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
KR1019990043971A KR100359070B1 (ko) | 1998-10-13 | 1999-10-12 | 반도체 장치 제조방법 |
US09/415,922 US6100197A (en) | 1998-10-13 | 1999-10-12 | Method of fabricating a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29053998A JP3144635B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000124216A JP2000124216A (ja) | 2000-04-28 |
JP3144635B2 true JP3144635B2 (ja) | 2001-03-12 |
Family
ID=17757343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29053998A Expired - Fee Related JP3144635B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6100197A (ja) |
JP (1) | JP3144635B2 (ja) |
KR (1) | KR100359070B1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6572453B1 (en) * | 1998-09-29 | 2003-06-03 | Applied Materials, Inc. | Multi-fluid polishing process |
JP3141939B2 (ja) * | 1998-11-26 | 2001-03-07 | 日本電気株式会社 | 金属配線形成方法 |
US6551935B1 (en) | 2000-08-31 | 2003-04-22 | Micron Technology, Inc. | Slurry for use in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods |
US7074113B1 (en) | 2000-08-30 | 2006-07-11 | Micron Technology, Inc. | Methods and apparatus for removing conductive material from a microelectronic substrate |
US7160176B2 (en) * | 2000-08-30 | 2007-01-09 | Micron Technology, Inc. | Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate |
US7220166B2 (en) * | 2000-08-30 | 2007-05-22 | Micron Technology, Inc. | Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate |
US7129160B2 (en) * | 2002-08-29 | 2006-10-31 | Micron Technology, Inc. | Method for simultaneously removing multiple conductive materials from microelectronic substrates |
US7134934B2 (en) * | 2000-08-30 | 2006-11-14 | Micron Technology, Inc. | Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium |
US7192335B2 (en) | 2002-08-29 | 2007-03-20 | Micron Technology, Inc. | Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates |
US7112121B2 (en) | 2000-08-30 | 2006-09-26 | Micron Technology, Inc. | Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate |
US7078308B2 (en) * | 2002-08-29 | 2006-07-18 | Micron Technology, Inc. | Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate |
US7153195B2 (en) * | 2000-08-30 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatus for selectively removing conductive material from a microelectronic substrate |
US7094131B2 (en) | 2000-08-30 | 2006-08-22 | Micron Technology, Inc. | Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material |
US6602117B1 (en) | 2000-08-30 | 2003-08-05 | Micron Technology, Inc. | Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods |
US7153410B2 (en) | 2000-08-30 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces |
US6867448B1 (en) | 2000-08-31 | 2005-03-15 | Micron Technology, Inc. | Electro-mechanically polished structure |
KR100396883B1 (ko) * | 2000-11-23 | 2003-09-02 | 삼성전자주식회사 | 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법 |
US6376376B1 (en) | 2001-01-16 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Method to prevent CU dishing during damascene formation |
JP4948715B2 (ja) * | 2001-06-29 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
KR100516887B1 (ko) * | 2002-12-10 | 2005-09-23 | 제일모직주식회사 | 금속배선층 연마용 cmp 슬러리 조성물 |
US7112122B2 (en) * | 2003-09-17 | 2006-09-26 | Micron Technology, Inc. | Methods and apparatus for removing conductive material from a microelectronic substrate |
US7153777B2 (en) | 2004-02-20 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatuses for electrochemical-mechanical polishing |
US7566391B2 (en) * | 2004-09-01 | 2009-07-28 | Micron Technology, Inc. | Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media |
US7291557B2 (en) * | 2004-09-13 | 2007-11-06 | Taiwan Semiconductor Manufacturing Company | Method for forming an interconnection structure for ic metallization |
US8728934B2 (en) | 2011-06-24 | 2014-05-20 | Tessera, Inc. | Systems and methods for producing flat surfaces in interconnect structures |
KR20170032817A (ko) | 2015-09-15 | 2017-03-23 | 삼우주식회사 | 해수 또는 오염물질의 역류방지 수문 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0240917A (ja) * | 1988-08-01 | 1990-02-09 | Nippon Steel Corp | Siウエハの鏡面加工方法 |
US4910155A (en) * | 1988-10-28 | 1990-03-20 | International Business Machines Corporation | Wafer flood polishing |
JP3172008B2 (ja) * | 1993-09-17 | 2001-06-04 | 株式会社東芝 | 半導体装置の製造方法 |
JPH07193034A (ja) * | 1993-03-26 | 1995-07-28 | Toshiba Corp | 研磨方法 |
JP3397501B2 (ja) * | 1994-07-12 | 2003-04-14 | 株式会社東芝 | 研磨剤および研磨方法 |
JPH08139060A (ja) * | 1994-11-04 | 1996-05-31 | Ricoh Co Ltd | 半導体装置の製造方法及び化学的機械研磨装置 |
KR960026633A (ko) * | 1994-12-28 | 1996-07-22 | 김주용 | 금속 배선층간 절연막의 평탄화방법 및 그 장치 |
US5637185A (en) * | 1995-03-30 | 1997-06-10 | Rensselaer Polytechnic Institute | Systems for performing chemical mechanical planarization and process for conducting same |
JP3911643B2 (ja) * | 1995-07-05 | 2007-05-09 | 富士通株式会社 | 埋め込み導電層の形成方法 |
JPH09213699A (ja) * | 1996-02-06 | 1997-08-15 | Tokyo Electron Ltd | 多層配線半導体装置の配線形成方法 |
US5893754A (en) * | 1996-05-21 | 1999-04-13 | Micron Technology, Inc. | Method for chemical-mechanical planarization of stop-on-feature semiconductor wafers |
US5961373A (en) * | 1997-06-16 | 1999-10-05 | Motorola, Inc. | Process for forming a semiconductor device |
US5928962A (en) * | 1998-06-01 | 1999-07-27 | Motorola, Inc. | Process for forming a semiconductor device |
-
1998
- 1998-10-13 JP JP29053998A patent/JP3144635B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-12 KR KR1019990043971A patent/KR100359070B1/ko not_active IP Right Cessation
- 1999-10-12 US US09/415,922 patent/US6100197A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000124216A (ja) | 2000-04-28 |
US6100197A (en) | 2000-08-08 |
KR20000028998A (ko) | 2000-05-25 |
KR100359070B1 (ko) | 2002-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3144635B2 (ja) | 半導体装置の製造方法 | |
US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
US6071809A (en) | Methods for forming high-performing dual-damascene interconnect structures | |
US6436302B1 (en) | Post CU CMP polishing for reduced defects | |
US6656842B2 (en) | Barrier layer buffing after Cu CMP | |
US6184141B1 (en) | Method for multiple phase polishing of a conductive layer in a semidonductor wafer | |
US6924236B2 (en) | Manufacturing method of semiconductor device | |
US20060057945A1 (en) | Chemical mechanical polishing process | |
US8119519B2 (en) | Semiconductor device manufacturing method | |
JP2001230230A (ja) | 欠陥低減のための平坦化された銅のクリーニング | |
US6316364B1 (en) | Polishing method and polishing solution | |
JP2000208516A (ja) | 多層配線構造をもつ半導体装置およびその製造方法。 | |
US20060099807A1 (en) | Methods for fabricating one or more metal damascene structures in a semiconductor wafer | |
JP3356126B2 (ja) | 半導体装置の製造方法及び化学的機械研磨装置 | |
JP2002367996A (ja) | 半導体装置の製造方法 | |
US5780204A (en) | Backside wafer polishing for improved photolithography | |
US6403468B1 (en) | Method for forming embedded metal wiring | |
JP2005026538A (ja) | 半導体集積回路装置の製造方法 | |
US6638868B1 (en) | Method for preventing or reducing anodic Cu corrosion during CMP | |
JPH11186200A (ja) | pH値が低いスラリー混合物を使用する化学・機械ポリッシング方法 | |
JP2007134424A (ja) | 半導体装置の製造方法および半導体装置 | |
KR100642921B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
JP3662699B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2000357675A (ja) | ディッシング及びエロージョンを低減させるための銅cmp方法 | |
JP2001176872A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 13 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |