JP3135590B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JP3135590B2 JP3135590B2 JP03034364A JP3436491A JP3135590B2 JP 3135590 B2 JP3135590 B2 JP 3135590B2 JP 03034364 A JP03034364 A JP 03034364A JP 3436491 A JP3436491 A JP 3436491A JP 3135590 B2 JP3135590 B2 JP 3135590B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- electrode
- collector electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、バイポーラモノリシッ
ク集積回路に応用されるダーリントン回路に関するもの
で、交流信号の伝達回路部に使用するものである。
ク集積回路に応用されるダーリントン回路に関するもの
で、交流信号の伝達回路部に使用するものである。
【0002】
【従来の技術】図6は従来のダーリントン回路の回路図
である。
である。
【0003】図6に示すように、第1のトランジスタの
エミッタ電極は第2のトランジスタのベース電極に接続
され、第1のトランジスタのコレクタ電極は第2のトラ
ンジスタのコレクタ電極に接続されている。これによ
り、実質的にエミッタ接地電流増幅率を大幅に上げるこ
とができ、トランジスタ1個の時に比べベース電流の影
響を大幅に軽減することができる。
エミッタ電極は第2のトランジスタのベース電極に接続
され、第1のトランジスタのコレクタ電極は第2のトラ
ンジスタのコレクタ電極に接続されている。これによ
り、実質的にエミッタ接地電流増幅率を大幅に上げるこ
とができ、トランジスタ1個の時に比べベース電流の影
響を大幅に軽減することができる。
【0004】図6においてQ1,Q2のトランジスタの
エミッタ接地電流増幅率を等しくβNとすると、端子1
をベース,端子2をコレクタ,端子3をエミッタとする
複合トランジスタの等価的なエミッタ接地電流増幅率β
はβ=βN2 +2βNとなる。
エミッタ接地電流増幅率を等しくβNとすると、端子1
をベース,端子2をコレクタ,端子3をエミッタとする
複合トランジスタの等価的なエミッタ接地電流増幅率β
はβ=βN2 +2βNとなる。
【0005】例えば、βN=100とするとβは102
00となり、等価的なコレクタ電流Ic′に対するベー
ス電流IB′はIB′=Ic/β=Ic/10200と
なり実質的に無視できる。このため、このダーリントン
接続された接合トランジスタは、種々の回路に広く応用
されている。図7は、図6の複号トランジスタ回路をベ
ース接地の電流・電圧変換回路に応用した例を示す回路
図である。
00となり、等価的なコレクタ電流Ic′に対するベー
ス電流IB′はIB′=Ic/β=Ic/10200と
なり実質的に無視できる。このため、このダーリントン
接続された接合トランジスタは、種々の回路に広く応用
されている。図7は、図6の複号トランジスタ回路をベ
ース接地の電流・電圧変換回路に応用した例を示す回路
図である。
【0006】図7に示すように、トランジスタQ2のエ
ミッタ電極(端子3)から入力された電流信号Iin
は、端子2に接続された負荷抵抗素子RLにおいて電圧
信号に変換され出力される。
ミッタ電極(端子3)から入力された電流信号Iin
は、端子2に接続された負荷抵抗素子RLにおいて電圧
信号に変換され出力される。
【0007】図7において、最大出力電圧をVo(MA
X)、電源電圧をVcc、複合トランジスタのベースバ
イアス電圧源の電圧をVBとし、トランジスタQ1及び
Q2のベースエミッタ間電圧をそれぞれVBE1,VB
E2、トランジスタQ1及びQ2のコレクタエミッタ間
飽和電圧をそれぞれVCE(sat)1,VCE(sa
t)2とする。この場合、最大出力電圧Vo(MAX)
は、Vo(MAX)=Vcc−(VB−VBE1+VC
E(sat)1)(Vp−p)となる。一方、図8に示
す回路は、図7に示す回路における最大出力電圧Vo
(MAX)を改善したものである。図8は、トランジス
タQ1のコレクタ電極に直接電源電圧Vccが供給され
る点が図7に示す回路と相違する回路である。
X)、電源電圧をVcc、複合トランジスタのベースバ
イアス電圧源の電圧をVBとし、トランジスタQ1及び
Q2のベースエミッタ間電圧をそれぞれVBE1,VB
E2、トランジスタQ1及びQ2のコレクタエミッタ間
飽和電圧をそれぞれVCE(sat)1,VCE(sa
t)2とする。この場合、最大出力電圧Vo(MAX)
は、Vo(MAX)=Vcc−(VB−VBE1+VC
E(sat)1)(Vp−p)となる。一方、図8に示
す回路は、図7に示す回路における最大出力電圧Vo
(MAX)を改善したものである。図8は、トランジス
タQ1のコレクタ電極に直接電源電圧Vccが供給され
る点が図7に示す回路と相違する回路である。
【0008】この回路の最大出力Vo(MAX)′は、
Vo(MAX)′=Vcc−(VB−VBE1−VBE
2+VCE(sat)2)(Vp−p)となる。例え
ば、Vcc=5V,VB=2V,VBE1=VBE2=
0.7V,VCE(sat)1=VCE(sat)2=
0.1Vとすると、図7に示す回路における最大出力電
圧Vo(MAX)=3.6Vp−p、図8に示す回路に
おける最大出力電圧Vo(MAX)′=4.3Vp−p
となる。よって、上記Vo(MAX)と上記Vo(MA
X)′を比較すると、上記Vo(MAX)′が0.7V
増加しており、図8に示す回路における最大出力が改善
されていることがわかる。
Vo(MAX)′=Vcc−(VB−VBE1−VBE
2+VCE(sat)2)(Vp−p)となる。例え
ば、Vcc=5V,VB=2V,VBE1=VBE2=
0.7V,VCE(sat)1=VCE(sat)2=
0.1Vとすると、図7に示す回路における最大出力電
圧Vo(MAX)=3.6Vp−p、図8に示す回路に
おける最大出力電圧Vo(MAX)′=4.3Vp−p
となる。よって、上記Vo(MAX)と上記Vo(MA
X)′を比較すると、上記Vo(MAX)′が0.7V
増加しており、図8に示す回路における最大出力が改善
されていることがわかる。
【0009】ただし、図8に示す回路によれば、トラン
ジスタQ2のベース電流分がトランジスタQ1により出
力負荷抵抗素子RLに流されずVccにバイパスされ
る。この為に、入力電流Iinに対し出力電流Iout
は、ほぼトランジスタQ2のベース電流分だけ誤差が生
じることになり、出力電圧歪等の原因となる。
ジスタQ2のベース電流分がトランジスタQ1により出
力負荷抵抗素子RLに流されずVccにバイパスされ
る。この為に、入力電流Iinに対し出力電流Iout
は、ほぼトランジスタQ2のベース電流分だけ誤差が生
じることになり、出力電圧歪等の原因となる。
【0010】一方、図7に示す回路においてはトランジ
スタQ2のベース電流をトランジスタQ1を介して、そ
のほとんどの電流を出力抵抗素子RLに流すので、Io
utはIinとほぼ等しくなり、出力電圧歪等はほとん
ど生じない。
スタQ2のベース電流をトランジスタQ1を介して、そ
のほとんどの電流を出力抵抗素子RLに流すので、Io
utはIinとほぼ等しくなり、出力電圧歪等はほとん
ど生じない。
【0011】
【発明が解決しようとする課題】前述のように、従来の
ダーリントン回路では、出力電圧信号の歪が発生、又は
最大出力電圧が制限される(最大出力電圧が低下する)
という問題の少なくとも一方が発生していた。本発明
は、上記実情に鑑みてなされたもので、上記電圧歪の発
生と最大出力電圧が制限されるという問題の解決を目的
とするものである。
ダーリントン回路では、出力電圧信号の歪が発生、又は
最大出力電圧が制限される(最大出力電圧が低下する)
という問題の少なくとも一方が発生していた。本発明
は、上記実情に鑑みてなされたもので、上記電圧歪の発
生と最大出力電圧が制限されるという問題の解決を目的
とするものである。
【0012】
【課題を解決するための手段】本発明のトランジスタ回
路は、入力端子と出力端子を備える第1の電流折り返し
回路と、前記第1の電流折り返し回路の入力端子にコレ
クタ電極が接続される第1のトランジスタと、前記第1
のトランジスタのエミッタ電極にベース電極が接続され
た前記第1のトランジスタと同極性の第2のトランジス
タと、前記第1の電流折り返し回路の出力端子に接続さ
れた入力端子と第2のトランジスタのコレクタに接続さ
れた出力端子を備えた第2の電流折り返し回路とを具備
することを特徴とする。
路は、入力端子と出力端子を備える第1の電流折り返し
回路と、前記第1の電流折り返し回路の入力端子にコレ
クタ電極が接続される第1のトランジスタと、前記第1
のトランジスタのエミッタ電極にベース電極が接続され
た前記第1のトランジスタと同極性の第2のトランジス
タと、前記第1の電流折り返し回路の出力端子に接続さ
れた入力端子と第2のトランジスタのコレクタに接続さ
れた出力端子を備えた第2の電流折り返し回路とを具備
することを特徴とする。
【0013】
【作用】上記構成において、第1の電流折り返し回路の
入力端、第1トランジスタのコレクタ電極及びエミッタ
電極、第2のトランジスタのベース電極を流れる電流は
実質的に等しい。また、第1の電流折り返し回路と第2
の折り返し回路の入出力電流比を適当に設定することに
より、第2の電流折り返し回路の出力端子に流れる電流
と第2のトランジスタのベース電極に流れる電流がほぼ
実質的に等しくなる。よって第2のトランジスタのコレ
クタ電極とエミッタ電極に実質的に等しい電流が流れ
る。
入力端、第1トランジスタのコレクタ電極及びエミッタ
電極、第2のトランジスタのベース電極を流れる電流は
実質的に等しい。また、第1の電流折り返し回路と第2
の折り返し回路の入出力電流比を適当に設定することに
より、第2の電流折り返し回路の出力端子に流れる電流
と第2のトランジスタのベース電極に流れる電流がほぼ
実質的に等しくなる。よって第2のトランジスタのコレ
クタ電極とエミッタ電極に実質的に等しい電流が流れ
る。
【0014】この結果、第2トランジスタのベース電流
の影響が軽減され、電圧歪の問題が回避され、第トラン
ジスタのコレクタ電極に接続される負荷回路の出力特性
が改善される。
の影響が軽減され、電圧歪の問題が回避され、第トラン
ジスタのコレクタ電極に接続される負荷回路の出力特性
が改善される。
【0015】
【実施例】以下、図面を参照にして本発明の第1実施例
を説明する。図1は、本発明の実施例に係るトランジス
タ回路の回路図である。
を説明する。図1は、本発明の実施例に係るトランジス
タ回路の回路図である。
【0016】図1に示すトランジスタ回路は、ダーリン
トン回路を構成するトランジスタQ1,Q2と、電流折
り返し回路(以下、カレントミラー回路という)CM
1,CM2から構成される。
トン回路を構成するトランジスタQ1,Q2と、電流折
り返し回路(以下、カレントミラー回路という)CM
1,CM2から構成される。
【0017】トランジスタQ1のコレクタ電極はカレン
トミラー回路CM1の入力端子IN1に接続され、エミ
ッタ電極はトランジスタQ2のベース電極に接続され、
ベース電極にはバイアス電圧VBが供給されている。
トミラー回路CM1の入力端子IN1に接続され、エミ
ッタ電極はトランジスタQ2のベース電極に接続され、
ベース電極にはバイアス電圧VBが供給されている。
【0018】上記カレントミラー回路CM1はトランジ
スタQ3及びQ4から構成されている。上記カレントミ
ラー回路CM1は、入力端子IN1と出力端子OUTI
を備えている。
スタQ3及びQ4から構成されている。上記カレントミ
ラー回路CM1は、入力端子IN1と出力端子OUTI
を備えている。
【0019】上記トランジスタQ3のコレクタ電極は入
力端子IN1に接続されており、エミッタ電極には電源
電圧Vccが供給されている。また、トランジスタQ3
のベース電極はトランジスタQ4のベース電極及び入力
端子IN1に接続されている。トランジスタQ4のコレ
クタ電極は出力端子OUT1に接続され、エミッタ電極
には電源電圧Vccが供給されている。
力端子IN1に接続されており、エミッタ電極には電源
電圧Vccが供給されている。また、トランジスタQ3
のベース電極はトランジスタQ4のベース電極及び入力
端子IN1に接続されている。トランジスタQ4のコレ
クタ電極は出力端子OUT1に接続され、エミッタ電極
には電源電圧Vccが供給されている。
【0020】トランジスタQ2のコレクタ電極はカレン
トミラー回路CM2の出力端OUT2及び端子2に接続
されている。トランジスタQ2のエミッタ電極は端子3
に接続されている。
トミラー回路CM2の出力端OUT2及び端子2に接続
されている。トランジスタQ2のエミッタ電極は端子3
に接続されている。
【0021】上記カレントミラー回路CM2は、トラン
ジスタQ5及びQ6から構成されている。トランジスタ
Q5のコレクタ電極は入力端子IN2に接続されてい
る。トランジスタQ5のエミッタ電極は接地されてい
る。トランジスタQ5のベース電極は、トランジスタQ
6のベース電極及び入力端子IN2に接続されている。
トランジスタQ6のエミッタ電極は、接地されている。
図1に示す回路は、図6に示した従来例と同様に、端子
1をベース、端子2をコレクタ、端子3をエミッタとす
る複合トランジスタである。
ジスタQ5及びQ6から構成されている。トランジスタ
Q5のコレクタ電極は入力端子IN2に接続されてい
る。トランジスタQ5のエミッタ電極は接地されてい
る。トランジスタQ5のベース電極は、トランジスタQ
6のベース電極及び入力端子IN2に接続されている。
トランジスタQ6のエミッタ電極は、接地されている。
図1に示す回路は、図6に示した従来例と同様に、端子
1をベース、端子2をコレクタ、端子3をエミッタとす
る複合トランジスタである。
【0022】図1に示すカレントミラー回路CM1,C
M2の電流伝達比を1とすると、従来技術と同様に複合
トランジスタのエミッタ接地電流増幅率:βは、β=β
N2 +2βN(但しQ1,Q2のエミッタ接地電流増幅
率は等しくβNとする)と示される。図2は、図1に示
すトランジスタ回路の応用例を示したものである。
M2の電流伝達比を1とすると、従来技術と同様に複合
トランジスタのエミッタ接地電流増幅率:βは、β=β
N2 +2βN(但しQ1,Q2のエミッタ接地電流増幅
率は等しくβNとする)と示される。図2は、図1に示
すトランジスタ回路の応用例を示したものである。
【0023】端子1は、バイアス電圧源に接続されてい
る。端子2は、出力端子OUTと出力負荷抵抗素子RL
の一端が接続されている。また、出力負荷抵抗素子RL
の他端には、電源電圧Vccが供給されている。端子3
には、電流信号が供給されている。また、電流信号源の
他端は接地されている。次に、図2に示すトランジスタ
回路の動作について説明する。図2において信号電流I
inは、第2トランジスタQ2のベース電流Ibとコレ
クタ電流Icの和(Iin=Ib+Ic)である。
る。端子2は、出力端子OUTと出力負荷抵抗素子RL
の一端が接続されている。また、出力負荷抵抗素子RL
の他端には、電源電圧Vccが供給されている。端子3
には、電流信号が供給されている。また、電流信号源の
他端は接地されている。次に、図2に示すトランジスタ
回路の動作について説明する。図2において信号電流I
inは、第2トランジスタQ2のベース電流Ibとコレ
クタ電流Icの和(Iin=Ib+Ic)である。
【0024】第1のトランジスタQ1のベース電流は小
さいので、無視すると、カレントミラー回路CM1の入
力端IN1から第1トランジスタQ1のコレクタ電極に
電流が流れる。また、トランジスタQ1のエミッタ電極
から第2トランジスタのベース電極に流れる電流はほぼ
Ibとなる。
さいので、無視すると、カレントミラー回路CM1の入
力端IN1から第1トランジスタQ1のコレクタ電極に
電流が流れる。また、トランジスタQ1のエミッタ電極
から第2トランジスタのベース電極に流れる電流はほぼ
Ibとなる。
【0025】この結果、カレントミラー回路CM1の出
力端OUT1から、カレントミラー回路CM2の入力端
IN2にも電流Ibが流れる。これにより、端子2から
カレントミラー回路CM2の出力端にも、等価的な電流
Ibが流れる。端子2に流れる電流をIoutとする
と、Ic=Iout−Ibとなる。
力端OUT1から、カレントミラー回路CM2の入力端
IN2にも電流Ibが流れる。これにより、端子2から
カレントミラー回路CM2の出力端にも、等価的な電流
Ibが流れる。端子2に流れる電流をIoutとする
と、Ic=Iout−Ibとなる。
【0026】前述の式にIin=Ic+Ibを代入する
と、Iin=Iout−Ib+Ib=Ioutとなる。
この式から明らかなように端子2に流れる電流Iout
と電流Iinは実質的に等しくなる。即ち、電流信号I
inが電圧信号に変換され、出力端子OUTに電流信号
Ioutが出力される。
と、Iin=Iout−Ib+Ib=Ioutとなる。
この式から明らかなように端子2に流れる電流Iout
と電流Iinは実質的に等しくなる。即ち、電流信号I
inが電圧信号に変換され、出力端子OUTに電流信号
Ioutが出力される。
【0027】上述のように図2ではカレントミラー回路
CM1,CM2を設けることにより、トランジスタQ2
のエミッタ電極に入力される電流信号Iinと等価的な
電流信号Ioutが、出力負荷抵抗素子RLに出力され
る。この結果、入力電流と出力電流の誤差はほとんど生
じることなく、従って出力電圧の電圧歪は図8に示す従
来例に対して大幅に改善される。
CM1,CM2を設けることにより、トランジスタQ2
のエミッタ電極に入力される電流信号Iinと等価的な
電流信号Ioutが、出力負荷抵抗素子RLに出力され
る。この結果、入力電流と出力電流の誤差はほとんど生
じることなく、従って出力電圧の電圧歪は図8に示す従
来例に対して大幅に改善される。
【0028】また、Q1,Q2のベースエミッタ間電圧
をそれぞれVBE1,VBE2、コレクタエミッタ間飽
和電圧をそれぞれVCE(sat)1,VCE(sa
t)2とすると、最大出力電圧Vo(MAX)″=Vc
c−(VB−VBE1−VBE2+VCE(sat)
2)(Vp−p)となる。例えば、Vcc=5V,VB
=2V,VBE1=VBE2=0.7V,VCE(sa
t)1=VCE(sat)2=0.1Vとすると、Vo
(MAX)″=4.3Vp−pとなり、図7に示す従来
の応用例よりも最大出力電圧が0.7V改善される。
尚、本発明は上記実施例に限定されず、種々の変更が可
能である。
をそれぞれVBE1,VBE2、コレクタエミッタ間飽
和電圧をそれぞれVCE(sat)1,VCE(sa
t)2とすると、最大出力電圧Vo(MAX)″=Vc
c−(VB−VBE1−VBE2+VCE(sat)
2)(Vp−p)となる。例えば、Vcc=5V,VB
=2V,VBE1=VBE2=0.7V,VCE(sa
t)1=VCE(sat)2=0.1Vとすると、Vo
(MAX)″=4.3Vp−pとなり、図7に示す従来
の応用例よりも最大出力電圧が0.7V改善される。
尚、本発明は上記実施例に限定されず、種々の変更が可
能である。
【0029】例えば、上記実施例では、1種類のカレン
トミラー回路を用いたが、図3,図4に示すような他の
タイプのカレントミラー回路を用いてもよい。尚、違う
タイプのカレントミラー回路を組み合わせて、使用して
もよい。
トミラー回路を用いたが、図3,図4に示すような他の
タイプのカレントミラー回路を用いてもよい。尚、違う
タイプのカレントミラー回路を組み合わせて、使用して
もよい。
【0030】また、本実施例では、ダーリントン回路と
してNPN型トランジスタを2個組み合わせたが、図5
に示すようにPNP型トランジスタを2個組み合わせて
も良い。
してNPN型トランジスタを2個組み合わせたが、図5
に示すようにPNP型トランジスタを2個組み合わせて
も良い。
【0031】また、上記実施例では、カレントミラー回
路CM1,CM2の電流伝達比を1(1:1)とした
が、“1”以外の電流伝達比を用いてもよい。例えば、
カレントミラー回路CM1,CM2の電流伝達比を
(1:N),(N:1)としても良い。
路CM1,CM2の電流伝達比を1(1:1)とした
が、“1”以外の電流伝達比を用いてもよい。例えば、
カレントミラー回路CM1,CM2の電流伝達比を
(1:N),(N:1)としても良い。
【0032】
【発明の効果】本願発明の構成により、ベース電流の影
響を実質的になくし第2トランジスタ(出力トランジス
タ)のコレクタ電極に接続される負荷回路の出力特性を
改善することができる。また、従来のダーリントン回路
よりも使用範囲を広げることができる。
響を実質的になくし第2トランジスタ(出力トランジス
タ)のコレクタ電極に接続される負荷回路の出力特性を
改善することができる。また、従来のダーリントン回路
よりも使用範囲を広げることができる。
【図1】本発明の実施例に係るダーリントン回路の回路
図である。
図である。
【図2】本発明の実施例に係るダーリントン回路の応用
例を示す回路図である。
例を示す回路図である。
【図3】電流折り返し回路の他の例を示す回路図であ
る。
る。
【図4】更に、電流折り返し回路の他の例を示す回路図
である。
である。
【図5】PNP型のトランジスタを組み合わせたダーリ
ントン回路を示す回路図である。
ントン回路を示す回路図である。
【図6】従来のダーリントン回路を示す回路図である。
【図7】従来のダーリントン回路の応用例を示す回路図
である。
である。
【図8】図7に示す回路の最大出力電圧を改善した回路
を示す回路図である。
を示す回路図である。
1,2,3…端子、CM1,CM2…カレントミラー回
路、Q1乃至Q6…トランジスタ、IN1,IN2…入
力端子、OUT,OUT1,OUT2…出力端子、Ii
n…入力信号、VB…バイアス電圧源、Vcc…電源電
圧、RL…出力負荷抵抗素子。
路、Q1乃至Q6…トランジスタ、IN1,IN2…入
力端子、OUT,OUT1,OUT2…出力端子、Ii
n…入力信号、VB…バイアス電圧源、Vcc…電源電
圧、RL…出力負荷抵抗素子。
Claims (7)
- 【請求項1】 入力端子と出力端子を備える第1の電流
折り返し回路と、前記第1の電流折り返し回路の入力端
子にコレクタ電極が接続される第1のトランジスタと、
前記第1のトランジスタのエミッタ電極にベース電極が
接続された前記第1のトランジスタと同極性の第2のト
ランジスタと、前記第1の電流折り返し回路の出力端子
に接続された入力端子と第2のトランジスタのコレクタ
に接続された出力端子を備えた第2の電流折り返し回路
とを具備することを特徴とするトランジスタ回路。 - 【請求項2】 さらに、前記第2のトランジスタは、一
端に所定電位が印加された抵抗の他端に接続されたコレ
クタ電極と、入力信号が供給されるエミッタ電極を具備
することを特徴とする請求項1記載のトランジスタ回
路。 - 【請求項3】 前記第1及び第2の電流折り返し回路の
少なくとも一方は、所定電位が供給されるエミッタ電極
と前記電流折り返し回路の入力端に接続されるコレクタ
電極と前記コレクタ電極に接続されたベース電極を有す
る第3トランジスタと、所定電位が供給されるエミッタ
電極と前記電流折り返し回路の出力端に接続されるコレ
クタ電極と前記第3トランジスタのベース電極及びその
コレクタ電極に接続されたベース電極とを有する第4ト
ランジスタとを具備する請求項1記載のトランジスタ回
路。 - 【請求項4】 前記第1及び第2の電流折り返し回路の
少なくとも一方は、所定電位が供給されるエミッタ電極
と前記電流折り返し回路の入力端に接続されたコレクタ
電極を有する第3トランジスタと、所定電位が供給され
るエミッタ電極と前記電流折り返し回路の出力端に接続
されたコレクタ電極と第3トランジスタのベース電極に
接続されたベース電極を有する手段を有する第4トラン
ジスタと、前記第3及び前記第4トランジスタのベース
電極に接続されたエミッタ電極と前記第3トランジスタ
のコレクタ電極及び前記電流折り返し回路の入力端に接
続されたベース電極を有する第5トランジスタを具備す
ることを特徴とする請求項1記載のトランジスタ回路。 - 【請求項5】 前記第1及び第2の電流折り返し回路の
少なくとも一方は、所定電位が供給されるエミッタ電極
と前記電流折り返し回路の入力端に接続されたコレクタ
電極を有する第3トランジスタと、所定電位が供給され
るエミッタ電極と第3トランジスタのベース電極が接続
されたベース電極を有する第4トランジスタと、前記第
3トランジスタのコレクタ電極及び前記電流折り返し回
路の入力端に接続されたベース電極と前記第4トランジ
スタのコレクタ電極及び第3及び第4トランジスタのベ
ース電極に接続されたエミッタ電極と前記電流折り返し
回路の出力端子が接続されたコレクタ電極を有する第5
トランジスタを具備することを特徴とする請求項1記載
のトランジスタ回路。 - 【請求項6】 さらに、前記第1のトランジスタのベー
ス電極に所定電位を供給する手段を具備することを特徴
とする請求項1記載のトランジスタ回路。 - 【請求項7】 第1トランジスタと第1トランジスタの
エミッタ電極にベース電極が接続された第2トランジス
タを備える増幅回路と、電流折り返し回路から構成さ
れ、前記第1トランジスタのコレクタ電極と前記第2ト
ランジスタのコレクタ電極に接続され、前記第2トラン
ジスタのコレクタ電極と前記第2トランジスタのエミッ
タ電極に流れる電流を実質的に等しくするように、前記
第1トランジスタのコレクタ電極に流れる電流値と実質
的に同一の電流を前記第2トランジスタのコレクタ電極
に供給する回路を具備することを特徴とするトランジス
タ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03034364A JP3135590B2 (ja) | 1991-02-28 | 1991-02-28 | トランジスタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03034364A JP3135590B2 (ja) | 1991-02-28 | 1991-02-28 | トランジスタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04273606A JPH04273606A (ja) | 1992-09-29 |
JP3135590B2 true JP3135590B2 (ja) | 2001-02-19 |
Family
ID=12412112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03034364A Expired - Fee Related JP3135590B2 (ja) | 1991-02-28 | 1991-02-28 | トランジスタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3135590B2 (ja) |
-
1991
- 1991-02-28 JP JP03034364A patent/JP3135590B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04273606A (ja) | 1992-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4591804A (en) | Cascode current-source arrangement having dual current paths | |
JP2953383B2 (ja) | 電圧電流変換回路 | |
JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
US5162751A (en) | Amplifier arrangement | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPH06196945A (ja) | 差動増幅回路 | |
JP3135590B2 (ja) | トランジスタ回路 | |
JPH0626287B2 (ja) | 増幅装置 | |
US4524330A (en) | Bipolar circuit for amplifying differential signal | |
US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
US4573019A (en) | Current mirror circuit | |
US6339319B1 (en) | Cascoded current mirror circuit | |
US3989997A (en) | Absolute-value circuit | |
US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
JPH03744Y2 (ja) | ||
JP2613944B2 (ja) | 電流ミラー回路 | |
JP2557552B2 (ja) | ピーククリップ回路 | |
JP2703953B2 (ja) | 電流増幅回路 | |
JPS6224973Y2 (ja) | ||
JPH0332096Y2 (ja) | ||
JP3294355B2 (ja) | 電流源回路 | |
JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
JP2848330B2 (ja) | カレントミラー回路 | |
JPH0326670Y2 (ja) | ||
JPH04208709A (ja) | 電圧比較用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |