JP3135590B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JP3135590B2 JP3135590B2 JP03034364A JP3436491A JP3135590B2 JP 3135590 B2 JP3135590 B2 JP 3135590B2 JP 03034364 A JP03034364 A JP 03034364A JP 3436491 A JP3436491 A JP 3436491A JP 3135590 B2 JP3135590 B2 JP 3135590B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- electrode
- collector electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラモノリシッ
ク集積回路に応用されるダーリントン回路に関するもの
で、交流信号の伝達回路部に使用するものである。
ク集積回路に応用されるダーリントン回路に関するもの
で、交流信号の伝達回路部に使用するものである。
【０００２】
【従来の技術】図６は従来のダーリントン回路の回路図
である。
である。
【０００３】図６に示すように、第１のトランジスタの
エミッタ電極は第２のトランジスタのベース電極に接続
され、第１のトランジスタのコレクタ電極は第２のトラ
ンジスタのコレクタ電極に接続されている。これによ
り、実質的にエミッタ接地電流増幅率を大幅に上げるこ
とができ、トランジスタ１個の時に比べベース電流の影
響を大幅に軽減することができる。
エミッタ電極は第２のトランジスタのベース電極に接続
され、第１のトランジスタのコレクタ電極は第２のトラ
ンジスタのコレクタ電極に接続されている。これによ
り、実質的にエミッタ接地電流増幅率を大幅に上げるこ
とができ、トランジスタ１個の時に比べベース電流の影
響を大幅に軽減することができる。
【０００４】図６においてＱ１，Ｑ２のトランジスタの
エミッタ接地電流増幅率を等しくβＮとすると、端子１
をベース，端子２をコレクタ，端子３をエミッタとする
複合トランジスタの等価的なエミッタ接地電流増幅率β
はβ＝βＮ2 ＋２βＮとなる。
エミッタ接地電流増幅率を等しくβＮとすると、端子１
をベース，端子２をコレクタ，端子３をエミッタとする
複合トランジスタの等価的なエミッタ接地電流増幅率β
はβ＝βＮ2 ＋２βＮとなる。
【０００５】例えば、βＮ＝１００とするとβは１０２
００となり、等価的なコレクタ電流Ｉｃ′に対するベー
ス電流ＩＢ′はＩＢ′＝Ｉｃ／β＝Ｉｃ／１０２００と
なり実質的に無視できる。このため、このダーリントン
接続された接合トランジスタは、種々の回路に広く応用
されている。図７は、図６の複号トランジスタ回路をベ
ース接地の電流・電圧変換回路に応用した例を示す回路
図である。
００となり、等価的なコレクタ電流Ｉｃ′に対するベー
ス電流ＩＢ′はＩＢ′＝Ｉｃ／β＝Ｉｃ／１０２００と
なり実質的に無視できる。このため、このダーリントン
接続された接合トランジスタは、種々の回路に広く応用
されている。図７は、図６の複号トランジスタ回路をベ
ース接地の電流・電圧変換回路に応用した例を示す回路
図である。
【０００６】図７に示すように、トランジスタＱ２のエ
ミッタ電極（端子３）から入力された電流信号Ｉｉｎ
は、端子２に接続された負荷抵抗素子ＲＬにおいて電圧
信号に変換され出力される。
ミッタ電極（端子３）から入力された電流信号Ｉｉｎ
は、端子２に接続された負荷抵抗素子ＲＬにおいて電圧
信号に変換され出力される。
【０００７】図７において、最大出力電圧をＶｏ（ＭＡ
Ｘ）、電源電圧をＶｃｃ、複合トランジスタのベースバ
イアス電圧源の電圧をＶＢとし、トランジスタＱ１及び
Ｑ２のベースエミッタ間電圧をそれぞれＶＢＥ１，ＶＢ
Ｅ２、トランジスタＱ１及びＱ２のコレクタエミッタ間
飽和電圧をそれぞれＶＣＥ（ｓａｔ）１，ＶＣＥ（ｓａ
ｔ）２とする。この場合、最大出力電圧Ｖｏ（ＭＡＸ）
は、Ｖｏ（ＭＡＸ）＝Ｖｃｃ−（ＶＢ−ＶＢＥ１＋ＶＣ
Ｅ（ｓａｔ）１）（Ｖｐ−ｐ）となる。一方、図８に示
す回路は、図７に示す回路における最大出力電圧Ｖｏ
（ＭＡＸ）を改善したものである。図８は、トランジス
タＱ１のコレクタ電極に直接電源電圧Ｖｃｃが供給され
る点が図７に示す回路と相違する回路である。
Ｘ）、電源電圧をＶｃｃ、複合トランジスタのベースバ
イアス電圧源の電圧をＶＢとし、トランジスタＱ１及び
Ｑ２のベースエミッタ間電圧をそれぞれＶＢＥ１，ＶＢ
Ｅ２、トランジスタＱ１及びＱ２のコレクタエミッタ間
飽和電圧をそれぞれＶＣＥ（ｓａｔ）１，ＶＣＥ（ｓａ
ｔ）２とする。この場合、最大出力電圧Ｖｏ（ＭＡＸ）
は、Ｖｏ（ＭＡＸ）＝Ｖｃｃ−（ＶＢ−ＶＢＥ１＋ＶＣ
Ｅ（ｓａｔ）１）（Ｖｐ−ｐ）となる。一方、図８に示
す回路は、図７に示す回路における最大出力電圧Ｖｏ
（ＭＡＸ）を改善したものである。図８は、トランジス
タＱ１のコレクタ電極に直接電源電圧Ｖｃｃが供給され
る点が図７に示す回路と相違する回路である。
【０００８】この回路の最大出力Ｖｏ（ＭＡＸ）′は、
Ｖｏ（ＭＡＸ）′＝Ｖｃｃ−（ＶＢ−ＶＢＥ１−ＶＢＥ
２＋ＶＣＥ（ｓａｔ）２）（Ｖｐ−ｐ）となる。例え
ば、Ｖｃｃ＝５Ｖ，ＶＢ＝２Ｖ，ＶＢＥ１＝ＶＢＥ２＝
０．７Ｖ，ＶＣＥ（ｓａｔ）１＝ＶＣＥ（ｓａｔ）２＝
０．１Ｖとすると、図７に示す回路における最大出力電
圧Ｖｏ（ＭＡＸ）＝３．６Ｖｐ−ｐ、図８に示す回路に
おける最大出力電圧Ｖｏ（ＭＡＸ）′＝４．３Ｖｐ−ｐ
となる。よって、上記Ｖｏ（ＭＡＸ）と上記Ｖｏ（ＭＡ
Ｘ）′を比較すると、上記Ｖｏ（ＭＡＸ）′が０．７Ｖ
増加しており、図８に示す回路における最大出力が改善
されていることがわかる。
Ｖｏ（ＭＡＸ）′＝Ｖｃｃ−（ＶＢ−ＶＢＥ１−ＶＢＥ
２＋ＶＣＥ（ｓａｔ）２）（Ｖｐ−ｐ）となる。例え
ば、Ｖｃｃ＝５Ｖ，ＶＢ＝２Ｖ，ＶＢＥ１＝ＶＢＥ２＝
０．７Ｖ，ＶＣＥ（ｓａｔ）１＝ＶＣＥ（ｓａｔ）２＝
０．１Ｖとすると、図７に示す回路における最大出力電
圧Ｖｏ（ＭＡＸ）＝３．６Ｖｐ−ｐ、図８に示す回路に
おける最大出力電圧Ｖｏ（ＭＡＸ）′＝４．３Ｖｐ−ｐ
となる。よって、上記Ｖｏ（ＭＡＸ）と上記Ｖｏ（ＭＡ
Ｘ）′を比較すると、上記Ｖｏ（ＭＡＸ）′が０．７Ｖ
増加しており、図８に示す回路における最大出力が改善
されていることがわかる。
【０００９】ただし、図８に示す回路によれば、トラン
ジスタＱ２のベース電流分がトランジスタＱ１により出
力負荷抵抗素子ＲＬに流されずＶｃｃにバイパスされ
る。この為に、入力電流Ｉｉｎに対し出力電流Ｉｏｕｔ
は、ほぼトランジスタＱ２のベース電流分だけ誤差が生
じることになり、出力電圧歪等の原因となる。
ジスタＱ２のベース電流分がトランジスタＱ１により出
力負荷抵抗素子ＲＬに流されずＶｃｃにバイパスされ
る。この為に、入力電流Ｉｉｎに対し出力電流Ｉｏｕｔ
は、ほぼトランジスタＱ２のベース電流分だけ誤差が生
じることになり、出力電圧歪等の原因となる。
【００１０】一方、図７に示す回路においてはトランジ
スタＱ２のベース電流をトランジスタＱ１を介して、そ
のほとんどの電流を出力抵抗素子ＲＬに流すので、Ｉｏ
ｕｔはＩｉｎとほぼ等しくなり、出力電圧歪等はほとん
ど生じない。
スタＱ２のベース電流をトランジスタＱ１を介して、そ
のほとんどの電流を出力抵抗素子ＲＬに流すので、Ｉｏ
ｕｔはＩｉｎとほぼ等しくなり、出力電圧歪等はほとん
ど生じない。
【００１１】
【発明が解決しようとする課題】前述のように、従来の
ダーリントン回路では、出力電圧信号の歪が発生、又は
最大出力電圧が制限される（最大出力電圧が低下する）
という問題の少なくとも一方が発生していた。本発明
は、上記実情に鑑みてなされたもので、上記電圧歪の発
生と最大出力電圧が制限されるという問題の解決を目的
とするものである。
ダーリントン回路では、出力電圧信号の歪が発生、又は
最大出力電圧が制限される（最大出力電圧が低下する）
という問題の少なくとも一方が発生していた。本発明
は、上記実情に鑑みてなされたもので、上記電圧歪の発
生と最大出力電圧が制限されるという問題の解決を目的
とするものである。
【００１２】
【課題を解決するための手段】本発明のトランジスタ回
路は、入力端子と出力端子を備える第１の電流折り返し
回路と、前記第１の電流折り返し回路の入力端子にコレ
クタ電極が接続される第１のトランジスタと、前記第１
のトランジスタのエミッタ電極にベース電極が接続され
た前記第１のトランジスタと同極性の第２のトランジス
タと、前記第１の電流折り返し回路の出力端子に接続さ
れた入力端子と第２のトランジスタのコレクタに接続さ
れた出力端子を備えた第２の電流折り返し回路とを具備
することを特徴とする。
路は、入力端子と出力端子を備える第１の電流折り返し
回路と、前記第１の電流折り返し回路の入力端子にコレ
クタ電極が接続される第１のトランジスタと、前記第１
のトランジスタのエミッタ電極にベース電極が接続され
た前記第１のトランジスタと同極性の第２のトランジス
タと、前記第１の電流折り返し回路の出力端子に接続さ
れた入力端子と第２のトランジスタのコレクタに接続さ
れた出力端子を備えた第２の電流折り返し回路とを具備
することを特徴とする。
【００１３】
【作用】上記構成において、第１の電流折り返し回路の
入力端、第１トランジスタのコレクタ電極及びエミッタ
電極、第２のトランジスタのベース電極を流れる電流は
実質的に等しい。また、第１の電流折り返し回路と第２
の折り返し回路の入出力電流比を適当に設定することに
より、第２の電流折り返し回路の出力端子に流れる電流
と第２のトランジスタのベース電極に流れる電流がほぼ
実質的に等しくなる。よって第２のトランジスタのコレ
クタ電極とエミッタ電極に実質的に等しい電流が流れ
る。
入力端、第１トランジスタのコレクタ電極及びエミッタ
電極、第２のトランジスタのベース電極を流れる電流は
実質的に等しい。また、第１の電流折り返し回路と第２
の折り返し回路の入出力電流比を適当に設定することに
より、第２の電流折り返し回路の出力端子に流れる電流
と第２のトランジスタのベース電極に流れる電流がほぼ
実質的に等しくなる。よって第２のトランジスタのコレ
クタ電極とエミッタ電極に実質的に等しい電流が流れ
る。
【００１４】この結果、第２トランジスタのベース電流
の影響が軽減され、電圧歪の問題が回避され、第トラン
ジスタのコレクタ電極に接続される負荷回路の出力特性
が改善される。
の影響が軽減され、電圧歪の問題が回避され、第トラン
ジスタのコレクタ電極に接続される負荷回路の出力特性
が改善される。
【００１５】
【実施例】以下、図面を参照にして本発明の第１実施例
を説明する。図１は、本発明の実施例に係るトランジス
タ回路の回路図である。
を説明する。図１は、本発明の実施例に係るトランジス
タ回路の回路図である。
【００１６】図１に示すトランジスタ回路は、ダーリン
トン回路を構成するトランジスタＱ１，Ｑ２と、電流折
り返し回路（以下、カレントミラー回路という）ＣＭ
１，ＣＭ２から構成される。
トン回路を構成するトランジスタＱ１，Ｑ２と、電流折
り返し回路（以下、カレントミラー回路という）ＣＭ
１，ＣＭ２から構成される。
【００１７】トランジスタＱ１のコレクタ電極はカレン
トミラー回路ＣＭ１の入力端子ＩＮ１に接続され、エミ
ッタ電極はトランジスタＱ２のベース電極に接続され、
ベース電極にはバイアス電圧ＶＢが供給されている。
トミラー回路ＣＭ１の入力端子ＩＮ１に接続され、エミ
ッタ電極はトランジスタＱ２のベース電極に接続され、
ベース電極にはバイアス電圧ＶＢが供給されている。
【００１８】上記カレントミラー回路ＣＭ１はトランジ
スタＱ３及びＱ４から構成されている。上記カレントミ
ラー回路ＣＭ１は、入力端子ＩＮ１と出力端子ＯＵＴＩ
を備えている。
スタＱ３及びＱ４から構成されている。上記カレントミ
ラー回路ＣＭ１は、入力端子ＩＮ１と出力端子ＯＵＴＩ
を備えている。
【００１９】上記トランジスタＱ３のコレクタ電極は入
力端子ＩＮ１に接続されており、エミッタ電極には電源
電圧Ｖｃｃが供給されている。また、トランジスタＱ３
のベース電極はトランジスタＱ４のベース電極及び入力
端子ＩＮ１に接続されている。トランジスタＱ４のコレ
クタ電極は出力端子ＯＵＴ１に接続され、エミッタ電極
には電源電圧Ｖｃｃが供給されている。
力端子ＩＮ１に接続されており、エミッタ電極には電源
電圧Ｖｃｃが供給されている。また、トランジスタＱ３
のベース電極はトランジスタＱ４のベース電極及び入力
端子ＩＮ１に接続されている。トランジスタＱ４のコレ
クタ電極は出力端子ＯＵＴ１に接続され、エミッタ電極
には電源電圧Ｖｃｃが供給されている。
【００２０】トランジスタＱ２のコレクタ電極はカレン
トミラー回路ＣＭ２の出力端ＯＵＴ２及び端子２に接続
されている。トランジスタＱ２のエミッタ電極は端子３
に接続されている。
トミラー回路ＣＭ２の出力端ＯＵＴ２及び端子２に接続
されている。トランジスタＱ２のエミッタ電極は端子３
に接続されている。
【００２１】上記カレントミラー回路ＣＭ２は、トラン
ジスタＱ５及びＱ６から構成されている。トランジスタ
Ｑ５のコレクタ電極は入力端子ＩＮ２に接続されてい
る。トランジスタＱ５のエミッタ電極は接地されてい
る。トランジスタＱ５のベース電極は、トランジスタＱ
６のベース電極及び入力端子ＩＮ２に接続されている。
トランジスタＱ６のエミッタ電極は、接地されている。
図１に示す回路は、図６に示した従来例と同様に、端子
１をベース、端子２をコレクタ、端子３をエミッタとす
る複合トランジスタである。
ジスタＱ５及びＱ６から構成されている。トランジスタ
Ｑ５のコレクタ電極は入力端子ＩＮ２に接続されてい
る。トランジスタＱ５のエミッタ電極は接地されてい
る。トランジスタＱ５のベース電極は、トランジスタＱ
６のベース電極及び入力端子ＩＮ２に接続されている。
トランジスタＱ６のエミッタ電極は、接地されている。
図１に示す回路は、図６に示した従来例と同様に、端子
１をベース、端子２をコレクタ、端子３をエミッタとす
る複合トランジスタである。
【００２２】図１に示すカレントミラー回路ＣＭ１，Ｃ
Ｍ２の電流伝達比を１とすると、従来技術と同様に複合
トランジスタのエミッタ接地電流増幅率：βは、β＝β
Ｎ2 ＋２βＮ（但しＱ１，Ｑ２のエミッタ接地電流増幅
率は等しくβＮとする）と示される。図２は、図１に示
すトランジスタ回路の応用例を示したものである。
Ｍ２の電流伝達比を１とすると、従来技術と同様に複合
トランジスタのエミッタ接地電流増幅率：βは、β＝β
Ｎ2 ＋２βＮ（但しＱ１，Ｑ２のエミッタ接地電流増幅
率は等しくβＮとする）と示される。図２は、図１に示
すトランジスタ回路の応用例を示したものである。
【００２３】端子１は、バイアス電圧源に接続されてい
る。端子２は、出力端子ＯＵＴと出力負荷抵抗素子ＲＬ
の一端が接続されている。また、出力負荷抵抗素子ＲＬ
の他端には、電源電圧Ｖｃｃが供給されている。端子３
には、電流信号が供給されている。また、電流信号源の
他端は接地されている。次に、図２に示すトランジスタ
回路の動作について説明する。図２において信号電流Ｉ
ｉｎは、第２トランジスタＱ２のベース電流Ｉｂとコレ
クタ電流Ｉｃの和（Ｉｉｎ＝Ｉｂ＋Ｉｃ）である。
る。端子２は、出力端子ＯＵＴと出力負荷抵抗素子ＲＬ
の一端が接続されている。また、出力負荷抵抗素子ＲＬ
の他端には、電源電圧Ｖｃｃが供給されている。端子３
には、電流信号が供給されている。また、電流信号源の
他端は接地されている。次に、図２に示すトランジスタ
回路の動作について説明する。図２において信号電流Ｉ
ｉｎは、第２トランジスタＱ２のベース電流Ｉｂとコレ
クタ電流Ｉｃの和（Ｉｉｎ＝Ｉｂ＋Ｉｃ）である。
【００２４】第１のトランジスタＱ１のベース電流は小
さいので、無視すると、カレントミラー回路ＣＭ１の入
力端ＩＮ１から第１トランジスタＱ１のコレクタ電極に
電流が流れる。また、トランジスタＱ１のエミッタ電極
から第２トランジスタのベース電極に流れる電流はほぼ
Ｉｂとなる。
さいので、無視すると、カレントミラー回路ＣＭ１の入
力端ＩＮ１から第１トランジスタＱ１のコレクタ電極に
電流が流れる。また、トランジスタＱ１のエミッタ電極
から第２トランジスタのベース電極に流れる電流はほぼ
Ｉｂとなる。
【００２５】この結果、カレントミラー回路ＣＭ１の出
力端ＯＵＴ１から、カレントミラー回路ＣＭ２の入力端
ＩＮ２にも電流Ｉｂが流れる。これにより、端子２から
カレントミラー回路ＣＭ２の出力端にも、等価的な電流
Ｉｂが流れる。端子２に流れる電流をＩｏｕｔとする
と、Ｉｃ＝Ｉｏｕｔ−Ｉｂとなる。
力端ＯＵＴ１から、カレントミラー回路ＣＭ２の入力端
ＩＮ２にも電流Ｉｂが流れる。これにより、端子２から
カレントミラー回路ＣＭ２の出力端にも、等価的な電流
Ｉｂが流れる。端子２に流れる電流をＩｏｕｔとする
と、Ｉｃ＝Ｉｏｕｔ−Ｉｂとなる。
【００２６】前述の式にＩｉｎ＝Ｉｃ＋Ｉｂを代入する
と、Ｉｉｎ＝Ｉｏｕｔ−Ｉｂ＋Ｉｂ＝Ｉｏｕｔとなる。
この式から明らかなように端子２に流れる電流Ｉｏｕｔ
と電流Ｉｉｎは実質的に等しくなる。即ち、電流信号Ｉ
ｉｎが電圧信号に変換され、出力端子ＯＵＴに電流信号
Ｉｏｕｔが出力される。
と、Ｉｉｎ＝Ｉｏｕｔ−Ｉｂ＋Ｉｂ＝Ｉｏｕｔとなる。
この式から明らかなように端子２に流れる電流Ｉｏｕｔ
と電流Ｉｉｎは実質的に等しくなる。即ち、電流信号Ｉ
ｉｎが電圧信号に変換され、出力端子ＯＵＴに電流信号
Ｉｏｕｔが出力される。
【００２７】上述のように図２ではカレントミラー回路
ＣＭ１，ＣＭ２を設けることにより、トランジスタＱ２
のエミッタ電極に入力される電流信号Ｉｉｎと等価的な
電流信号Ｉｏｕｔが、出力負荷抵抗素子ＲＬに出力され
る。この結果、入力電流と出力電流の誤差はほとんど生
じることなく、従って出力電圧の電圧歪は図８に示す従
来例に対して大幅に改善される。
ＣＭ１，ＣＭ２を設けることにより、トランジスタＱ２
のエミッタ電極に入力される電流信号Ｉｉｎと等価的な
電流信号Ｉｏｕｔが、出力負荷抵抗素子ＲＬに出力され
る。この結果、入力電流と出力電流の誤差はほとんど生
じることなく、従って出力電圧の電圧歪は図８に示す従
来例に対して大幅に改善される。
【００２８】また、Ｑ１，Ｑ２のベースエミッタ間電圧
をそれぞれＶＢＥ１，ＶＢＥ２、コレクタエミッタ間飽
和電圧をそれぞれＶＣＥ（ｓａｔ）１，ＶＣＥ（ｓａ
ｔ）２とすると、最大出力電圧Ｖｏ（ＭＡＸ）″＝Ｖｃ
ｃ−（ＶＢ−ＶＢＥ１−ＶＢＥ２＋ＶＣＥ（ｓａｔ）
２）（Ｖｐ−ｐ）となる。例えば、Ｖｃｃ＝５Ｖ，ＶＢ
＝２Ｖ，ＶＢＥ１＝ＶＢＥ２＝０．７Ｖ，ＶＣＥ（ｓａ
ｔ）１＝ＶＣＥ（ｓａｔ）２＝０．１Ｖとすると、Ｖｏ
（ＭＡＸ）″＝４．３Ｖｐ−ｐとなり、図７に示す従来
の応用例よりも最大出力電圧が０．７Ｖ改善される。
尚、本発明は上記実施例に限定されず、種々の変更が可
能である。
をそれぞれＶＢＥ１，ＶＢＥ２、コレクタエミッタ間飽
和電圧をそれぞれＶＣＥ（ｓａｔ）１，ＶＣＥ（ｓａ
ｔ）２とすると、最大出力電圧Ｖｏ（ＭＡＸ）″＝Ｖｃ
ｃ−（ＶＢ−ＶＢＥ１−ＶＢＥ２＋ＶＣＥ（ｓａｔ）
２）（Ｖｐ−ｐ）となる。例えば、Ｖｃｃ＝５Ｖ，ＶＢ
＝２Ｖ，ＶＢＥ１＝ＶＢＥ２＝０．７Ｖ，ＶＣＥ（ｓａ
ｔ）１＝ＶＣＥ（ｓａｔ）２＝０．１Ｖとすると、Ｖｏ
（ＭＡＸ）″＝４．３Ｖｐ−ｐとなり、図７に示す従来
の応用例よりも最大出力電圧が０．７Ｖ改善される。
尚、本発明は上記実施例に限定されず、種々の変更が可
能である。
【００２９】例えば、上記実施例では、１種類のカレン
トミラー回路を用いたが、図３，図４に示すような他の
タイプのカレントミラー回路を用いてもよい。尚、違う
タイプのカレントミラー回路を組み合わせて、使用して
もよい。
トミラー回路を用いたが、図３，図４に示すような他の
タイプのカレントミラー回路を用いてもよい。尚、違う
タイプのカレントミラー回路を組み合わせて、使用して
もよい。
【００３０】また、本実施例では、ダーリントン回路と
してＮＰＮ型トランジスタを２個組み合わせたが、図５
に示すようにＰＮＰ型トランジスタを２個組み合わせて
も良い。
してＮＰＮ型トランジスタを２個組み合わせたが、図５
に示すようにＰＮＰ型トランジスタを２個組み合わせて
も良い。
【００３１】また、上記実施例では、カレントミラー回
路ＣＭ１，ＣＭ２の電流伝達比を１（１：１）とした
が、“１”以外の電流伝達比を用いてもよい。例えば、
カレントミラー回路ＣＭ１，ＣＭ２の電流伝達比を
（１：Ｎ），（Ｎ：１）としても良い。
路ＣＭ１，ＣＭ２の電流伝達比を１（１：１）とした
が、“１”以外の電流伝達比を用いてもよい。例えば、
カレントミラー回路ＣＭ１，ＣＭ２の電流伝達比を
（１：Ｎ），（Ｎ：１）としても良い。
【００３２】
【発明の効果】本願発明の構成により、ベース電流の影
響を実質的になくし第２トランジスタ（出力トランジス
タ）のコレクタ電極に接続される負荷回路の出力特性を
改善することができる。また、従来のダーリントン回路
よりも使用範囲を広げることができる。
響を実質的になくし第２トランジスタ（出力トランジス
タ）のコレクタ電極に接続される負荷回路の出力特性を
改善することができる。また、従来のダーリントン回路
よりも使用範囲を広げることができる。
【図１】本発明の実施例に係るダーリントン回路の回路
図である。
図である。
【図２】本発明の実施例に係るダーリントン回路の応用
例を示す回路図である。
例を示す回路図である。
【図３】電流折り返し回路の他の例を示す回路図であ
る。
る。
【図４】更に、電流折り返し回路の他の例を示す回路図
である。
である。
【図５】ＰＮＰ型のトランジスタを組み合わせたダーリ
ントン回路を示す回路図である。
ントン回路を示す回路図である。
【図６】従来のダーリントン回路を示す回路図である。
【図７】従来のダーリントン回路の応用例を示す回路図
である。
である。
【図８】図７に示す回路の最大出力電圧を改善した回路
を示す回路図である。
を示す回路図である。
１，２，３…端子、ＣＭ１，ＣＭ２…カレントミラー回
路、Ｑ１乃至Ｑ６…トランジスタ、ＩＮ１，ＩＮ２…入
力端子、ＯＵＴ，ＯＵＴ１，ＯＵＴ２…出力端子、Ｉｉ
ｎ…入力信号、ＶＢ…バイアス電圧源、Ｖｃｃ…電源電
圧、ＲＬ…出力負荷抵抗素子。
路、Ｑ１乃至Ｑ６…トランジスタ、ＩＮ１，ＩＮ２…入
力端子、ＯＵＴ，ＯＵＴ１，ＯＵＴ２…出力端子、Ｉｉ
ｎ…入力信号、ＶＢ…バイアス電圧源、Ｖｃｃ…電源電
圧、ＲＬ…出力負荷抵抗素子。
Claims (7)
- 【請求項１】 入力端子と出力端子を備える第１の電流
折り返し回路と、前記第１の電流折り返し回路の入力端
子にコレクタ電極が接続される第１のトランジスタと、
前記第１のトランジスタのエミッタ電極にベース電極が
接続された前記第１のトランジスタと同極性の第２のト
ランジスタと、前記第１の電流折り返し回路の出力端子
に接続された入力端子と第２のトランジスタのコレクタ
に接続された出力端子を備えた第２の電流折り返し回路
とを具備することを特徴とするトランジスタ回路。 - 【請求項２】 さらに、前記第２のトランジスタは、一
端に所定電位が印加された抵抗の他端に接続されたコレ
クタ電極と、入力信号が供給されるエミッタ電極を具備
することを特徴とする請求項１記載のトランジスタ回
路。 - 【請求項３】 前記第１及び第２の電流折り返し回路の
少なくとも一方は、所定電位が供給されるエミッタ電極
と前記電流折り返し回路の入力端に接続されるコレクタ
電極と前記コレクタ電極に接続されたベース電極を有す
る第３トランジスタと、所定電位が供給されるエミッタ
電極と前記電流折り返し回路の出力端に接続されるコレ
クタ電極と前記第３トランジスタのベース電極及びその
コレクタ電極に接続されたベース電極とを有する第４ト
ランジスタとを具備する請求項１記載のトランジスタ回
路。 - 【請求項４】 前記第１及び第２の電流折り返し回路の
少なくとも一方は、所定電位が供給されるエミッタ電極
と前記電流折り返し回路の入力端に接続されたコレクタ
電極を有する第３トランジスタと、所定電位が供給され
るエミッタ電極と前記電流折り返し回路の出力端に接続
されたコレクタ電極と第３トランジスタのベース電極に
接続されたベース電極を有する手段を有する第４トラン
ジスタと、前記第３及び前記第４トランジスタのベース
電極に接続されたエミッタ電極と前記第３トランジスタ
のコレクタ電極及び前記電流折り返し回路の入力端に接
続されたベース電極を有する第５トランジスタを具備す
ることを特徴とする請求項１記載のトランジスタ回路。 - 【請求項５】 前記第１及び第２の電流折り返し回路の
少なくとも一方は、所定電位が供給されるエミッタ電極
と前記電流折り返し回路の入力端に接続されたコレクタ
電極を有する第３トランジスタと、所定電位が供給され
るエミッタ電極と第３トランジスタのベース電極が接続
されたベース電極を有する第４トランジスタと、前記第
３トランジスタのコレクタ電極及び前記電流折り返し回
路の入力端に接続されたベース電極と前記第４トランジ
スタのコレクタ電極及び第３及び第４トランジスタのベ
ース電極に接続されたエミッタ電極と前記電流折り返し
回路の出力端子が接続されたコレクタ電極を有する第５
トランジスタを具備することを特徴とする請求項１記載
のトランジスタ回路。 - 【請求項６】 さらに、前記第１のトランジスタのベー
ス電極に所定電位を供給する手段を具備することを特徴
とする請求項１記載のトランジスタ回路。 - 【請求項７】 第１トランジスタと第１トランジスタの
エミッタ電極にベース電極が接続された第２トランジス
タを備える増幅回路と、電流折り返し回路から構成さ
れ、前記第１トランジスタのコレクタ電極と前記第２ト
ランジスタのコレクタ電極に接続され、前記第２トラン
ジスタのコレクタ電極と前記第２トランジスタのエミッ
タ電極に流れる電流を実質的に等しくするように、前記
第１トランジスタのコレクタ電極に流れる電流値と実質
的に同一の電流を前記第２トランジスタのコレクタ電極
に供給する回路を具備することを特徴とするトランジス
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03034364A JP3135590B2 (ja) | 1991-02-28 | 1991-02-28 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03034364A JP3135590B2 (ja) | 1991-02-28 | 1991-02-28 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273606A JPH04273606A (ja) | 1992-09-29 |
| JP3135590B2 true JP3135590B2 (ja) | 2001-02-19 |
Family
ID=12412112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03034364A Expired - Fee Related JP3135590B2 (ja) | 1991-02-28 | 1991-02-28 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135590B2 (ja) |
-
1991
- 1991-02-28 JP JP03034364A patent/JP3135590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273606A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US5162751A (en) | Amplifier arrangement | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH06196945A (ja) | 差動増幅回路 | |
| JP3135590B2 (ja) | トランジスタ回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4573019A (en) | Current mirror circuit | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| US3989997A (en) | Absolute-value circuit | |
| US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
| JPH03744Y2 (ja) | ||
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPS6224973Y2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH0326670Y2 (ja) | ||
| JPH04208709A (ja) | 電圧比較用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |