JP2557552B2 - ピーククリップ回路 - Google Patents
ピーククリップ回路Info
- Publication number
- JP2557552B2 JP2557552B2 JP2127468A JP12746890A JP2557552B2 JP 2557552 B2 JP2557552 B2 JP 2557552B2 JP 2127468 A JP2127468 A JP 2127468A JP 12746890 A JP12746890 A JP 12746890A JP 2557552 B2 JP2557552 B2 JP 2557552B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- circuit
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
- H04N5/40—Modulation circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は特にテレビ映像信号で振幅変調を行う変調
回路の前段に用いられるピーククリップ回路に関する。
回路の前段に用いられるピーククリップ回路に関する。
（従来の技術） 第３図は従来のピーククリップ回路の構成を示す回路
図である。PNP型の差動対トランジスタQ11,Q12における
Q11のベースには入力信号Vinが印加され、Q12のベース
には基準電圧Vrefから抵抗R11を介して設定される電位
が印加される。Q12のベースは接地電圧GNDに接続された
定電流源I11によりバイアスされる。差動対Q11,Q12は定
電流源I12によりバイアスされ、この差動対Q11,Q12の両
エミッタから正相出力Vot＋が得られようになってい
る。また、基準電圧Vrefがベースに印加されるPNPトラ
ンジスタQ13では、エミッタが定電流源I13を介してVcc
に、コレクタはGNDに接続され、エミッタから逆相出力V
out−が得られるようになっている。
図である。PNP型の差動対トランジスタQ11,Q12における
Q11のベースには入力信号Vinが印加され、Q12のベース
には基準電圧Vrefから抵抗R11を介して設定される電位
が印加される。Q12のベースは接地電圧GNDに接続された
定電流源I11によりバイアスされる。差動対Q11,Q12は定
電流源I12によりバイアスされ、この差動対Q11,Q12の両
エミッタから正相出力Vot＋が得られようになってい
る。また、基準電圧Vrefがベースに印加されるPNPトラ
ンジスタQ13では、エミッタが定電流源I13を介してVcc
に、コレクタはGNDに接続され、エミッタから逆相出力V
out−が得られるようになっている。
上記構成の回路の動作は、単に一対の差動対トランジ
スタQ11,Q12における切換え動作の特性を利用してい
る。
スタQ11,Q12における切換え動作の特性を利用してい
る。
すなわち、第４図（ａ）の特性図に示すように、設定
されたVref（Vout−）に対して、抵抗R11と定電流源I11
で決まる設定電圧（R11・I11）を差し引いたクリップレ
ベル（Vref−R11・I11）にVout＋がクリップされる。こ
の過程は、Vinの増大に伴い、クリップレベルに近づく
につれ、徐々にVout＋変化が鈍くなり、クリップレベル
に固定されるという緩慢な動作である。
されたVref（Vout−）に対して、抵抗R11と定電流源I11
で決まる設定電圧（R11・I11）を差し引いたクリップレ
ベル（Vref−R11・I11）にVout＋がクリップされる。こ
の過程は、Vinの増大に伴い、クリップレベルに近づく
につれ、徐々にVout＋変化が鈍くなり、クリップレベル
に固定されるという緩慢な動作である。
この結果、Vout＋とVout−の出力差 （Vout＋）−（Vout−）は、第４図（ｂ）の特性図に
示すように、リニア領域が挟まり、非理想的な変化領域
Ａが大きくなってしまう。この領域Ａに映像信号がかか
ると映像信号が歪む原因となる。
示すように、リニア領域が挟まり、非理想的な変化領域
Ａが大きくなってしまう。この領域Ａに映像信号がかか
ると映像信号が歪む原因となる。
（発明が解決しようとする課題） このように、従来では、単に一対の差動対トランジス
タにおける切換え動作の特性を利用しているものであっ
た。このため、クリップ特性が悪く、クリップ点にさし
かかる前の入力電圧時から除去にクリップがかかり始め
てしまい、リニア領域を挟めるという欠点があった。
タにおける切換え動作の特性を利用しているものであっ
た。このため、クリップ特性が悪く、クリップ点にさし
かかる前の入力電圧時から除去にクリップがかかり始め
てしまい、リニア領域を挟めるという欠点があった。
この発明は上記のような事情を考慮してなされたもの
であり、その目的は、クリップ点近傍の電圧変化により
シャープな特性にピーククリップ回路を提供することに
ある。
であり、その目的は、クリップ点近傍の電圧変化により
シャープな特性にピーククリップ回路を提供することに
ある。
［発明の構成］ （課題を解決するための手段） この発明のピーククリップ回路は、エミッタが共通の
第１極性の第１、第２のトランジスタから構成され、前
記第１のトランジスタのベースは入力信号に応じた入力
電圧を受け、前記第２のトランジスタのベースは前記入
力信号を所定の電圧レベルでクリップするためのクリッ
プ電圧を受ける差動回路と、前記クリップ電圧を越える
入力電圧によって前記差動回路で切換え動作が始まる
と、前記差動回路の切換え動作速度を上げるように前記
第２のトランジスタのベースに前記クリップ電圧と共に
前記第２のトランジスタのコレクタ電流の変化に比例し
た電圧変化を伴う帰還電圧を加える電圧供給手段と、前
記第１極性の第１、第２のトランジスタの共通のエミッ
タに接続される正相出力端子と、前記電圧供給手段を介
して前記第２のトランジスタのベースに結合され、前記
第２のトランジスタのベース電位からシフトした電圧レ
ベルを出力する逆相出力端子とを具備し、前記正相出力
端子と逆相出力端子との間の出力電圧を得ることを特徴
としている。
第１極性の第１、第２のトランジスタから構成され、前
記第１のトランジスタのベースは入力信号に応じた入力
電圧を受け、前記第２のトランジスタのベースは前記入
力信号を所定の電圧レベルでクリップするためのクリッ
プ電圧を受ける差動回路と、前記クリップ電圧を越える
入力電圧によって前記差動回路で切換え動作が始まる
と、前記差動回路の切換え動作速度を上げるように前記
第２のトランジスタのベースに前記クリップ電圧と共に
前記第２のトランジスタのコレクタ電流の変化に比例し
た電圧変化を伴う帰還電圧を加える電圧供給手段と、前
記第１極性の第１、第２のトランジスタの共通のエミッ
タに接続される正相出力端子と、前記電圧供給手段を介
して前記第２のトランジスタのベースに結合され、前記
第２のトランジスタのベース電位からシフトした電圧レ
ベルを出力する逆相出力端子とを具備し、前記正相出力
端子と逆相出力端子との間の出力電圧を得ることを特徴
としている。
（作用） この発明では、第２のトランジスタのコレクタ電流に
比例した電位差をこの第２のトランジスタのベース端子
に正帰還して与える第２の電位差回路により差動回路の
切換えを促進すると共に、逆相出力の電圧を下げるよう
に作用する。これにより、差電圧出力ではクリップ点の
緩慢な変化が補正される。
比例した電位差をこの第２のトランジスタのベース端子
に正帰還して与える第２の電位差回路により差動回路の
切換えを促進すると共に、逆相出力の電圧を下げるよう
に作用する。これにより、差電圧出力ではクリップ点の
緩慢な変化が補正される。
（実施例） 以下、図面を参照してこの発明を実施例により説明す
る。
る。
第１図はこの発明の一実施例によるピーククリップ回
路の構成を示す回路図である。なお、この回路を構成す
るNPN及びPNP型のトランジスタのベース，エミッタ間電
圧VBEはすべて同一とし、ベース電流は無視する。
路の構成を示す回路図である。なお、この回路を構成す
るNPN及びPNP型のトランジスタのベース，エミッタ間電
圧VBEはすべて同一とし、ベース電流は無視する。
NPNトランジスタQ1のベースには入力信号Vinが印加さ
れる。Q1のコレクタは電源電圧Vccに接続され、エミッ
タは定電流源I4を介して接地電圧GNDに接続されると共
にPNPトランジスタQ2のベースに接続されている。Q2の
コレクタはGNDに接続されたエミッタはPNPトランジスタ
Q3のエミッタに接続されている。トランジスタQ2,Q3の
両エミッタは定電流源I2を介してVccに接続さると共に
正相出力Vout＋の出力端となっている。Q3のコレクタは
NPNトランジタQ4のベース及びコレクタに接続され、Q4
のエミッタはGNDに接続されている。
れる。Q1のコレクタは電源電圧Vccに接続され、エミッ
タは定電流源I4を介して接地電圧GNDに接続されると共
にPNPトランジスタQ2のベースに接続されている。Q2の
コレクタはGNDに接続されたエミッタはPNPトランジスタ
Q3のエミッタに接続されている。トランジスタQ2,Q3の
両エミッタは定電流源I2を介してVccに接続さると共に
正相出力Vout＋の出力端となっている。Q3のコレクタは
NPNトランジタQ4のベース及びコレクタに接続され、Q4
のエミッタはGNDに接続されている。
上記Q3のベースは定電流源I1を介してGNDに接続され
ると共に抵抗R1の一端に接続されている。R1の他端はPN
PトランジスタQ5のベースに接続されると共にコレクタ
がVccに接続されたNPNトランジスタQ6のエミッタに接続
されている。Q6のベースには抵抗R2の一端が接続される
と共にNPNトランジスタQ7のコレクタが接続されてい
る。Ｑ−のベースは上記Q4のベースに接続され、エミッ
タはGNDに接続されている。R2の他端は基準電圧Vrefの
入力端となっている。
ると共に抵抗R1の一端に接続されている。R1の他端はPN
PトランジスタQ5のベースに接続されると共にコレクタ
がVccに接続されたNPNトランジスタQ6のエミッタに接続
されている。Q6のベースには抵抗R2の一端が接続される
と共にNPNトランジスタQ7のコレクタが接続されてい
る。Ｑ−のベースは上記Q4のベースに接続され、エミッ
タはGNDに接続されている。R2の他端は基準電圧Vrefの
入力端となっている。
上記R1の他端にベースが接続されたQ5のコレクタはGN
Dに接続され、エミッタは定電流源I3を介してVccに接続
されると共に逆相出力Vout−の出力端となっている。
Dに接続され、エミッタは定電流源I3を介してVccに接続
されると共に逆相出力Vout−の出力端となっている。
上記構成の回路の動作について第２図（ａ）及び
（ｂ）の特性曲線を参照して説明する。なお、出力値は
Vout＋とVout−との差電圧（Vout＋）−（Vout−）とな
る。非クリップ動作の延長はVin＝Vrefのとき、（Vout
＋）＝（Vout−）となるように構成されている。クリッ
プレベルはR1・I1で設定され、Vinが（Vref−R1・I1）
より大きくなったときにクリップが起こり、出力値（Vo
ut＋）−（Vout−）は−R1・I1だけの電圧を残し、変化
しないように動作する。
（ｂ）の特性曲線を参照して説明する。なお、出力値は
Vout＋とVout−との差電圧（Vout＋）−（Vout−）とな
る。非クリップ動作の延長はVin＝Vrefのとき、（Vout
＋）＝（Vout−）となるように構成されている。クリッ
プレベルはR1・I1で設定され、Vinが（Vref−R1・I1）
より大きくなったときにクリップが起こり、出力値（Vo
ut＋）−（Vout−）は−R1・I1だけの電圧を残し、変化
しないように動作する。
Vin＜＜（Vref−R1・I1）のとき、差動回路Q2,Q3のう
ちQ2のベースには、Vin−VBEの電圧が加わっており、Q2
はオン状態である。このため、Q4とQ7で構成されたカレ
ントミラー回路の電流は０で、R2には電圧が生じない。
従って、（Vout＋）＝Vin、（Vout−）＝Vrefとなり、
出力は入力に従って変化する。
ちQ2のベースには、Vin−VBEの電圧が加わっており、Q2
はオン状態である。このため、Q4とQ7で構成されたカレ
ントミラー回路の電流は０で、R2には電圧が生じない。
従って、（Vout＋）＝Vin、（Vout−）＝Vrefとなり、
出力は入力に従って変化する。
Vin＜＜（Vref−R1・I1）のとき、Q2はオフ状態、Q3
はオン状態となり、カレントミラー回路構成のQ4とQ7に
流れる電流を介して、R2にはI2の電流が流れる。このと
き、クリップ動作が起こり、（Vout＋）＝Vref−R2・I2
−R1・I1、（Vout−）＝Vref−R2・I2となり、出力は
（Vout＋）−（Vout−）＝−R1・I1に固定される。
はオン状態となり、カレントミラー回路構成のQ4とQ7に
流れる電流を介して、R2にはI2の電流が流れる。このと
き、クリップ動作が起こり、（Vout＋）＝Vref−R2・I2
−R1・I1、（Vout−）＝Vref−R2・I2となり、出力は
（Vout＋）−（Vout−）＝−R1・I1に固定される。
また、Vin＝Vref−R1・I1付近では差動回路Q2,Q3の切
換え動作領域となる。
換え動作領域となる。
この発明では、Q4とQ7のカレントミラー回路とR2によ
り、差動回路の基準電圧入力側のQ3のベース電圧に帰還
がかけられる。
り、差動回路の基準電圧入力側のQ3のベース電圧に帰還
がかけられる。
すなわち、Vinが上昇し、Vref−R1・I1付近になるとQ
3がオンし始め、Q3のコレクタ電流相当の電流がR2に流
れる。これにより、Q6のエミッタ電圧が下がり、Q3のベ
ース電圧を下げるように作用し、差動回路（Q2,Q3）の
切換えを促進すると共に、Q5のベース電圧を下げてもVo
ut−も下げるように作用する。よって、電圧変化は第２
図（ａ）のようになり、R2及びI2を適切な値に選ぶとVo
ut＋とVout−の変化が補正的に変化し、第２図（ｂ）の
ように出力の非理想的な変化領域Ａを小さくすることが
できる。
3がオンし始め、Q3のコレクタ電流相当の電流がR2に流
れる。これにより、Q6のエミッタ電圧が下がり、Q3のベ
ース電圧を下げるように作用し、差動回路（Q2,Q3）の
切換えを促進すると共に、Q5のベース電圧を下げてもVo
ut−も下げるように作用する。よって、電圧変化は第２
図（ａ）のようになり、R2及びI2を適切な値に選ぶとVo
ut＋とVout−の変化が補正的に変化し、第２図（ｂ）の
ように出力の非理想的な変化領域Ａを小さくすることが
できる。
なお、Q6は電圧バッファの役割をし、Q1はQ6のVBEを
補償するレベルシフト、Q5はQ2またはQ3のVBEを補償す
るレベルシフトとして作用するが、これらは必ずしも必
要ではない。
補償するレベルシフト、Q5はQ2またはQ3のVBEを補償す
るレベルシフトとして作用するが、これらは必ずしも必
要ではない。
上記実施例回路によれば、第２図（ｂ）に示されるよ
うに、出非理想的な変化領域Ａが小さくなり、リニア領
域が広がる。この結果、振幅が大きい映像信号の歪みが
改善される。
うに、出非理想的な変化領域Ａが小さくなり、リニア領
域が広がる。この結果、振幅が大きい映像信号の歪みが
改善される。
［発明の効果］ 以上説明したようにこの発明によれば、差電圧出力で
は、クリップ点の緩慢な変化が補正されるので、クリッ
プ点近傍の電圧変化がシャープな特性のピーククリップ
回路が提供できる。
は、クリップ点の緩慢な変化が補正されるので、クリッ
プ点近傍の電圧変化がシャープな特性のピーククリップ
回路が提供できる。
第１図はこの発明の一実施例による構成の回路図、第２
図（ａ）は第１図の回路における各２出力の特性曲線
図、第２図（ｂ）は第１図の回路における出力差を示す
特性曲線図、第３図は従来のピーククリップ回路の構成
を示す回路図、第４図（ａ）は第３図の回路における各
２出力の特性曲線図、第４図（ｂ）は第３図の回路にお
ける出力差を示す特性曲線図である。 Q1,Q4,Q6,Q7……NPNトランジスタ、Q2,Q3,Q5……PNPト
ランジスタ、R1,R2……抵抗。I1,I2,I3,I4……電流源。
図（ａ）は第１図の回路における各２出力の特性曲線
図、第２図（ｂ）は第１図の回路における出力差を示す
特性曲線図、第３図は従来のピーククリップ回路の構成
を示す回路図、第４図（ａ）は第３図の回路における各
２出力の特性曲線図、第４図（ｂ）は第３図の回路にお
ける出力差を示す特性曲線図である。 Q1,Q4,Q6,Q7……NPNトランジスタ、Q2,Q3,Q5……PNPト
ランジスタ、R1,R2……抵抗。I1,I2,I3,I4……電流源。
Claims (2)
- 【請求項１】エミッタが共通の第１極性の第１、第２の
トランジスタから構成され、前記第１のトランジスタの
ベースは入力信号に応じた入力電圧を受け、前記第２の
トランジスタのベースは前記入力信号を所定の電圧レベ
ルでクリップするためのクリップ電圧を受ける差動回路
と、 前記クリップ電圧を越える入力電圧によって前記差動回
路で切換え動作が始まると、前記差動回路の切換え動作
速度を上げるように前記第２のトランジスタのベースに
前記クリップ電圧と共に前記第２のトランジスタのコレ
クタ電流の変化に比例した電圧変化を伴う帰還電圧を加
える電圧供給手段と、 前記第１極性の第１、第２のトランジスタの共通のエミ
ッタに接続される正相出力端子と、 前記電圧供給手段を介して前記第２のトランジスタのベ
ースに結合され、前記第２のトランジスタのベース電位
からシフトした電圧レベルを出力する逆相出力端子とを
具備し、 前記正相出力端子と逆相出力端子との間の出力電圧を得
ることを特徴とするピーククリップ回路。 - 【請求項２】前記電圧供給手段は、第２極性の第３、第
４のトランジスタからなり前記入力電圧とクリップ電圧
との電位差で前記差動回路の切換え動作が始まるとオン
する、前記第２のトランジスタのコレクタに結合された
カレントミラー回路と、 前記カレントミラー回路の電流路にベースが接続され、
エミッタが前記第２のトランジスタのベースに結合され
た、前記カレントミラー回路がオンし前記電流路に電流
が流れると帰還電圧が前記第２のトランジスタのベース
に印加される第２極性の第５のトランジスタとを含むこ
とを特徴とする請求項１に記載のピーククリップ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127468A JP2557552B2 (ja) | 1990-05-17 | 1990-05-17 | ピーククリップ回路 |
| KR1019910007947A KR930006185B1 (ko) | 1990-05-17 | 1991-05-16 | 피크·클립회로 |
| US07/927,717 US5266853A (en) | 1990-05-17 | 1992-08-11 | Peak clipper with an expanded linear characteristic region for video signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127468A JP2557552B2 (ja) | 1990-05-17 | 1990-05-17 | ピーククリップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422206A JPH0422206A (ja) | 1992-01-27 |
| JP2557552B2 true JP2557552B2 (ja) | 1996-11-27 |
Family
ID=14960677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127468A Expired - Fee Related JP2557552B2 (ja) | 1990-05-17 | 1990-05-17 | ピーククリップ回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2557552B2 (ja) |
| KR (1) | KR930006185B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208114A (ja) * | 2006-02-03 | 2007-08-16 | Disco Abrasive Syst Ltd | 切削装置 |
| KR100899259B1 (ko) * | 2007-05-28 | 2009-05-26 | 리믹스포인트, 인코포레이션 | 드릴검사장치, 드릴검사방법, 및 그 프로그램을 기록한기록매체 |
-
1990
- 1990-05-17 JP JP2127468A patent/JP2557552B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-16 KR KR1019910007947A patent/KR930006185B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422206A (ja) | 1992-01-27 |
| KR910021123A (ko) | 1991-12-20 |
| KR930006185B1 (ko) | 1993-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004244A (en) | Dynamic current supply | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| CA1210089A (en) | Current source circuit arrangement | |
| JPH05102755A (ja) | 差動増幅器 | |
| JPH0527282B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0230902Y2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JPH0441612Y2 (ja) | ||
| US5266853A (en) | Peak clipper with an expanded linear characteristic region for video signals | |
| JPS6127927B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2577212B2 (ja) | 色ノイズ低減回路 | |
| JPS6123687B2 (ja) | ||
| JP3135590B2 (ja) | トランジスタ回路 | |
| JPS6119547Y2 (ja) | ||
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH0419881Y2 (ja) | ||
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| JPS6256685B2 (ja) | ||
| JPH04225618A (ja) | 比較回路 | |
| JPH0522275B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |