JP3133288B2 - タイムベースコレクタ - Google Patents
タイムベースコレクタInfo
- Publication number
- JP3133288B2 JP3133288B2 JP09360404A JP36040497A JP3133288B2 JP 3133288 B2 JP3133288 B2 JP 3133288B2 JP 09360404 A JP09360404 A JP 09360404A JP 36040497 A JP36040497 A JP 36040497A JP 3133288 B2 JP3133288 B2 JP 3133288B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time
- video signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、VTR映像信号の
時間軸補正装置(タイムベースコレクタ)であるととも
に、通常の映像信号を入力した場合にも、自動的に適応
動作することにより外部同期結合装置(フレームシンク
ロナイザ)として性能良く利用できる装置に関する。本
発明による装置は、タイムベースコレクタおよびフレー
ムシンクロナイザとして一般ビデオ業界において幅広く
利用することができる。
時間軸補正装置(タイムベースコレクタ)であるととも
に、通常の映像信号を入力した場合にも、自動的に適応
動作することにより外部同期結合装置(フレームシンク
ロナイザ)として性能良く利用できる装置に関する。本
発明による装置は、タイムベースコレクタおよびフレー
ムシンクロナイザとして一般ビデオ業界において幅広く
利用することができる。
【0002】
【従来の技術】従来よりタイムベースコレクタは、VT
R再生信号の時間軸補正装置としてビデオ業界で広く大
量に使用されており、近年の汎用タイムベースコレクタ
はコンポーネントプロセス方式が多く、フレームメモリ
を内蔵し、映像出力信号はゲンロックによる外部同期結
合機能があり、新たに標準規格の同期信号に付け替えら
れ、さらにはコンポジット、コンポーネントなどの信号
変換機能、ノイズリダクション機能その他の多機能性を
有する機種が多い。
R再生信号の時間軸補正装置としてビデオ業界で広く大
量に使用されており、近年の汎用タイムベースコレクタ
はコンポーネントプロセス方式が多く、フレームメモリ
を内蔵し、映像出力信号はゲンロックによる外部同期結
合機能があり、新たに標準規格の同期信号に付け替えら
れ、さらにはコンポジット、コンポーネントなどの信号
変換機能、ノイズリダクション機能その他の多機能性を
有する機種が多い。
【0003】通常一般のVTRはVHSなどのように低
域変換色信号記録方式が多いが、これらのVTRの映像
出力信号はガードバンドノイズおよびヘッド切換ノイ
ズ、ドロップアウト等のノイズが多いのでタイムベース
コレクタにおいてはそれなりに、これらのノイズ等に対
処する対策を講じている。
域変換色信号記録方式が多いが、これらのVTRの映像
出力信号はガードバンドノイズおよびヘッド切換ノイ
ズ、ドロップアウト等のノイズが多いのでタイムベース
コレクタにおいてはそれなりに、これらのノイズ等に対
処する対策を講じている。
【0004】一方、フレームシンクロナイザはゲンロッ
クによる外部同期結合装置であるが、放送用機器として
の性格が強いので仕様等は放送用基準に基づくものが多
く、したがって汎用タイムベースコレクタのように一般
業務用に大量に生産されているものに比較すると相当に
高価な装置である。
クによる外部同期結合装置であるが、放送用機器として
の性格が強いので仕様等は放送用基準に基づくものが多
く、したがって汎用タイムベースコレクタのように一般
業務用に大量に生産されているものに比較すると相当に
高価な装置である。
【0005】ところで、近年はCCTV等あらゆるビデ
オシステム分野でフレームシンクロナイザを必要とする
場合が多く、そこで安価でしかも多機能で外部同期結合
機能を有するタイムベースコレクタを本来の時間軸補正
の目的だけでなく、時間軸変動のない通常の映像信号に
おいてもフレームシンクロナイザとしてまたはプロセス
装置等として多目的に転用して利用することがとても多
くなっている。
オシステム分野でフレームシンクロナイザを必要とする
場合が多く、そこで安価でしかも多機能で外部同期結合
機能を有するタイムベースコレクタを本来の時間軸補正
の目的だけでなく、時間軸変動のない通常の映像信号に
おいてもフレームシンクロナイザとしてまたはプロセス
装置等として多目的に転用して利用することがとても多
くなっている。
【0006】従来のタイムベースコレクタを図4を参照
して説明する。図4は従来のタイムベースコレクタのブ
ロック構成図である。端子1の入力映像信号は同期分離
回路2およびバーストVCO回路3に入力され、それぞ
れ水平および垂直同期信号およびサブキャリアとしてそ
れぞれ端子12、13および14に出力されてそれぞれ
同期回路、色信号のデコード回路等に接続使用される。
して説明する。図4は従来のタイムベースコレクタのブ
ロック構成図である。端子1の入力映像信号は同期分離
回路2およびバーストVCO回路3に入力され、それぞ
れ水平および垂直同期信号およびサブキャリアとしてそ
れぞれ端子12、13および14に出力されてそれぞれ
同期回路、色信号のデコード回路等に接続使用される。
【0007】通常一般に使用されている前記VTRの映
像出力信号は、サブキャリアとY信号との間にはインタ
ーリービングの関係がないので、タイムベースコレクタ
のアナログ・ディジタル変換器およびメモリ書込み等に
用いるクロックとしてはバースト信号に基づくクロック
は使用できず、端子12の水平同期信号により位相制御
されるPLL回路4によって生成される端子11のクロ
ックが使用される。
像出力信号は、サブキャリアとY信号との間にはインタ
ーリービングの関係がないので、タイムベースコレクタ
のアナログ・ディジタル変換器およびメモリ書込み等に
用いるクロックとしてはバースト信号に基づくクロック
は使用できず、端子12の水平同期信号により位相制御
されるPLL回路4によって生成される端子11のクロ
ックが使用される。
【0008】端子12の水平同期信号の乱れは画像の乱
れとなり、ジッタは画質に影響し、さらにこの水平同期
信号により位相制御されるPLL回路4で生成されるク
ロックのジッタとなって画質に影響することになるが、
同期分離回路2ではノイズに対処するためにローパスフ
ィルタのカットオフ周波数、および同期信号積分回路の
積分時定数をかなり低い周波数に設定する等の対策を行
っている。
れとなり、ジッタは画質に影響し、さらにこの水平同期
信号により位相制御されるPLL回路4で生成されるク
ロックのジッタとなって画質に影響することになるが、
同期分離回路2ではノイズに対処するためにローパスフ
ィルタのカットオフ周波数、および同期信号積分回路の
積分時定数をかなり低い周波数に設定する等の対策を行
っている。
【0009】しかし、その結果同期パルス波形の立ち上
がり特性が鈍ることによるジッタが増加して画質に影響
することになるが、通常一般のVTR出力の映像はもと
もとそれほど高画質を望めない場合も多く、同期ノイズ
との絡みにおいて妥協して使用している場合が多い。
がり特性が鈍ることによるジッタが増加して画質に影響
することになるが、通常一般のVTR出力の映像はもと
もとそれほど高画質を望めない場合も多く、同期ノイズ
との絡みにおいて妥協して使用している場合が多い。
【0010】
【発明が解決しようとする課題】汎用タイムベースコレ
クタは前述のような状況にあるので、タイムベースコレ
クタを転用して通常の映像信号を入力しフレームシンク
ロナイザおよびプロセス装置等として利用する場合に
は、タイムベースコレクタ以外の他の通常の装置と比較
すると、前述のジッタ等による画質への影響、その他の
面でそれなりの特性となってしまうことになる。
クタは前述のような状況にあるので、タイムベースコレ
クタを転用して通常の映像信号を入力しフレームシンク
ロナイザおよびプロセス装置等として利用する場合に
は、タイムベースコレクタ以外の他の通常の装置と比較
すると、前述のジッタ等による画質への影響、その他の
面でそれなりの特性となってしまうことになる。
【0011】さらにまた、フレームシンクロナイザの重
要機能は入力同期信号の一時的欠落および激しいノイズ
のときでも安定動作することであり、近年のフレームシ
ンクロナイザではこれに対処するために入力映像信号に
同期結合した同期信号を再発生させて使用する場合が多
く、タイムベースコレクタをフレームシンクロナイザと
して転用する場合はこの面でも劣ることになる。
要機能は入力同期信号の一時的欠落および激しいノイズ
のときでも安定動作することであり、近年のフレームシ
ンクロナイザではこれに対処するために入力映像信号に
同期結合した同期信号を再発生させて使用する場合が多
く、タイムベースコレクタをフレームシンクロナイザと
して転用する場合はこの面でも劣ることになる。
【0012】これは入力映像信号のバーストに基づくク
ロックで動作する同期信号発生回路を設け、入力映像信
号の水平および垂直同期信号に基づくリセットにより同
期結合して同期信号を再発生させるものであり、この水
平リセットは同期信号のノイズ等による誤ったリセット
を排除するために条件付けされたリセットを行い、前記
水平ジッタもこの再発生時のクロックで同期されること
により吸収される。
ロックで動作する同期信号発生回路を設け、入力映像信
号の水平および垂直同期信号に基づくリセットにより同
期結合して同期信号を再発生させるものであり、この水
平リセットは同期信号のノイズ等による誤ったリセット
を排除するために条件付けされたリセットを行い、前記
水平ジッタもこの再発生時のクロックで同期されること
により吸収される。
【0013】ただし、前記フレームシンクロナイザの入
力映像信号が他の非同期の映像信号に切換わったとき、
切換わってから実際に同期信号発生回路がリセットされ
るまでに前記水平リセットの条件付けを完成するために
遅延が生じ、その間、水平同期が外れる場合があり、こ
の方式の欠点となる。
力映像信号が他の非同期の映像信号に切換わったとき、
切換わってから実際に同期信号発生回路がリセットされ
るまでに前記水平リセットの条件付けを完成するために
遅延が生じ、その間、水平同期が外れる場合があり、こ
の方式の欠点となる。
【0014】本発明は、このような背景に行われたもの
であって、フレームシンクロナイザに転用して入力同期
信号の一時的欠落および激しいノイズのときでも安定動
作することができるタイムベースコレクタを提供するこ
とを目的とする。本発明は、フレームシンクロナイザに
転用して水平同期の乱れを排除することができるタイム
ベースコレクタを提供することを目的とする。
であって、フレームシンクロナイザに転用して入力同期
信号の一時的欠落および激しいノイズのときでも安定動
作することができるタイムベースコレクタを提供するこ
とを目的とする。本発明は、フレームシンクロナイザに
転用して水平同期の乱れを排除することができるタイム
ベースコレクタを提供することを目的とする。
【0015】
【課題を解決するための手段】本発明は、タイムベース
コレクタがその経済性および応用性によって本来の目的
以外に多く利用されているが、それが単なる転用である
がために、充分な性能を得られていない現実を改善する
ために行われたものである。
コレクタがその経済性および応用性によって本来の目的
以外に多く利用されているが、それが単なる転用である
がために、充分な性能を得られていない現実を改善する
ために行われたものである。
【0016】本発明のタイムベースコレクタは、フレー
ムシンクロナイザとしての特徴機能をローコストである
タイムベースコレクタに取り込み、かつ、入力映像信号
が時間軸変動を伴うVTR出力信号か、または、通常の
映像信号かを検知し、通常の映像信号に対しては同期信
号のジッタによる影響が少なく、またフレームシンクロ
ナイザの特徴を備えた回路機能に自動的に適応すること
を特徴とする。
ムシンクロナイザとしての特徴機能をローコストである
タイムベースコレクタに取り込み、かつ、入力映像信号
が時間軸変動を伴うVTR出力信号か、または、通常の
映像信号かを検知し、通常の映像信号に対しては同期信
号のジッタによる影響が少なく、またフレームシンクロ
ナイザの特徴を備えた回路機能に自動的に適応すること
を特徴とする。
【0017】前述のように、フレームシンクロナイザは
その特徴として入力映像信号に同期結合した同期信号発
生回路を使用する場合が多く、入力垂直同期信号はパル
ス幅が広くノイズに侵され難いので、フィールド毎に垂
直リセットを行うが、水平リセットはあらかじめ設定し
た条件によるリセットを行ってノイズ等による誤動作を
排除し、水平リセットの無い間は前記バースト信号に基
づくクロックにより自走動作を行う。
その特徴として入力映像信号に同期結合した同期信号発
生回路を使用する場合が多く、入力垂直同期信号はパル
ス幅が広くノイズに侵され難いので、フィールド毎に垂
直リセットを行うが、水平リセットはあらかじめ設定し
た条件によるリセットを行ってノイズ等による誤動作を
排除し、水平リセットの無い間は前記バースト信号に基
づくクロックにより自走動作を行う。
【0018】本発明によるタイムベースコレクタにも前
述のフレームシンクロナイザのような同期信号発生回路
を備え、前記水平リセットの条件付けは、例えば、リセ
ットはNTSCの場合は4フィールドシーケンスのカラ
ーフレームの関係により基本的には4フィールド毎に一
回とし、かつ入力垂直同期信号と前記再発生垂直同期信
号との位相関係が一定期間連続して正常状態を続けたと
きで、しかも入力水平同期信号と再発生水平同期信号と
の位相関係が一定期間連続して正常状態から外れた場合
のみに行うこと等とする。
述のフレームシンクロナイザのような同期信号発生回路
を備え、前記水平リセットの条件付けは、例えば、リセ
ットはNTSCの場合は4フィールドシーケンスのカラ
ーフレームの関係により基本的には4フィールド毎に一
回とし、かつ入力垂直同期信号と前記再発生垂直同期信
号との位相関係が一定期間連続して正常状態を続けたと
きで、しかも入力水平同期信号と再発生水平同期信号と
の位相関係が一定期間連続して正常状態から外れた場合
のみに行うこと等とする。
【0019】これにより、前記フレームシンクロナイザ
としてのモードの場合には、入力同期信号が一時的に欠
落したり、激しいノイズ時でも常に正確で安定な同期が
得られることになるが、さらに入力映像信号がタイムベ
ースコレクタとしてのモードか、またはフレームシンク
ロナイザとしてのモードであるかを判定する判定回路
と、これにしたがって適応動作する切換回路とを備え、
タイムベースコレクタとしてのモードの場合は同期分離
した水平および垂直同期信号を使用するがフレームシン
クロナイザとしてのモードの場合は前記同期信号発生回
路により再発生された水平および垂直同期信号を自動的
に切換えて使用する。
としてのモードの場合には、入力同期信号が一時的に欠
落したり、激しいノイズ時でも常に正確で安定な同期が
得られることになるが、さらに入力映像信号がタイムベ
ースコレクタとしてのモードか、またはフレームシンク
ロナイザとしてのモードであるかを判定する判定回路
と、これにしたがって適応動作する切換回路とを備え、
タイムベースコレクタとしてのモードの場合は同期分離
した水平および垂直同期信号を使用するがフレームシン
クロナイザとしてのモードの場合は前記同期信号発生回
路により再発生された水平および垂直同期信号を自動的
に切換えて使用する。
【0020】タイムベースコレクタとしてのモードかフ
レームシンクロナイザとしてのモードかの判定は、入力
水平同期信号の時間軸変動等の検知によるものとし、入
力水平同期信号と再発生水平同期信号との位相関係が例
えば10水平期間の一定期間連続して正常状態から外れ
ることなく、かつその状態が例えば10垂直期間の一定
期間連続したときにフレームシンクロナイザとしてのモ
ードとし、それ以外の状態ではタイムベースコレクタと
してのモードであるとして判定する。
レームシンクロナイザとしてのモードかの判定は、入力
水平同期信号の時間軸変動等の検知によるものとし、入
力水平同期信号と再発生水平同期信号との位相関係が例
えば10水平期間の一定期間連続して正常状態から外れ
ることなく、かつその状態が例えば10垂直期間の一定
期間連続したときにフレームシンクロナイザとしてのモ
ードとし、それ以外の状態ではタイムベースコレクタと
してのモードであるとして判定する。
【0021】これによりフレームシンクロナイザとして
のモードの場合には、前述のように同期結合して再発生
することによりジッタが吸収され安定した同期信号を使
用し、アナログ・ディジタル変換器およびメモリ書込み
等のクロック発生用のVCO(電圧制御発振器)または
PLL回路は、パルスの立ち上がり特性の良いこの再発
生した水平同期パルスで位相制御されることにより安定
した画質の良い映像信号を出力することができる。
のモードの場合には、前述のように同期結合して再発生
することによりジッタが吸収され安定した同期信号を使
用し、アナログ・ディジタル変換器およびメモリ書込み
等のクロック発生用のVCO(電圧制御発振器)または
PLL回路は、パルスの立ち上がり特性の良いこの再発
生した水平同期パルスで位相制御されることにより安定
した画質の良い映像信号を出力することができる。
【0022】前記判定回路の出力は前記同期信号の切換
えだけでなく、タイムベースコレクタとしてのモードと
フレームシンクロナイザとしてのモードのそれぞれに適
応するための機能回路の切換えを行うこともできる。
えだけでなく、タイムベースコレクタとしてのモードと
フレームシンクロナイザとしてのモードのそれぞれに適
応するための機能回路の切換えを行うこともできる。
【0023】また、前記フレームシンクロナイザにおい
ては入力映像信号が他の非同期の映像信号に切換わった
とき、それを検知してから同期信号発生回路が実際に水
平リセットされるまでの遅延の間に水平同期が外れる場
合があるが、本発明のタイムベースコレクタはこのよう
な場合に、判定回路の判定出力がフレームシンクロナイ
ザとしてのモードであるための条件から外れてタイムベ
ースコレクタとしてのモードとなり、入力同期信号がそ
のまま使用されることにより直ちに安定動作するため、
本発明のタイムベースコレクタは、フレームシンクロナ
イザのこのような欠点も改良することができる。
ては入力映像信号が他の非同期の映像信号に切換わった
とき、それを検知してから同期信号発生回路が実際に水
平リセットされるまでの遅延の間に水平同期が外れる場
合があるが、本発明のタイムベースコレクタはこのよう
な場合に、判定回路の判定出力がフレームシンクロナイ
ザとしてのモードであるための条件から外れてタイムベ
ースコレクタとしてのモードとなり、入力同期信号がそ
のまま使用されることにより直ちに安定動作するため、
本発明のタイムベースコレクタは、フレームシンクロナ
イザのこのような欠点も改良することができる。
【0024】すなわち、本発明は、タイムベースコレク
タであって、その特徴とするところは、入力映像信号に
同期結合し再生された同期信号を発生する同期信号発生
回路と、この入力映像信号が時間軸変動を伴うか否かを
判定する判定回路と、この判定回路の判定結果にしたが
って前記入力映像信号の同期信号または前記再生された
同期信号のいずれかを選択する切換回路とを備えたとこ
ろにある。
タであって、その特徴とするところは、入力映像信号に
同期結合し再生された同期信号を発生する同期信号発生
回路と、この入力映像信号が時間軸変動を伴うか否かを
判定する判定回路と、この判定回路の判定結果にしたが
って前記入力映像信号の同期信号または前記再生された
同期信号のいずれかを選択する切換回路とを備えたとこ
ろにある。
【0025】前記入力映像信号の水平同期信号および前
記同期信号発生回路により発生された水平同期信号の位
相関係が一定期間連続して正常状態から外れたか否かを
検知する手段を備え、前記判定回路は、この検知結果に
したがって、前記位相関係が一定期間連続して正常状態
から外れたときには前記入力映像信号が時間軸変動を伴
うと判定しこの判定後に前記位相関係が一定期間連続し
て正常状態を維持したときにはさらに前記位相関係が所
定期間連続して正常状態を維持するか否かを判定しその
結果として正常状態を維持したときには前記入力映像信
号が時間変動を伴わないと判定する手段を備えることが
望ましい。
記同期信号発生回路により発生された水平同期信号の位
相関係が一定期間連続して正常状態から外れたか否かを
検知する手段を備え、前記判定回路は、この検知結果に
したがって、前記位相関係が一定期間連続して正常状態
から外れたときには前記入力映像信号が時間軸変動を伴
うと判定しこの判定後に前記位相関係が一定期間連続し
て正常状態を維持したときにはさらに前記位相関係が所
定期間連続して正常状態を維持するか否かを判定しその
結果として正常状態を維持したときには前記入力映像信
号が時間変動を伴わないと判定する手段を備えることが
望ましい。
【0026】
【発明の実施の形態】発明の実施の形態を図1および図
2を参照して説明する。図1は本発明実施例のタイムベ
ースコレクタのブロック構成図である。図2は判定回路
のブロック構成図である。
2を参照して説明する。図1は本発明実施例のタイムベ
ースコレクタのブロック構成図である。図2は判定回路
のブロック構成図である。
【0027】本発明は、タイムベースコレクタであっ
て、その特徴とするところは、入力映像信号に同期結合
し再生された同期信号を発生する同期信号発生回路6
と、この入力映像信号が時間軸変動を伴うか否かを判定
する判定回路9と、この判定回路9の判定結果にしたが
って前記入力映像信号の同期信号または前記再生された
同期信号のいずれかを選択する切換回路7および8とを
備えたところにある。
て、その特徴とするところは、入力映像信号に同期結合
し再生された同期信号を発生する同期信号発生回路6
と、この入力映像信号が時間軸変動を伴うか否かを判定
する判定回路9と、この判定回路9の判定結果にしたが
って前記入力映像信号の同期信号または前記再生された
同期信号のいずれかを選択する切換回路7および8とを
備えたところにある。
【0028】前記入力映像信号の水平同期信号および同
期信号発生回路6により発生された水平同期信号の位相
関係が一定期間連続して正常状態から外れたか否かを検
知する手段を含むHリセット回路5を備え、図2に示す
ように、判定回路9は、この検知結果にしたがって、前
記位相関係が一定期間連続して正常状態から外れたとき
には前記入力映像信号が時間軸変動を伴うと判定しこの
判定後に前記位相関係が一定期間連続して正常状態を維
持したときにはさらに前記位相関係が所定期間連続して
正常状態を維持するか否かを判定しその結果として正常
状態を維持したときには前記入力映像信号が時間変動を
伴わないと判定する手段としてのフリップフロップ回路
23および26、ANDゲート回路24、計数回路25
を備えている。
期信号発生回路6により発生された水平同期信号の位相
関係が一定期間連続して正常状態から外れたか否かを検
知する手段を含むHリセット回路5を備え、図2に示す
ように、判定回路9は、この検知結果にしたがって、前
記位相関係が一定期間連続して正常状態から外れたとき
には前記入力映像信号が時間軸変動を伴うと判定しこの
判定後に前記位相関係が一定期間連続して正常状態を維
持したときにはさらに前記位相関係が所定期間連続して
正常状態を維持するか否かを判定しその結果として正常
状態を維持したときには前記入力映像信号が時間変動を
伴わないと判定する手段としてのフリップフロップ回路
23および26、ANDゲート回路24、計数回路25
を備えている。
【0029】
【実施例】本発明第一実施例を図1ないし図3を参照し
て説明する。図1および図2は上記のとおりである。図
3は判定回路の動作を説明するためのタイムチャートで
ある。
て説明する。図1および図2は上記のとおりである。図
3は判定回路の動作を説明するためのタイムチャートで
ある。
【0030】図1に示す端子1より入力された映像信号
は同期分離回路2およびバーストVCO回路3に接続さ
れ、同期分離回路2では同期信号を分離し、さらに入力
水平および垂直同期信号として分離され、それぞれ切換
回路7および8に入力される。
は同期分離回路2およびバーストVCO回路3に接続さ
れ、同期分離回路2では同期信号を分離し、さらに入力
水平および垂直同期信号として分離され、それぞれ切換
回路7および8に入力される。
【0031】バーストVCO回路3では、映像信号のバ
ーストにロックし、NTSCの場合には連続した3.5
8MHzのサブキャリアおよびサブキャリアの4倍の周
波数等のクロックを出力し、同期信号発生回路6ではこ
のクロックにより入力映像信号の同期と同一周波数の同
期信号を発生し、サブキャリアは端子14より色信号の
デコード等の回路に接続使用される。
ーストにロックし、NTSCの場合には連続した3.5
8MHzのサブキャリアおよびサブキャリアの4倍の周
波数等のクロックを出力し、同期信号発生回路6ではこ
のクロックにより入力映像信号の同期と同一周波数の同
期信号を発生し、サブキャリアは端子14より色信号の
デコード等の回路に接続使用される。
【0032】同期信号発生回路6は、Vリセット回路1
0により入力垂直同期信号を整形、位相調整したフィー
ルド毎の垂直リセットパルスと、Hリセット回路5によ
る入力水平同期信号に基づく水平リセットパルスとによ
ってリセットされることにより、入力映像信号に同期結
合した再発生水平および垂直同期信号を得ることができ
る。
0により入力垂直同期信号を整形、位相調整したフィー
ルド毎の垂直リセットパルスと、Hリセット回路5によ
る入力水平同期信号に基づく水平リセットパルスとによ
ってリセットされることにより、入力映像信号に同期結
合した再発生水平および垂直同期信号を得ることができ
る。
【0033】Hリセット回路5は、ノイズ等による同期
信号の異常時に誤ったリセットを排除するために、NT
SCでは4フィールドシーケンスのカラーフレームであ
ることから基本的には4フィールド毎に一回とし、かつ
入力垂直同期信号と再発生垂直同期信号との位相関係が
例えば10垂直期間連続して正常状態を続けたときで、
これは入力同期信号が安定状態であることを意味し、し
かも入力水平同期信号と再発生水平同期信号との位相関
係が例えば10水平期間連続して正常状態から外れたと
きを検知し、これらの全ての条件が揃ったときのみ水平
リセットパルスを出力する。
信号の異常時に誤ったリセットを排除するために、NT
SCでは4フィールドシーケンスのカラーフレームであ
ることから基本的には4フィールド毎に一回とし、かつ
入力垂直同期信号と再発生垂直同期信号との位相関係が
例えば10垂直期間連続して正常状態を続けたときで、
これは入力同期信号が安定状態であることを意味し、し
かも入力水平同期信号と再発生水平同期信号との位相関
係が例えば10水平期間連続して正常状態から外れたと
きを検知し、これらの全ての条件が揃ったときのみ水平
リセットパルスを出力する。
【0034】10水平期間連続して外れるということは
入力映像信号に時間軸変動がある場合を除けば、入力映
像信号が他の非同期の映像信号に切り換わったか、もし
くは何らかの原因で同期結合が外れたものとしてリセッ
ト条件の一つとし、ただし、それが10水平期間以内で
あれば、一時的なジッタと判断してリセット条件とはし
ない。
入力映像信号に時間軸変動がある場合を除けば、入力映
像信号が他の非同期の映像信号に切り換わったか、もし
くは何らかの原因で同期結合が外れたものとしてリセッ
ト条件の一つとし、ただし、それが10水平期間以内で
あれば、一時的なジッタと判断してリセット条件とはし
ない。
【0035】切換回路7および8は、端子1より入力し
た映像信号がフレームシンクロナイザとしてのモードの
ものであるか、またはタイムベースコレクタとしてのモ
ードのものであるかの判定回路9の判定出力により、フ
レームシンクロナイザとしてのモードでは同期信号発生
器6からのそれぞれ再発生された水平および垂直同期信
号が切換出力され、タイムベースコレクタとしてのモー
ドでは同期分離回路2からのそれぞれ入力水平および垂
直同期信号が切換出力され、それぞれ端子12および1
3を経由してメモリコントロール等の同期回路に使用さ
れ、また端子12の水平同期信号に同期して位相制御さ
れるPLL回路4によってクロックが生成されてアナロ
グ・ディジタル変換器、メモリ等のクロックとして端子
11より接続使用される。
た映像信号がフレームシンクロナイザとしてのモードの
ものであるか、またはタイムベースコレクタとしてのモ
ードのものであるかの判定回路9の判定出力により、フ
レームシンクロナイザとしてのモードでは同期信号発生
器6からのそれぞれ再発生された水平および垂直同期信
号が切換出力され、タイムベースコレクタとしてのモー
ドでは同期分離回路2からのそれぞれ入力水平および垂
直同期信号が切換出力され、それぞれ端子12および1
3を経由してメモリコントロール等の同期回路に使用さ
れ、また端子12の水平同期信号に同期して位相制御さ
れるPLL回路4によってクロックが生成されてアナロ
グ・ディジタル変換器、メモリ等のクロックとして端子
11より接続使用される。
【0036】判定回路9の詳細を図2のブロック構成図
により説明する。接続点21には、図1のHリセット回
路5における入力水平同期信号と再発生水平同期信号と
の位相関係が10水平期間連続して正常状態から外れた
ときを検知した信号を接続利用する。本発明実施例で
は、Hリセット回路5の検知出力を用いたが、独立した
回路を用いてもよい。これは図2のフリップフロップ回
路23および26に接続される。
により説明する。接続点21には、図1のHリセット回
路5における入力水平同期信号と再発生水平同期信号と
の位相関係が10水平期間連続して正常状態から外れた
ときを検知した信号を接続利用する。本発明実施例で
は、Hリセット回路5の検知出力を用いたが、独立した
回路を用いてもよい。これは図2のフリップフロップ回
路23および26に接続される。
【0037】このHリセット回路5の検知出力を図3の
タイムチャートのAに示して説明すると、この波形の立
ち上がりは水平同期信号が10水平期間連続して正常位
相状態から外れたときであり、立ち下がりはHリセット
回路5のリセット条件である水平同期信号が10水平期
間連続して正常位相状態となり実際にリセットされたと
きであって、この波形の立ち上がりを使用して計数回路
25のカウントおよびフリップフロップ回路26はリセ
ットされて出力が零レベルとなり、また、フリップフロ
ップ回路23は波形の立ち下がりによりセットされるこ
とにより出力が“1”レベルとなるため、接続点22に
接続した入力垂直同期信号はANDゲート回路24のゲ
ートが開くことにより計数回路25に入力して垂直同期
信号のカウントを開始する。
タイムチャートのAに示して説明すると、この波形の立
ち上がりは水平同期信号が10水平期間連続して正常位
相状態から外れたときであり、立ち下がりはHリセット
回路5のリセット条件である水平同期信号が10水平期
間連続して正常位相状態となり実際にリセットされたと
きであって、この波形の立ち上がりを使用して計数回路
25のカウントおよびフリップフロップ回路26はリセ
ットされて出力が零レベルとなり、また、フリップフロ
ップ回路23は波形の立ち下がりによりセットされるこ
とにより出力が“1”レベルとなるため、接続点22に
接続した入力垂直同期信号はANDゲート回路24のゲ
ートが開くことにより計数回路25に入力して垂直同期
信号のカウントを開始する。
【0038】計数回路25はカウントの途中で水平同期
信号の10水平期間連続した位相外れが起きたときはリ
セットされるが、10カウントが無事終了すると自己リ
セットするとともに、図3のCのようなパルスを出力
し、これによりフリップフロップ回路23はリセットさ
れて出力が“0”レベルとなることによりANDゲート
回路24はゲートを閉じ、一方、フリップフロップ回路
26はセットされて出力は“1”レベルとなるものであ
る。フリップフロップ回路23および26の出力のタイ
ムチャートを図3のBおよびDに示す。
信号の10水平期間連続した位相外れが起きたときはリ
セットされるが、10カウントが無事終了すると自己リ
セットするとともに、図3のCのようなパルスを出力
し、これによりフリップフロップ回路23はリセットさ
れて出力が“0”レベルとなることによりANDゲート
回路24はゲートを閉じ、一方、フリップフロップ回路
26はセットされて出力は“1”レベルとなるものであ
る。フリップフロップ回路23および26の出力のタイ
ムチャートを図3のBおよびDに示す。
【0039】フリップフロップ回路26の出力は接続点
27に接続され、これは図1の判定回路9の出力と同等
あり、“0”レベルはタイムベースコレクタとしてのモ
ードを示し、“1”レベルはフレームシンクロナイザと
してモードを示すものであるが、いま、フレームシンク
ロナイザとしてのモードにあって入力が非同期の他の映
像信号に切換わった場合に、前述の水平同期信号の10
水平期間連続外れが起き図3の波形Dのようにフリップ
フロップ回路26はリセットされ、計数回路25の10
カウントが終わってフリップフロップ回路26がセット
されるまでの間は、入力がフレームシンクロナイザとし
てのモードであっても図3の波形Dはタイムベースコレ
クタとしてのモードを示す出力(“0”レベル)となっ
て入力水平および垂直同期信号を直接使用することにな
り、したがって前述のようなフレームシンクロナイザに
おける同期信号発生回路6のリセットの遅延による水平
同期の外れは無くなる。
27に接続され、これは図1の判定回路9の出力と同等
あり、“0”レベルはタイムベースコレクタとしてのモ
ードを示し、“1”レベルはフレームシンクロナイザと
してモードを示すものであるが、いま、フレームシンク
ロナイザとしてのモードにあって入力が非同期の他の映
像信号に切換わった場合に、前述の水平同期信号の10
水平期間連続外れが起き図3の波形Dのようにフリップ
フロップ回路26はリセットされ、計数回路25の10
カウントが終わってフリップフロップ回路26がセット
されるまでの間は、入力がフレームシンクロナイザとし
てのモードであっても図3の波形Dはタイムベースコレ
クタとしてのモードを示す出力(“0”レベル)となっ
て入力水平および垂直同期信号を直接使用することにな
り、したがって前述のようなフレームシンクロナイザに
おける同期信号発生回路6のリセットの遅延による水平
同期の外れは無くなる。
【0040】また、時間軸変動のある映像信号入力の場
合は、前述の図1の同期信号発生回路6のリセット条件
である垂直同期信号の位相関係が10垂直期間連続して
正常の条件は成立せず、したがって、水平同期信号の位
相関係も10水平期間連続して外れの状態が続きタイム
ベースコレクタとしてのモードの状態となる。
合は、前述の図1の同期信号発生回路6のリセット条件
である垂直同期信号の位相関係が10垂直期間連続して
正常の条件は成立せず、したがって、水平同期信号の位
相関係も10水平期間連続して外れの状態が続きタイム
ベースコレクタとしてのモードの状態となる。
【0041】図1の判定回路9の出力は切換回路7およ
び8の切換えだけでなく、タイムベースコレクタとして
のモードと、フレームシンクロナイザとしてのモードの
それぞれに適応する他の機能回路の切換えも可能であ
る。
び8の切換えだけでなく、タイムベースコレクタとして
のモードと、フレームシンクロナイザとしてのモードの
それぞれに適応する他の機能回路の切換えも可能であ
る。
【0042】本発明による装置は、このように時間軸変
動の無い通常の映像信号入力時には、フレームシンクロ
ナイザの特徴である入力映像信号に同期結合した新たな
同期信号を再発生する機能を付加し、自動的な適応切換
によって入力同期信号の欠落や激しいノイズ時でも安定
に動作し、また基本構成がタイムベースコレクタである
ために欠点となる同期信号波形の鈍りによるジッタに関
しては再発生したジッタの無い、安定した同期信号およ
びこの水平同期信号に基づいてPLL回路4により生成
されるクロックを使用することによって画質が向上し、
さらにフレームシンクロナイザの欠点であった入力映像
信号が非同期の他の映像信号に切換わったときに同期信
号発生回路の水平リセット条件のために一時的に水平同
期が外れることを防止できる。
動の無い通常の映像信号入力時には、フレームシンクロ
ナイザの特徴である入力映像信号に同期結合した新たな
同期信号を再発生する機能を付加し、自動的な適応切換
によって入力同期信号の欠落や激しいノイズ時でも安定
に動作し、また基本構成がタイムベースコレクタである
ために欠点となる同期信号波形の鈍りによるジッタに関
しては再発生したジッタの無い、安定した同期信号およ
びこの水平同期信号に基づいてPLL回路4により生成
されるクロックを使用することによって画質が向上し、
さらにフレームシンクロナイザの欠点であった入力映像
信号が非同期の他の映像信号に切換わったときに同期信
号発生回路の水平リセット条件のために一時的に水平同
期が外れることを防止できる。
【0043】すなわち、本発明装置の基本構成がタイム
ベースコレクタであるがためにフレームシンクロナイザ
およびプロセス装置等として使用する場合に欠点となっ
た前記ジッタによる画質の劣化を排除し、フレームシン
クロナイザの欠点であった前記一時的水平同期の乱れを
排除し、フレームシンクロナイザの特徴である前記同期
信号の欠落および激しいノイズ時でも安定動作する機能
を付加することにより、タイムベースコレクタを従来よ
り性能良く広範囲な用途に対して利用でき、便利で経済
的な装置を実現することができる。
ベースコレクタであるがためにフレームシンクロナイザ
およびプロセス装置等として使用する場合に欠点となっ
た前記ジッタによる画質の劣化を排除し、フレームシン
クロナイザの欠点であった前記一時的水平同期の乱れを
排除し、フレームシンクロナイザの特徴である前記同期
信号の欠落および激しいノイズ時でも安定動作する機能
を付加することにより、タイムベースコレクタを従来よ
り性能良く広範囲な用途に対して利用でき、便利で経済
的な装置を実現することができる。
【0044】
【発明の効果】以上説明したように、本発明によれば、
フレームシンクロナイザに転用して入力同期信号の一時
的欠落および激しいノイズのときでも安定動作すること
ができるタイムベースコレクタを実現することができ
る。また、フレームシンクロナイザに転用して水平同期
の乱れを排除することができるタイムベースコレクタを
実現することができる。
フレームシンクロナイザに転用して入力同期信号の一時
的欠落および激しいノイズのときでも安定動作すること
ができるタイムベースコレクタを実現することができ
る。また、フレームシンクロナイザに転用して水平同期
の乱れを排除することができるタイムベースコレクタを
実現することができる。
【図1】本発明実施例のタイムベースコレクタのブロッ
ク構成図。
ク構成図。
【図2】判定回路のブロック構成図。
【図3】判定回路の動作を説明するためのタイムチャー
ト。
ト。
【図4】従来のタイムベースコレクタのブロック構成
図。
図。
1、11、12、13、14 端子 2 同期分離回路 3 バーストVCO回路 4 PLL回路 5 Hリセット回路 6 同期信号発生回路 7、8 切換回路 9 判定回路 10 Vリセット回路 21、22、27 接続点 23、26 フリップフロップ回路 24 ANDゲート回路 25 計数回路
Claims (1)
- 【請求項1】 入力映像信号に同期結合し再生された同
期信号を発生する同期信号発生回路と、この入力映像信
号が時間軸変動を伴うか否かを判定する判定回路と、こ
の判定回路の判定結果にしたがって前記入力映像信号の
同期信号または前記再生された同期信号のいずれかを選
択する切換回路と、前記入力映像信号の水平同期信号お
よび前記同期信号発生回路により発生された水平同期信
号の位相関係が一定期間連続して正常状態から外れたか
否かを検知する手段とを備え、 前記判定回路は、この検知結果にしたがって、前記位相
関係が一定期間連続して正常状態から外れたときには前
記入力映像信号が時間軸変動を伴うと判定しこの判定後
に前記位相関係が一定期間連続して正常状態を維持した
ときにはさらに前記位相関係が所定期間連続して正常状
態を維持するか否かを判定しその結果として正常状態を
維持したときには前記入力映像信号が時間軸変動を伴わ
ないと判定する手段を備えた ことを特徴とするタイムベ
ースコレクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09360404A JP3133288B2 (ja) | 1997-12-26 | 1997-12-26 | タイムベースコレクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09360404A JP3133288B2 (ja) | 1997-12-26 | 1997-12-26 | タイムベースコレクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11196381A JPH11196381A (ja) | 1999-07-21 |
JP3133288B2 true JP3133288B2 (ja) | 2001-02-05 |
Family
ID=18469266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09360404A Expired - Fee Related JP3133288B2 (ja) | 1997-12-26 | 1997-12-26 | タイムベースコレクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3133288B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3702783B2 (ja) | 2000-12-14 | 2005-10-05 | 株式会社日立製作所 | ビデオ信号処理装置 |
DE102007001843B4 (de) * | 2007-01-12 | 2010-11-18 | Inova Semiconductors Gmbh | Verfahren zum Verarbeiten von Bilddaten |
-
1997
- 1997-12-26 JP JP09360404A patent/JP3133288B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11196381A (ja) | 1999-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6150432B2 (ja) | ||
EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
EP0470827B1 (en) | Synchronizing signal selection circuit | |
JP3133288B2 (ja) | タイムベースコレクタ | |
JPH09182029A (ja) | ジッタ低減回路 | |
JP2002010217A (ja) | ビデオ信号処理装置 | |
EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
JP4663134B2 (ja) | アナログ・ビデオ信号のa/d変換装置および方法 | |
JPS6120711Y2 (ja) | ||
JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
JP2982524B2 (ja) | クロック発生回路 | |
JPH05207413A (ja) | 映像信号の処理装置 | |
JP2001268525A (ja) | タイムベースコレクタ回路 | |
JPH0767144B2 (ja) | 画像信号用同期回路 | |
JP2805097B2 (ja) | 時間軸誤差補正装置 | |
JP2570383B2 (ja) | デジタル信号挿入装置 | |
JP3140202B2 (ja) | ゴースト除去装置 | |
JP2002199338A (ja) | 記録再生装置、及び出力装置 | |
JPH025694A (ja) | 映像信号再生装置 | |
JPS6232784A (ja) | ビデオテ−プレコ−ダにおける時間軸変動補正方式 | |
JPH01256886A (ja) | 文字信号重畳装置 | |
JPS622514B2 (ja) | ||
JPH0666771B2 (ja) | 位相同期回路 | |
JP2003046806A (ja) | 映像信号記録装置及び映像信号処理装置 | |
JPH0738855A (ja) | 水平同期信号挿入回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |