JP3133288B2 - Time base collector - Google Patents
Time base collectorInfo
- Publication number
- JP3133288B2 JP3133288B2 JP09360404A JP36040497A JP3133288B2 JP 3133288 B2 JP3133288 B2 JP 3133288B2 JP 09360404 A JP09360404 A JP 09360404A JP 36040497 A JP36040497 A JP 36040497A JP 3133288 B2 JP3133288 B2 JP 3133288B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time
- video signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＶＴＲ映像信号の
時間軸補正装置（タイムベースコレクタ）であるととも
に、通常の映像信号を入力した場合にも、自動的に適応
動作することにより外部同期結合装置（フレームシンク
ロナイザ）として性能良く利用できる装置に関する。本
発明による装置は、タイムベースコレクタおよびフレー
ムシンクロナイザとして一般ビデオ業界において幅広く
利用することができる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for correcting the time axis of a VTR video signal (time base corrector). The present invention relates to a device that can be used with good performance as a device (frame synchronizer). The device according to the invention can be widely used in the general video industry as a time base collector and a frame synchronizer.
【０００２】[0002]
【従来の技術】従来よりタイムベースコレクタは、ＶＴ
Ｒ再生信号の時間軸補正装置としてビデオ業界で広く大
量に使用されており、近年の汎用タイムベースコレクタ
はコンポーネントプロセス方式が多く、フレームメモリ
を内蔵し、映像出力信号はゲンロックによる外部同期結
合機能があり、新たに標準規格の同期信号に付け替えら
れ、さらにはコンポジット、コンポーネントなどの信号
変換機能、ノイズリダクション機能その他の多機能性を
有する機種が多い。2. Description of the Related Art Conventionally, a time base collector has been known as a VT.
It is widely used in the video industry as a time axis correction device for R playback signals. In recent years, general-purpose time base collectors have many component process systems, have a built-in frame memory, and the video output signal has an external synchronous coupling function by genlock. Yes, there are many models that are newly replaced with standard-standard synchronization signals, and further have signal conversion functions such as composites and components, noise reduction functions, and other multifunctional functions.
【０００３】通常一般のＶＴＲはＶＨＳなどのように低
域変換色信号記録方式が多いが、これらのＶＴＲの映像
出力信号はガードバンドノイズおよびヘッド切換ノイ
ズ、ドロップアウト等のノイズが多いのでタイムベース
コレクタにおいてはそれなりに、これらのノイズ等に対
処する対策を講じている。[0003] Ordinary VTRs generally use a low-frequency conversion color signal recording system such as VHS. However, the video output signals of these VTRs include a lot of noise such as guard band noise, head switching noise, and dropout, so that the time base is low. As such, the collector has taken measures to deal with these noises and the like.
【０００４】一方、フレームシンクロナイザはゲンロッ
クによる外部同期結合装置であるが、放送用機器として
の性格が強いので仕様等は放送用基準に基づくものが多
く、したがって汎用タイムベースコレクタのように一般
業務用に大量に生産されているものに比較すると相当に
高価な装置である。On the other hand, the frame synchronizer is an external synchronous coupling device based on genlock. However, since it has a strong characteristic as a broadcasting device, its specifications and the like are often based on the broadcasting standard. This is a considerably more expensive device than what is produced in large quantities.
【０００５】ところで、近年はＣＣＴＶ等あらゆるビデ
オシステム分野でフレームシンクロナイザを必要とする
場合が多く、そこで安価でしかも多機能で外部同期結合
機能を有するタイムベースコレクタを本来の時間軸補正
の目的だけでなく、時間軸変動のない通常の映像信号に
おいてもフレームシンクロナイザとしてまたはプロセス
装置等として多目的に転用して利用することがとても多
くなっている。In recent years, a frame synchronizer is often required in all video system fields such as CCTV. Therefore, a time-base collector having an inexpensive, multifunctional, and external synchronization coupling function is used only for the purpose of correcting the original time axis. In addition, even in the case of a normal video signal having no time-axis fluctuation, it is very often used for a multipurpose purpose as a frame synchronizer or a process device.
【０００６】従来のタイムベースコレクタを図４を参照
して説明する。図４は従来のタイムベースコレクタのブ
ロック構成図である。端子１の入力映像信号は同期分離
回路２およびバーストＶＣＯ回路３に入力され、それぞ
れ水平および垂直同期信号およびサブキャリアとしてそ
れぞれ端子１２、１３および１４に出力されてそれぞれ
同期回路、色信号のデコード回路等に接続使用される。A conventional time base collector will be described with reference to FIG. FIG. 4 is a block diagram of a conventional time base collector. An input video signal at a terminal 1 is input to a sync separation circuit 2 and a burst VCO circuit 3, and output to terminals 12, 13 and 14 as horizontal and vertical sync signals and subcarriers, respectively, to output a sync circuit and a color signal decode circuit, respectively. Used to connect to etc.
【０００７】通常一般に使用されている前記ＶＴＲの映
像出力信号は、サブキャリアとＹ信号との間にはインタ
ーリービングの関係がないので、タイムベースコレクタ
のアナログ・ディジタル変換器およびメモリ書込み等に
用いるクロックとしてはバースト信号に基づくクロック
は使用できず、端子１２の水平同期信号により位相制御
されるＰＬＬ回路４によって生成される端子１１のクロ
ックが使用される。The video output signal of the VTR, which is generally used, has no interleaving relationship between the subcarrier and the Y signal, and is therefore used for an analog-to-digital converter of a time base collector and for writing to a memory. As the clock, a clock based on the burst signal cannot be used, and the clock at the terminal 11 generated by the PLL circuit 4 whose phase is controlled by the horizontal synchronization signal at the terminal 12 is used.
【０００８】端子１２の水平同期信号の乱れは画像の乱
れとなり、ジッタは画質に影響し、さらにこの水平同期
信号により位相制御されるＰＬＬ回路４で生成されるク
ロックのジッタとなって画質に影響することになるが、
同期分離回路２ではノイズに対処するためにローパスフ
ィルタのカットオフ周波数、および同期信号積分回路の
積分時定数をかなり低い周波数に設定する等の対策を行
っている。The disturbance of the horizontal synchronizing signal at the terminal 12 causes the image to be disturbed, and the jitter affects the image quality. Further, the jitter becomes a clock jitter generated by the PLL circuit 4 whose phase is controlled by the horizontal synchronizing signal, thereby affecting the image quality. Will be
The sync separation circuit 2 takes measures such as setting the cut-off frequency of the low-pass filter and the integration time constant of the sync signal integration circuit to a considerably low frequency in order to deal with noise.
【０００９】しかし、その結果同期パルス波形の立ち上
がり特性が鈍ることによるジッタが増加して画質に影響
することになるが、通常一般のＶＴＲ出力の映像はもと
もとそれほど高画質を望めない場合も多く、同期ノイズ
との絡みにおいて妥協して使用している場合が多い。However, as a result, the jitter due to the slow rising characteristic of the synchronous pulse waveform is increased, which affects the image quality. However, in general, the video of a general VTR output cannot originally be expected to have such a high quality in many cases. They are often used in a compromise with synchronization noise.
【００１０】[0010]
【発明が解決しようとする課題】汎用タイムベースコレ
クタは前述のような状況にあるので、タイムベースコレ
クタを転用して通常の映像信号を入力しフレームシンク
ロナイザおよびプロセス装置等として利用する場合に
は、タイムベースコレクタ以外の他の通常の装置と比較
すると、前述のジッタ等による画質への影響、その他の
面でそれなりの特性となってしまうことになる。Since the general-purpose time base collector is in the above-described situation, when the time base collector is diverted and a normal video signal is input and used as a frame synchronizer and a process device, etc. Compared with other normal devices other than the time base collector, the above-described effects on the image quality due to the jitter and the like, and other characteristics, result in appropriate characteristics.
【００１１】さらにまた、フレームシンクロナイザの重
要機能は入力同期信号の一時的欠落および激しいノイズ
のときでも安定動作することであり、近年のフレームシ
ンクロナイザではこれに対処するために入力映像信号に
同期結合した同期信号を再発生させて使用する場合が多
く、タイムベースコレクタをフレームシンクロナイザと
して転用する場合はこの面でも劣ることになる。Further, an important function of the frame synchronizer is to operate stably even in the event of a temporary loss of the input synchronizing signal and severe noise. In recent years, the frame synchronizer has been synchronously coupled to the input video signal in order to cope with this. In many cases, the synchronization signal is regenerated and used, and when the time base collector is diverted as a frame synchronizer, it is inferior in this aspect as well.
【００１２】これは入力映像信号のバーストに基づくク
ロックで動作する同期信号発生回路を設け、入力映像信
号の水平および垂直同期信号に基づくリセットにより同
期結合して同期信号を再発生させるものであり、この水
平リセットは同期信号のノイズ等による誤ったリセット
を排除するために条件付けされたリセットを行い、前記
水平ジッタもこの再発生時のクロックで同期されること
により吸収される。This is provided with a synchronizing signal generating circuit which operates with a clock based on a burst of an input video signal, and synchronously couples by resetting the input video signal based on horizontal and vertical synchronizing signals to regenerate a synchronizing signal. This horizontal reset performs a conditional reset in order to eliminate an erroneous reset due to noise of the synchronization signal or the like, and the horizontal jitter is absorbed by being synchronized with the clock at the time of the re-generation.
【００１３】ただし、前記フレームシンクロナイザの入
力映像信号が他の非同期の映像信号に切換わったとき、
切換わってから実際に同期信号発生回路がリセットされ
るまでに前記水平リセットの条件付けを完成するために
遅延が生じ、その間、水平同期が外れる場合があり、こ
の方式の欠点となる。However, when the input video signal of the frame synchronizer is switched to another asynchronous video signal,
There is a delay from completion of switching to completion of the horizontal reset condition before the synchronization signal generating circuit is actually reset, during which horizontal synchronization may be lost, which is a drawback of this method.
【００１４】本発明は、このような背景に行われたもの
であって、フレームシンクロナイザに転用して入力同期
信号の一時的欠落および激しいノイズのときでも安定動
作することができるタイムベースコレクタを提供するこ
とを目的とする。本発明は、フレームシンクロナイザに
転用して水平同期の乱れを排除することができるタイム
ベースコレクタを提供することを目的とする。The present invention has been made in such a background, and provides a time base collector which can be diverted to a frame synchronizer and can operate stably even in the case of a temporary loss of an input synchronization signal and severe noise. The purpose is to do. SUMMARY OF THE INVENTION It is an object of the present invention to provide a time base collector which can be used as a frame synchronizer to eliminate disturbance of horizontal synchronization.
【００１５】[0015]
【課題を解決するための手段】本発明は、タイムベース
コレクタがその経済性および応用性によって本来の目的
以外に多く利用されているが、それが単なる転用である
がために、充分な性能を得られていない現実を改善する
ために行われたものである。SUMMARY OF THE INVENTION In the present invention, the time base collector is often used for purposes other than its original purpose due to its economical efficiency and applicability. This is done to improve the reality that has not been obtained.
【００１６】本発明のタイムベースコレクタは、フレー
ムシンクロナイザとしての特徴機能をローコストである
タイムベースコレクタに取り込み、かつ、入力映像信号
が時間軸変動を伴うＶＴＲ出力信号か、または、通常の
映像信号かを検知し、通常の映像信号に対しては同期信
号のジッタによる影響が少なく、またフレームシンクロ
ナイザの特徴を備えた回路機能に自動的に適応すること
を特徴とする。The time base collector of the present invention incorporates a characteristic function as a frame synchronizer into a low-cost time base collector, and determines whether an input video signal is a VTR output signal with time axis fluctuation or a normal video signal. , The effect of the jitter of the synchronizing signal is small for a normal video signal, and the circuit function is automatically adapted to a circuit function having the characteristics of a frame synchronizer.
【００１７】前述のように、フレームシンクロナイザは
その特徴として入力映像信号に同期結合した同期信号発
生回路を使用する場合が多く、入力垂直同期信号はパル
ス幅が広くノイズに侵され難いので、フィールド毎に垂
直リセットを行うが、水平リセットはあらかじめ設定し
た条件によるリセットを行ってノイズ等による誤動作を
排除し、水平リセットの無い間は前記バースト信号に基
づくクロックにより自走動作を行う。As described above, the frame synchronizer is often characterized by using a synchronizing signal generating circuit synchronously coupled to the input video signal. The input vertical synchronizing signal has a wide pulse width and is hardly affected by noise. In the horizontal reset, a reset under preset conditions is performed to eliminate malfunction due to noise or the like, and a self-running operation is performed by a clock based on the burst signal during the absence of a horizontal reset.
【００１８】本発明によるタイムベースコレクタにも前
述のフレームシンクロナイザのような同期信号発生回路
を備え、前記水平リセットの条件付けは、例えば、リセ
ットはＮＴＳＣの場合は４フィールドシーケンスのカラ
ーフレームの関係により基本的には４フィールド毎に一
回とし、かつ入力垂直同期信号と前記再発生垂直同期信
号との位相関係が一定期間連続して正常状態を続けたと
きで、しかも入力水平同期信号と再発生水平同期信号と
の位相関係が一定期間連続して正常状態から外れた場合
のみに行うこと等とする。The time base collector according to the present invention is also provided with a synchronizing signal generating circuit such as the above-mentioned frame synchronizer, and the condition of the horizontal reset is, for example, in the case of NTSC, the reset is basically based on the relationship between the color frames of a 4-field sequence. Specifically, it is performed once every four fields, and when the phase relationship between the input vertical synchronizing signal and the regenerated vertical synchronizing signal has been in a normal state continuously for a certain period, and the input horizontal synchronizing signal and the regenerated horizontal synchronizing signal This operation is performed only when the phase relationship with the synchronization signal deviates from the normal state continuously for a certain period of time.
【００１９】これにより、前記フレームシンクロナイザ
としてのモードの場合には、入力同期信号が一時的に欠
落したり、激しいノイズ時でも常に正確で安定な同期が
得られることになるが、さらに入力映像信号がタイムベ
ースコレクタとしてのモードか、またはフレームシンク
ロナイザとしてのモードであるかを判定する判定回路
と、これにしたがって適応動作する切換回路とを備え、
タイムベースコレクタとしてのモードの場合は同期分離
した水平および垂直同期信号を使用するがフレームシン
クロナイザとしてのモードの場合は前記同期信号発生回
路により再発生された水平および垂直同期信号を自動的
に切換えて使用する。Thus, in the mode as the frame synchronizer, an accurate and stable synchronization can be always obtained even when an input synchronization signal is temporarily lost or severe noise is generated. A determination circuit for determining whether the mode is a time base collector or a mode as a frame synchronizer, and a switching circuit that adaptively operates according to the determination circuit,
In the case of a mode as a time base collector, horizontal and vertical synchronizing signals separated from each other are used. In the case of a mode as a frame synchronizer, the horizontal and vertical synchronizing signals regenerated by the synchronizing signal generating circuit are automatically switched. use.
【００２０】タイムベースコレクタとしてのモードかフ
レームシンクロナイザとしてのモードかの判定は、入力
水平同期信号の時間軸変動等の検知によるものとし、入
力水平同期信号と再発生水平同期信号との位相関係が例
えば１０水平期間の一定期間連続して正常状態から外れ
ることなく、かつその状態が例えば１０垂直期間の一定
期間連続したときにフレームシンクロナイザとしてのモ
ードとし、それ以外の状態ではタイムベースコレクタと
してのモードであるとして判定する。The determination as to whether the mode is a time base collector mode or a frame synchronizer mode is based on the detection of a time axis variation or the like of the input horizontal synchronization signal, and the phase relationship between the input horizontal synchronization signal and the regenerated horizontal synchronization signal is determined. For example, a mode as a frame synchronizer is performed when the state does not deviate from a normal state for a predetermined period of 10 horizontal periods continuously and when the state is continued for a predetermined period of 10 vertical periods, for example. Is determined.
【００２１】これによりフレームシンクロナイザとして
のモードの場合には、前述のように同期結合して再発生
することによりジッタが吸収され安定した同期信号を使
用し、アナログ・ディジタル変換器およびメモリ書込み
等のクロック発生用のＶＣＯ（電圧制御発振器）または
ＰＬＬ回路は、パルスの立ち上がり特性の良いこの再発
生した水平同期パルスで位相制御されることにより安定
した画質の良い映像信号を出力することができる。As a result, in the case of the mode as a frame synchronizer, a stable synchronizing signal is used by absorbing the jitter by synchronizing and regenerating as described above and using the analog-to-digital converter and memory writing. A VCO (Voltage Controlled Oscillator) or PLL circuit for clock generation can output a stable and high-quality video signal by being phase-controlled by the regenerated horizontal synchronization pulse having a good pulse rising characteristic.
【００２２】前記判定回路の出力は前記同期信号の切換
えだけでなく、タイムベースコレクタとしてのモードと
フレームシンクロナイザとしてのモードのそれぞれに適
応するための機能回路の切換えを行うこともできる。The output of the determination circuit can perform not only switching of the synchronization signal but also switching of a functional circuit for adapting to a mode as a time base collector and a mode as a frame synchronizer.
【００２３】また、前記フレームシンクロナイザにおい
ては入力映像信号が他の非同期の映像信号に切換わった
とき、それを検知してから同期信号発生回路が実際に水
平リセットされるまでの遅延の間に水平同期が外れる場
合があるが、本発明のタイムベースコレクタはこのよう
な場合に、判定回路の判定出力がフレームシンクロナイ
ザとしてのモードであるための条件から外れてタイムベ
ースコレクタとしてのモードとなり、入力同期信号がそ
のまま使用されることにより直ちに安定動作するため、
本発明のタイムベースコレクタは、フレームシンクロナ
イザのこのような欠点も改良することができる。Further, in the frame synchronizer, when the input video signal is switched to another asynchronous video signal, the horizontal synchronizer generates a horizontal signal during a delay from when the input video signal is detected to when the synchronization signal generation circuit is actually reset horizontally. Synchronization may be lost, but in such a case, the time base collector of the present invention deviates from the condition for the judgment output of the judgment circuit to be in the mode as a frame synchronizer, and enters the mode as a time base collector, and enters the input synchronizing mode. Because the signal is used as it is, it will operate stably immediately,
The time base collector of the present invention can also remedy such disadvantages of the frame synchronizer.
【００２４】すなわち、本発明は、タイムベースコレク
タであって、その特徴とするところは、入力映像信号に
同期結合し再生された同期信号を発生する同期信号発生
回路と、この入力映像信号が時間軸変動を伴うか否かを
判定する判定回路と、この判定回路の判定結果にしたが
って前記入力映像信号の同期信号または前記再生された
同期信号のいずれかを選択する切換回路とを備えたとこ
ろにある。That is, the present invention relates to a time base collector, which is characterized by a synchronizing signal generating circuit for synchronizing with an input video signal to generate a reproduced synchronizing signal, A determination circuit for determining whether or not there is an axis fluctuation, and a switching circuit for selecting either the synchronization signal of the input video signal or the reproduced synchronization signal according to the determination result of the determination circuit. is there.
【００２５】前記入力映像信号の水平同期信号および前
記同期信号発生回路により発生された水平同期信号の位
相関係が一定期間連続して正常状態から外れたか否かを
検知する手段を備え、前記判定回路は、この検知結果に
したがって、前記位相関係が一定期間連続して正常状態
から外れたときには前記入力映像信号が時間軸変動を伴
うと判定しこの判定後に前記位相関係が一定期間連続し
て正常状態を維持したときにはさらに前記位相関係が所
定期間連続して正常状態を維持するか否かを判定しその
結果として正常状態を維持したときには前記入力映像信
号が時間変動を伴わないと判定する手段を備えることが
望ましい。Means for detecting whether or not the phase relationship between the horizontal synchronizing signal of the input video signal and the horizontal synchronizing signal generated by the synchronizing signal generating circuit has deviated from a normal state continuously for a certain period of time; According to the detection result, when the phase relationship deviates from the normal state continuously for a certain period of time, it is determined that the input video signal is accompanied by time-axis fluctuation, and after this determination, the phase relationship is continuously normal for a certain period of time. Means for judging whether or not the phase relationship maintains a normal state continuously for a predetermined period, and judging that the input video signal does not involve time fluctuation when the normal state is maintained as a result. It is desirable.
【００２６】[0026]
【発明の実施の形態】発明の実施の形態を図１および図
２を参照して説明する。図１は本発明実施例のタイムベ
ースコレクタのブロック構成図である。図２は判定回路
のブロック構成図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram of a time base collector according to an embodiment of the present invention. FIG. 2 is a block diagram of the determination circuit.
【００２７】本発明は、タイムベースコレクタであっ
て、その特徴とするところは、入力映像信号に同期結合
し再生された同期信号を発生する同期信号発生回路６
と、この入力映像信号が時間軸変動を伴うか否かを判定
する判定回路９と、この判定回路９の判定結果にしたが
って前記入力映像信号の同期信号または前記再生された
同期信号のいずれかを選択する切換回路７および８とを
備えたところにある。The present invention relates to a time base collector, which is characterized by a synchronizing signal generating circuit 6 for synchronizing with an input video signal and generating a reproduced synchronizing signal.
And a determining circuit 9 for determining whether or not the input video signal is accompanied by a time-axis variation. According to a result of the determination by the determining circuit 9, either a synchronization signal of the input video signal or the reproduced synchronization signal is determined. And switching circuits 7 and 8 for selection.
【００２８】前記入力映像信号の水平同期信号および同
期信号発生回路６により発生された水平同期信号の位相
関係が一定期間連続して正常状態から外れたか否かを検
知する手段を含むＨリセット回路５を備え、図２に示す
ように、判定回路９は、この検知結果にしたがって、前
記位相関係が一定期間連続して正常状態から外れたとき
には前記入力映像信号が時間軸変動を伴うと判定しこの
判定後に前記位相関係が一定期間連続して正常状態を維
持したときにはさらに前記位相関係が所定期間連続して
正常状態を維持するか否かを判定しその結果として正常
状態を維持したときには前記入力映像信号が時間変動を
伴わないと判定する手段としてのフリップフロップ回路
２３および２６、ＡＮＤゲート回路２４、計数回路２５
を備えている。An H reset circuit 5 including means for detecting whether or not the phase relationship between the horizontal synchronizing signal of the input video signal and the horizontal synchronizing signal generated by the synchronizing signal generating circuit 6 has deviated from a normal state continuously for a certain period. As shown in FIG. 2, the determination circuit 9 determines that the input video signal is accompanied by a time-axis variation when the phase relationship deviates from the normal state continuously for a certain period according to the detection result. After the determination, when the phase relationship maintains a normal state continuously for a certain period, it is further determined whether or not the phase relationship maintains a normal state continuously for a predetermined period. As a result, when the normal state is maintained, the input image is displayed. Flip-flop circuits 23 and 26, an AND gate circuit 24, and a counting circuit 25 as means for determining that the signal does not have a time variation
It has.
【００２９】[0029]
【実施例】本発明第一実施例を図１ないし図３を参照し
て説明する。図１および図２は上記のとおりである。図
３は判定回路の動作を説明するためのタイムチャートで
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIGS. 1 and 2 are as described above. FIG. 3 is a time chart for explaining the operation of the determination circuit.
【００３０】図１に示す端子１より入力された映像信号
は同期分離回路２およびバーストＶＣＯ回路３に接続さ
れ、同期分離回路２では同期信号を分離し、さらに入力
水平および垂直同期信号として分離され、それぞれ切換
回路７および８に入力される。A video signal input from a terminal 1 shown in FIG. 1 is connected to a sync separation circuit 2 and a burst VCO circuit 3. The sync separation circuit 2 separates a sync signal, and further separates the input horizontal and vertical sync signals. Are input to the switching circuits 7 and 8, respectively.
【００３１】バーストＶＣＯ回路３では、映像信号のバ
ーストにロックし、ＮＴＳＣの場合には連続した３．５
８ＭＨｚのサブキャリアおよびサブキャリアの４倍の周
波数等のクロックを出力し、同期信号発生回路６ではこ
のクロックにより入力映像信号の同期と同一周波数の同
期信号を発生し、サブキャリアは端子１４より色信号の
デコード等の回路に接続使用される。The burst VCO circuit 3 locks to a burst of a video signal, and in the case of NTSC, a continuous 3.5
A subcarrier of 8 MHz and a clock having a frequency four times as high as the subcarrier are output, and a synchronizing signal generating circuit 6 generates a synchronizing signal having the same frequency as that of the input video signal using this clock. Used to connect to circuits such as signal decoding.
【００３２】同期信号発生回路６は、Ｖリセット回路１
０により入力垂直同期信号を整形、位相調整したフィー
ルド毎の垂直リセットパルスと、Ｈリセット回路５によ
る入力水平同期信号に基づく水平リセットパルスとによ
ってリセットされることにより、入力映像信号に同期結
合した再発生水平および垂直同期信号を得ることができ
る。The synchronizing signal generating circuit 6 includes the V reset circuit 1
0, the input vertical synchronizing signal is shaped and phase-adjusted, and is reset by a vertical reset pulse for each field, which is phase-adjusted, and a horizontal reset pulse based on the input horizontal synchronizing signal by the H reset circuit 5. The generated horizontal and vertical synchronization signals can be obtained.
【００３３】Ｈリセット回路５は、ノイズ等による同期
信号の異常時に誤ったリセットを排除するために、ＮＴ
ＳＣでは４フィールドシーケンスのカラーフレームであ
ることから基本的には４フィールド毎に一回とし、かつ
入力垂直同期信号と再発生垂直同期信号との位相関係が
例えば１０垂直期間連続して正常状態を続けたときで、
これは入力同期信号が安定状態であることを意味し、し
かも入力水平同期信号と再発生水平同期信号との位相関
係が例えば１０水平期間連続して正常状態から外れたと
きを検知し、これらの全ての条件が揃ったときのみ水平
リセットパルスを出力する。The H reset circuit 5 is used to eliminate an erroneous reset when the synchronization signal is abnormal due to noise or the like.
In the SC, since the color frame is a four-field sequence color frame, it is basically performed once every four fields, and the phase relationship between the input vertical synchronizing signal and the regenerated vertical synchronizing signal changes to a normal state continuously for, for example, 10 vertical periods. When we continued,
This means that the input synchronizing signal is in a stable state, and when the phase relation between the input horizontal synchronizing signal and the regenerated horizontal synchronizing signal has deviated from the normal state for, for example, 10 horizontal periods continuously, it is detected. A horizontal reset pulse is output only when all conditions are met.
【００３４】１０水平期間連続して外れるということは
入力映像信号に時間軸変動がある場合を除けば、入力映
像信号が他の非同期の映像信号に切り換わったか、もし
くは何らかの原因で同期結合が外れたものとしてリセッ
ト条件の一つとし、ただし、それが１０水平期間以内で
あれば、一時的なジッタと判断してリセット条件とはし
ない。If the input video signal is switched to another asynchronous video signal, or the synchronous coupling is lost for some reason, except for the case where the input video signal fluctuates on the time axis, it means that the input video signal is continuously deviated for 10 horizontal periods. It is assumed that the reset condition is one of the reset conditions. However, if the reset condition is within 10 horizontal periods, it is determined that the jitter is temporary and the reset condition is not satisfied.
【００３５】切換回路７および８は、端子１より入力し
た映像信号がフレームシンクロナイザとしてのモードの
ものであるか、またはタイムベースコレクタとしてのモ
ードのものであるかの判定回路９の判定出力により、フ
レームシンクロナイザとしてのモードでは同期信号発生
器６からのそれぞれ再発生された水平および垂直同期信
号が切換出力され、タイムベースコレクタとしてのモー
ドでは同期分離回路２からのそれぞれ入力水平および垂
直同期信号が切換出力され、それぞれ端子１２および１
３を経由してメモリコントロール等の同期回路に使用さ
れ、また端子１２の水平同期信号に同期して位相制御さ
れるＰＬＬ回路４によってクロックが生成されてアナロ
グ・ディジタル変換器、メモリ等のクロックとして端子
１１より接続使用される。The switching circuits 7 and 8 determine whether the video signal input from the terminal 1 is in a mode as a frame synchronizer or in a mode as a time base collector, by a judgment output of a judgment circuit 9. In the mode as the frame synchronizer, the regenerated horizontal and vertical synchronizing signals from the synchronizing signal generator 6 are switched and output. In the mode as the time base collector, the input horizontal and vertical synchronizing signals from the synchronizing separation circuit 2 are switched. Output, respectively, at terminals 12 and 1
3, a clock is generated by a PLL circuit 4 whose phase is controlled in synchronization with a horizontal synchronization signal at a terminal 12, and is used as a clock for an analog-to-digital converter and a memory. The terminal 11 is used for connection.
【００３６】判定回路９の詳細を図２のブロック構成図
により説明する。接続点２１には、図１のＨリセット回
路５における入力水平同期信号と再発生水平同期信号と
の位相関係が１０水平期間連続して正常状態から外れた
ときを検知した信号を接続利用する。本発明実施例で
は、Ｈリセット回路５の検知出力を用いたが、独立した
回路を用いてもよい。これは図２のフリップフロップ回
路２３および２６に接続される。The details of the determination circuit 9 will be described with reference to the block diagram of FIG. A signal detected when the phase relationship between the input horizontal synchronizing signal and the regenerated horizontal synchronizing signal in the H reset circuit 5 in FIG. Although the detection output of the H reset circuit 5 is used in the embodiment of the present invention, an independent circuit may be used. This is connected to flip-flop circuits 23 and 26 of FIG.
【００３７】このＨリセット回路５の検知出力を図３の
タイムチャートのＡに示して説明すると、この波形の立
ち上がりは水平同期信号が１０水平期間連続して正常位
相状態から外れたときであり、立ち下がりはＨリセット
回路５のリセット条件である水平同期信号が１０水平期
間連続して正常位相状態となり実際にリセットされたと
きであって、この波形の立ち上がりを使用して計数回路
２５のカウントおよびフリップフロップ回路２６はリセ
ットされて出力が零レベルとなり、また、フリップフロ
ップ回路２３は波形の立ち下がりによりセットされるこ
とにより出力が“１”レベルとなるため、接続点２２に
接続した入力垂直同期信号はＡＮＤゲート回路２４のゲ
ートが開くことにより計数回路２５に入力して垂直同期
信号のカウントを開始する。The detection output of the H reset circuit 5 will be described with reference to A in the time chart of FIG. 3. The rising of this waveform is when the horizontal synchronizing signal is out of the normal phase state for 10 horizontal periods continuously. The falling is when the horizontal synchronizing signal, which is a reset condition of the H reset circuit 5, becomes a normal phase state continuously for 10 horizontal periods and is actually reset. The output of the flip-flop circuit 26 is reset to zero level, and the output of the flip-flop circuit 23 is set to "1" level by being set at the falling edge of the waveform. The signal is input to the counting circuit 25 when the gate of the AND gate circuit 24 is opened, and counts the vertical synchronization signal. To start.
【００３８】計数回路２５はカウントの途中で水平同期
信号の１０水平期間連続した位相外れが起きたときはリ
セットされるが、１０カウントが無事終了すると自己リ
セットするとともに、図３のＣのようなパルスを出力
し、これによりフリップフロップ回路２３はリセットさ
れて出力が“０”レベルとなることによりＡＮＤゲート
回路２４はゲートを閉じ、一方、フリップフロップ回路
２６はセットされて出力は“１”レベルとなるものであ
る。フリップフロップ回路２３および２６の出力のタイ
ムチャートを図３のＢおよびＤに示す。The counting circuit 25 is reset when the horizontal synchronizing signal is out of phase for ten consecutive horizontal periods during the counting. However, when the ten counting is completed successfully, the counting circuit 25 resets itself, as shown in FIG. A pulse is output, whereby the flip-flop circuit 23 is reset and the output becomes "0" level, so that the AND gate circuit 24 closes the gate, while the flip-flop circuit 26 is set and the output becomes "1" level. It is what becomes. Time charts of the outputs of the flip-flop circuits 23 and 26 are shown in FIGS.
【００３９】フリップフロップ回路２６の出力は接続点
２７に接続され、これは図１の判定回路９の出力と同等
あり、“０”レベルはタイムベースコレクタとしてのモ
ードを示し、“１”レベルはフレームシンクロナイザと
してモードを示すものであるが、いま、フレームシンク
ロナイザとしてのモードにあって入力が非同期の他の映
像信号に切換わった場合に、前述の水平同期信号の１０
水平期間連続外れが起き図３の波形Ｄのようにフリップ
フロップ回路２６はリセットされ、計数回路２５の１０
カウントが終わってフリップフロップ回路２６がセット
されるまでの間は、入力がフレームシンクロナイザとし
てのモードであっても図３の波形Ｄはタイムベースコレ
クタとしてのモードを示す出力（“０”レベル）となっ
て入力水平および垂直同期信号を直接使用することにな
り、したがって前述のようなフレームシンクロナイザに
おける同期信号発生回路６のリセットの遅延による水平
同期の外れは無くなる。The output of the flip-flop circuit 26 is connected to a connection point 27, which is equivalent to the output of the decision circuit 9 in FIG. 1. The "0" level indicates a mode as a time base collector, and the "1" level indicates Although the mode is indicated as a frame synchronizer, when the input is switched to another asynchronous video signal in the mode as the frame synchronizer, the above-mentioned horizontal synchronizing signal 10
The horizontal period is continuously deviated, and the flip-flop circuit 26 is reset as shown by the waveform D in FIG.
Until the flip-flop circuit 26 is set after the count is completed, the waveform D in FIG. 3 indicates an output ("0" level) indicating the mode as a time base collector even if the input is in the mode as a frame synchronizer. As a result, the input horizontal and vertical synchronizing signals are directly used, so that the horizontal synchronizing signal is not lost due to the reset delay of the synchronizing signal generating circuit 6 in the frame synchronizer as described above.
【００４０】また、時間軸変動のある映像信号入力の場
合は、前述の図１の同期信号発生回路６のリセット条件
である垂直同期信号の位相関係が１０垂直期間連続して
正常の条件は成立せず、したがって、水平同期信号の位
相関係も１０水平期間連続して外れの状態が続きタイム
ベースコレクタとしてのモードの状態となる。Also, in the case of a video signal input having a time axis fluctuation, the condition that the phase relationship of the vertical synchronizing signal which is the reset condition of the synchronizing signal generating circuit 6 in FIG. Therefore, the phase relationship of the horizontal synchronizing signal also keeps deviating continuously for 10 horizontal periods, and becomes a mode state as a time base collector.
【００４１】図１の判定回路９の出力は切換回路７およ
び８の切換えだけでなく、タイムベースコレクタとして
のモードと、フレームシンクロナイザとしてのモードの
それぞれに適応する他の機能回路の切換えも可能であ
る。The output of the decision circuit 9 in FIG. 1 can be switched not only by the switching circuits 7 and 8 but also by other functional circuits adapted to the mode as a time base collector and the mode as a frame synchronizer. is there.
【００４２】本発明による装置は、このように時間軸変
動の無い通常の映像信号入力時には、フレームシンクロ
ナイザの特徴である入力映像信号に同期結合した新たな
同期信号を再発生する機能を付加し、自動的な適応切換
によって入力同期信号の欠落や激しいノイズ時でも安定
に動作し、また基本構成がタイムベースコレクタである
ために欠点となる同期信号波形の鈍りによるジッタに関
しては再発生したジッタの無い、安定した同期信号およ
びこの水平同期信号に基づいてＰＬＬ回路４により生成
されるクロックを使用することによって画質が向上し、
さらにフレームシンクロナイザの欠点であった入力映像
信号が非同期の他の映像信号に切換わったときに同期信
号発生回路の水平リセット条件のために一時的に水平同
期が外れることを防止できる。The apparatus according to the present invention has a function of regenerating a new synchronizing signal which is synchronously coupled to the input video signal, which is a feature of the frame synchronizer, at the time of inputting a normal video signal having no time axis fluctuation as described above. Automatic adaptive switching ensures stable operation even when input sync signal is missing or intense noise, and there is no regenerated jitter due to sync signal waveform dullness, which is a disadvantage because the basic configuration is a time base collector. Image quality is improved by using a stable synchronization signal and a clock generated by the PLL circuit 4 based on the horizontal synchronization signal,
Further, when the input video signal, which is a drawback of the frame synchronizer, is switched to another asynchronous video signal, it is possible to prevent the horizontal synchronization from being temporarily lost due to the horizontal reset condition of the synchronous signal generation circuit.
【００４３】すなわち、本発明装置の基本構成がタイム
ベースコレクタであるがためにフレームシンクロナイザ
およびプロセス装置等として使用する場合に欠点となっ
た前記ジッタによる画質の劣化を排除し、フレームシン
クロナイザの欠点であった前記一時的水平同期の乱れを
排除し、フレームシンクロナイザの特徴である前記同期
信号の欠落および激しいノイズ時でも安定動作する機能
を付加することにより、タイムベースコレクタを従来よ
り性能良く広範囲な用途に対して利用でき、便利で経済
的な装置を実現することができる。That is, since the basic structure of the device of the present invention is a time-base collector, the deterioration of the image quality due to the jitter, which has been a disadvantage when used as a frame synchronizer and a process device, is eliminated, and the disadvantage of the frame synchronizer is eliminated. By eliminating the temporary horizontal synchronization disturbance, and adding a function to stably operate even when the synchronization signal is missing or intense noise, which is a feature of the frame synchronizer, the time base collector can be used in a wide range of applications with better performance than before. And a convenient and economical device can be realized.
【００４４】[0044]
【発明の効果】以上説明したように、本発明によれば、
フレームシンクロナイザに転用して入力同期信号の一時
的欠落および激しいノイズのときでも安定動作すること
ができるタイムベースコレクタを実現することができ
る。また、フレームシンクロナイザに転用して水平同期
の乱れを排除することができるタイムベースコレクタを
実現することができる。As described above, according to the present invention,
It is possible to realize a time base collector capable of performing stable operation even in the case of a temporary lack of an input synchronization signal and severe noise by being diverted to a frame synchronizer. Further, it is possible to realize a time base collector which can be used as a frame synchronizer and eliminate disturbance of horizontal synchronization.
【図１】本発明実施例のタイムベースコレクタのブロッ
ク構成図。FIG. 1 is a block diagram of a time base collector according to an embodiment of the present invention.
【図２】判定回路のブロック構成図。FIG. 2 is a block diagram of a determination circuit.
【図３】判定回路の動作を説明するためのタイムチャー
ト。FIG. 3 is a time chart for explaining the operation of a determination circuit.
【図４】従来のタイムベースコレクタのブロック構成
図。FIG. 4 is a block diagram of a conventional time base collector.
１、１１、１２、１３、１４ 端子 ２ 同期分離回路 ３ バーストＶＣＯ回路 ４ ＰＬＬ回路 ５ Ｈリセット回路 ６ 同期信号発生回路 ７、８ 切換回路 ９ 判定回路 １０ Ｖリセット回路 ２１、２２、２７ 接続点 ２３、２６ フリップフロップ回路 ２４ ＡＮＤゲート回路 ２５ 計数回路 1, 11, 12, 13, 14 Terminal 2 Synchronous separation circuit 3 Burst VCO circuit 4 PLL circuit 5 H reset circuit 6 Synchronous signal generation circuit 7, 8 Switching circuit 9 Judgment circuit 10 V reset circuit 21, 22, 27 Connection point 23 , 26 flip-flop circuit 24 AND gate circuit 25 counting circuit
Claims (1)
期信号を発生する同期信号発生回路と、この入力映像信
号が時間軸変動を伴うか否かを判定する判定回路と、こ
の判定回路の判定結果にしたがって前記入力映像信号の
同期信号または前記再生された同期信号のいずれかを選
択する切換回路と、前記入力映像信号の水平同期信号お
よび前記同期信号発生回路により発生された水平同期信
号の位相関係が一定期間連続して正常状態から外れたか
否かを検知する手段とを備え、 前記判定回路は、この検知結果にしたがって、前記位相
関係が一定期間連続して正常状態から外れたときには前
記入力映像信号が時間軸変動を伴うと判定しこの判定後
に前記位相関係が一定期間連続して正常状態を維持した
ときにはさらに前記位相関係が所定期間連続して正常状
態を維持するか否かを判定しその結果として正常状態を
維持したときには前記入力映像信号が時間軸変動を伴わ
ないと判定する手段を備えた ことを特徴とするタイムベ
ースコレクタ。An audio signal reproduced synchronously with an input video signal.
Synchronization signal generating circuit for generating the
A judgment circuit for judging whether or not the signal has a time axis fluctuation;
According to the judgment result of the judgment circuit of
Select either the sync signal or the reproduced sync signal
Switching circuit to selectAnd a horizontal synchronizing signal of the input video signal and
And a horizontal synchronizing signal generated by the synchronizing signal generating circuit.
Whether the phase relation of the signal has deviated from the normal state for a certain period of time
Means for detecting whether or not The determination circuit determines the phase according to the detection result.
When the relationship deviates from the normal state continuously for a certain period of time
It is determined that the input video signal involves time axis fluctuation, and after this determination
The phase relationship maintained a normal state continuously for a certain period of time
Sometimes the phase relationship is normal for a predetermined period of time.
State is maintained, and as a result, the normal state
When the input video signal is maintained, the input video signal
Equipped with means for determining A time database characterized by
Source collector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09360404A JP3133288B2 (en) | 1997-12-26 | 1997-12-26 | Time base collector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09360404A JP3133288B2 (en) | 1997-12-26 | 1997-12-26 | Time base collector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11196381A JPH11196381A (en) | 1999-07-21 |
| JP3133288B2 true JP3133288B2 (en) | 2001-02-05 |
Family
ID=18469266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09360404A Expired - Fee Related JP3133288B2 (en) | 1997-12-26 | 1997-12-26 | Time base collector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3133288B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3702783B2 (en) | 2000-12-14 | 2005-10-05 | 株式会社日立製作所 | Video signal processing device |
| DE102007001843B4 (en) * | 2007-01-12 | 2010-11-18 | Inova Semiconductors Gmbh | Method for processing image data |
-
1997
- 1997-12-26 JP JP09360404A patent/JP3133288B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11196381A (en) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6150432B2 (en) | ||
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| EP0470827B1 (en) | Synchronizing signal selection circuit | |
| JP3133288B2 (en) | Time base collector | |
| JPH09182029A (en) | Jitter reduction circuit | |
| JP2002010217A (en) | Video signal processing device | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JP4663134B2 (en) | A / D conversion apparatus and method for analog video signal | |
| JPS6120711Y2 (en) | ||
| JP3101689B2 (en) | Synchronous signal generation circuit for video signal processing device | |
| JP2982524B2 (en) | Clock generation circuit | |
| JPH05207413A (en) | Processor for video signal | |
| JP2001268525A (en) | Time base collector circuit | |
| JPH0767144B2 (en) | Image signal synchronization circuit | |
| JP2805097B2 (en) | Time axis error correction device | |
| JP2570383B2 (en) | Digital signal insertion device | |
| JP3140202B2 (en) | Ghost removal device | |
| JP2002199338A (en) | Recording and reproducing device and outputting device | |
| JPH025694A (en) | Video signal reproducing device | |
| JPS6232784A (en) | Correction system for time base fluctuation in video tape recorder | |
| JPH01256886A (en) | Character signal superposing device | |
| JPS622514B2 (en) | ||
| JPH0666771B2 (en) | Phase synchronization circuit | |
| JP2003046806A (en) | Image signal recorder and image signal processor | |
| JPH0738855A (en) | Horizontal synchronizing signal inserting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |