JP3129131B2 - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JP3129131B2 JP3129131B2 JP07014843A JP1484395A JP3129131B2 JP 3129131 B2 JP3129131 B2 JP 3129131B2 JP 07014843 A JP07014843 A JP 07014843A JP 1484395 A JP1484395 A JP 1484395A JP 3129131 B2 JP3129131 B2 JP 3129131B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- oscillation
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
イナミックランダムメモリ(DRAM)等の半導体集積
回路装置に用いられる昇圧回路に関するものである。
アレイのワード線駆動のために、メモリチップ内部で昇
圧電圧を昇圧回路により恒常的に発生せしめて使用する
ものが開発されつつある。このような目的で開発された
昇圧回路の例を図3(A)に示し、その動作タイミング
波形を(B)に示している。
路は、昇圧電圧VB のレベルの基準レベルVREF との大
小を検出する電圧検出回路1と、この検出結果に応じて
発振制御されるパルス発振回路2と、この発振パルスに
よりコンデンサの充電を行って昇圧電圧VB を生成する
チャージポンプ回路3と、補償容量CL とからなってい
る。
昇圧電圧VBを抵抗R1,R2により分圧してコンパレ
ータD1にて基準電圧レベルVREFと比較するように
なっている。この分圧電圧が基準電圧VREFよりも低
ければ、コンパレータ出力である昇圧制御信号φ1はハ
イレベルになり、逆に高ければローレベルになる。
る如く、基本的にはリングオシレータ構造となってい
る。このリングオシレータは縦続接続されたインバータ
I2〜I4からなり、終段インバータI4の出力はトラ
ンスファゲートTG1を介して初段インバータI2の入
力へフィードバックされている。尚、インバータI5,
I6は出力バッファである。
如く寄生容量C3〜C5が存在しているので、各節点の
信号遷移動作は緩慢となる。従って、波形整形のために
バッファアリングが必要である。また、本例では、発振
制御信号φ1でオンオフ制御されるトランスファゲート
TG1を設けることにより、φ1がハイレベルのときの
み発振動作を行わせ、出力にパルス状の発振信号φ2を
生成する様になっている。
I1とトランジスタQ1とにより、インバータI1の入
力節点N1をローレベルにクランプすることで、発振出
力φ2をハイレベルに固定する構成になっている。
せる時には、各節点のフローティングを防ぐためにこの
回路例の如く、ローレベルまたはハイレベルに入出力節
点を固定するのである。
ので、発振回路のパルス発振信号φ2をインバータI
7,I8とインバータI9とにより相補パルスに変換し
て、コンデンサC1,C2をこれ等相補パルスにより夫
々充電制御することで、昇圧電圧VB を生成する、いわ
ゆる相補型回路方式となっている。
コンデンサC1,C2の充電電圧を昇圧電圧ラインへ導
出するためのスイッチ的動作をなすトランジスタであ
る。
電圧VBラインに接続されてこの電圧VBの負荷とな
る、例えばワード線駆動回路が電力を消費すると、昇圧
電圧VBは低下して設定値(図4の回路からこの設定値
はVREF×(R1+R2)/R2となる)より低くな
る。すると、発振制御信号φ1がハイレベルになり、発
振回路2により発振パルスφ2が生成される。よって、
チャージポンプ回路3が動作して電圧VBを昇圧する。
発振制御信号φ1がローレベルとなり、よって発振回路
2は発振を停止し、チャージポンプ回路2の昇圧動作も
停止する。従って、電圧VBの上昇が止まることにな
る。尚、図3(B)にφ1とφ2との関係を示す。
る程度の変動幅をもって、常に高い電圧を維持すること
になるのである。
く変動しない事が望まれる。その理由を説明する一例と
して、昇圧節点VB を使ったワード線駆動回路のDRA
Mにおける従来例の回路図を図6に、また、その動作波
形を図7にそれぞれ示す。これ等の図を用いてこの回路
の動作を簡単に説明する。
ブロック91によって、また、ワード駆動信号Ψ3は電
圧VB を電源とする回路ブロック92によって作られ、
信号Ψ2,Ψ3は共に入力信号Ψ1から回路ブロック9
1,92の遅延時間だけ夫々遅れたタイミングで遷移す
る。
力信号Ψ1を基に制御信号Ψ2を生成するものであり、
インバータI11,I12,ナンドゲートG1,G2か
らなる。ナンドゲートG1はメモリブロックセレクト信
号によりイネーブル化され、ナンドゲートG2はナンド
ゲートG1のインバータI12による反転出力によりイ
ネーブル化されてアドレス信号をゲートするものであ
る。
ータI10を用いた相補信号により駆動されるトランジ
スタQ5〜Q8からなるF/F(フリップフロップ)
と、このF/Fの出力を入力とする2段構成のCMOS
インバータとからなる。CMOSインバータはトランジ
スタQ9〜Q12からなっている。CMOSインバータ
の出力がワード駆動信号Ψ3となる。
るインバータI13と、このインバータI13の出力に
より駆動されるトランジスタQ14と、制御信号をトラ
ンジスタQ15へ伝えるトランジスタQ13と、このト
ランジスタQ13の出力によりゲート駆動され、ワード
駆動信号がソースに供給されたトランジスタQ15とか
らなる。トランジスタQ14,Q15の共通ドレイン出
力がワード線に接続される。
3は、セルフブート回路と呼ばれる構成をしている。ワ
ード線を立ち上げる時、まず初めに制御信号Ψ2がロー
レベルからVCCに上がるが、セルフブート節点電圧Ψ4
は、ゲートがVCCにつながれているNMOSトランジス
タQ13によってVCC−Vt (Vt :Q13のスレショ
ルド電圧)までプリチャージされる。その後ワード駆動
信号Ψ3が0VからVB に立ち上がることによって、N
MOSトランジスタQ15のゲート、拡散層間の容量カ
ップリングでセルフブート節点電圧Ψ4は非常に高いレ
ベルまで持ち上がり、トランジスタQ15がオンするこ
とでワード線がVB の電位まで上がる。この時トランジ
スタQ13はオフしているので電圧Ψ4は非常に高いレ
ベルが保たれる。
く立ち上がると、トランジスタQ15からの容量カップ
リングでもらった節点電位Ψ4の電荷はトランジスタQ
13を通って信号Ψ2側に抜けてしまうため、ワード線
はVB の電位まで上がらなくなってしまう。従って、こ
のセルフブート回路を正常に動作させるには、必ず信号
Ψ3より信号Ψ2を先に立ち上げなくてはならない。
大きく依存するため、信号Ψ3のタイミングはVB のレ
ベルに大きく依存している。このため、信号Ψ3の動作
タイミングが常に正確であるためには、VB の電位が設
定値通りに正確に発生していることが必要になる。
易にタイミング設計をしたならすぐに上記のような動作
ミスを引き起こしてしまうため、タイミング設計は十分
に注意が必要になる。つまり、信号Ψ3が最も早く動作
する条件、すなわちVB がその電位の変動内で最も高い
ピークの電位にある条件で、信号Ψ3が信号Ψ2より遅
くなるように回路ブロック91,92の遅延時間を設定
する必要がある。
きいほど、ワード線の立ち上がるタイミングを遅らせな
くてはならなくなり、その分アクセス速度を遅く設計し
なければならなくなってしまう。また、ワード線が上が
った後に動作させなくてはならない信号のタイミング
(DRAMにおいてはセンサアンプの活性化のタイミン
グであり、特に図示せず)はワード線が最も遅く動作す
る条件、すなわちVB がその電位の変動内で最も低いピ
ークの電位にある条件で、そのタイミングを決めなくて
はならないため、VB の電位の変動が大きければ大きい
ほどアクセス速度はさらに遅く設計しなければならな
い。
B の電位の変動は、より小さい方が望ましいということ
は容易に理解できることである。この変動対策の一つと
して、図3(A)の昇圧回路において、VB が設定レベ
ルより高くなると制御信号φ1がローレベルになるが、
その時はできるだけ早くチャージポンプ回路の動作を停
止させ、また、負荷回路の電流消費等によってVB が設
定レベルより低くなると制御信号φ1がハイレベルにな
るが、その時はできるだけ早くチャージポンプ回路の動
作を始めさせることでVB の電位変動を小さく抑える方
法が挙げられる。
来の昇圧回路の信号φ1及びφ2の動作波形の例を図3
(B)に示す。チャージポンプ回路3は信号φ2の立ち
上がり、及び立ち下がりの両方の遷移で電荷をVB に出
力するので、t1からt8の全てのタイミングでVB の
電位を高めようとする。
設定値より高くなり信号φ1がローレベルに変化してい
るが、tFの後にt4及びt5で信号φ2が遷移してチ
ャージポンプ回路3が動作してしまっている。
tFの時に信号φ1がローレベルになり、トランスファ
ゲートTG1がオフするが、発振回路2内(リングオシ
レータ部及びバッファリング部のインバータチェーン)
に遷移している信号が残り、これがtFより遅れて信号
φ2に出力されてしまうためである。
φ1がローレベルになることでNMOSトランジスタQ
1がオンしてノードN1がハイからローレベルになるこ
とで、発振回路2のインバータチェーンの遅延時間だけ
遅れて信号φ2にローからハイレベルの遷移が出力され
てしまうためである。
が設定値より高くなっているのにチャージポンプ回路3
が動作してしまうため、さらに高くVB の電位が上がっ
てしまうという問題がある。
路の電流消費等によってVB の電位が設定値より低くな
り信号φ1がハイレベルになっているが、tRから大き
く遅れてt6で信号φ2が遷移してやっとチャージポン
プ回路3が動作を始める。tRから信号φ2に遷移が起
こるまで遅れる理由は、tRのタイミングで信号φ1が
ハイレベルになることでトランスファゲートTG1がオ
ンするが、発振回路2のリングオシレータ部及びバッフ
ァリング部の遅延時間だけt6が遅れてしまうためであ
る。
が設定値より低くなったのにチャージポンプ回路がすぐ
に動作しないという問題もある。従って、従来の昇圧回
路では、VB の電位は設定値に対し変動がかなり大きく
なってしまう。
として、図3(A)の昇圧回路において、VB の補償容
量であるC1の値を大きくとる方法があるが、半導体回
路装置の大きさは有限であるため、C1を無限に大きく
とることはできない。例えば、DRAMでは、C1を最
大限にとっても5nF(ナノファラッド)程度の容量値
であり、その時に、ワード線駆動用に従来の昇圧回路を
用いると、VB の電位の変動は約±100mVにもな
る。
力小さくすることが可能な昇圧回路を提供することであ
る。
圧の所定基準電圧に対する大小を検出する電圧検出手段
と、この電圧検出結果に応じてパルス発振動作の停止制
御がなされるパルス発振手段と、このパルス発振手段に
よる発振パルスによってコンデンサの充電を行って前記
昇圧電圧を生成するチャージポンプ手段と、前記パルス
発振手段の発振パルスを、前記電圧検出結果に応じて前
記チャージポンプ手段へ伝達制御する伝達手段とを含
み、前記伝達手段は、前記電圧検出結果に応じて前記発
振パルス出力の次段への伝達をオンオフ制御するスイッ
チ手段と、このスイッチ手段のオフ直前の当該スイッチ
手段の伝達出力をラッチして前記チャージポンプ手段へ
供給するラッチ手段とを有することを特徴とする昇圧回
路が得られる。
記電圧検出結果に応じて前記発振パルス出力の次段への
伝達をオンオフ制御するスイッチ手段と、このスイッチ
手段のオフ直前の当該スッチ手段の伝達出力をラッチし
て前記チャージポンプ手段へ供給するラッチ手段とを有
することを特徴とする昇圧回路が得られる。
手段のラッチ信号を前記パルス発振手段の入力へフィー
ドバックする手段を更に含むことを特徴とする昇圧回路
が得られる。
電圧検出回路の検出結果に応じてオンオフ制御される伝
達回路を設けることにより、昇圧電圧検出結果に瞬時に
チャージポンプ回路の動作のオンオフをコントロールす
る。
圧検出回路で検出されると、直ちに伝達回路をオフとし
てチャージポンプ回路へ発振パルスが伝わらない様にす
る。また、この伝達回路をスイッチとラッチ回路とによ
り構成して、昇圧電圧が設定値よりも低くなることが検
出されると、直ちにスイッチをオンすると共に、ラッチ
回路にラッチされているスイッチオフ直前の発振出力電
圧を発振回路の入力へフィードバックして、発振回路の
出力論理を反転制御するようにし、みかけ上直ちに発振
動作が開始された様にする。
説明する。
図3と同等部分は同一符号により示している。図1
(A)はその回路例を示し、(B)はその動作波形例を
示す。
し、トランスファゲートTG2及びクロックドインバー
タを用いたラッチ回路で構成される回路ブロック4が追
加されている。トランスファゲートTG2は電圧検出回
路1の判定出力信号である発振制御信号φ1で制御さ
れ、信号φ1がハイレベルの時、つまりVB の電位が設
定値よりも低い時にオンし、また、信号φ1がローレベ
ルの時、つまりVB の電位が設定値よりも高い時にオフ
する回路構成になっている。
ルの時、つまりトランスファゲートTG2がオフしてい
る時にオフ直前の発振回路出力φ2をφ3としてラッチ
する構成になっており、インバータI14,I15とか
らなり、インバータI15は信号φ1により制御される
クロックドインバータである。
を説明する。VB の電位が設定値よりも低いと信号φ1
はハイレベルであるので、チャージポンプ回路がt1か
らt3のタイミングで動作することでVB の電位が次第
に高くなる。VB の電位が設定値より高くなると信号φ
1がローレベルになる(tFのタイミング)が、この時
トランスファゲートTG2がオフすると同時に、ラッチ
回路がtFのタイミングでの信号φ2の電位をラッチし
て信号φ3を保持する。
t4及びt5で信号φ2が遷移するが、その遷移は、ト
ランスファゲートTG2がオフしているので、チャージ
ポンプ回路には伝わらない。つまり、この実施例ではV
B の電位が設定値より高いと検知されるとチャージポン
プ回路の動作をすぐに停止させるので、VB の電位が設
定値より大きく上がりすぎることはないという特徴があ
る。
であり、また図2(B)はその動作を示したタイミング
チャートの例である。この実施例は図1(A)の実施例
に対し、発振回路2のトランジスタQ1に代えて信号φ
1で制御されるトランスファゲートTG3を配置して、
ラッチ信号φ3を発振回路2に戻すことで、信号φ1が
ローレベルの期間に信号φ2の論理をラッチ信号φ3と
逆相になるようにしている。
定値よりも高い信号φ1がローレベルの期間において、
信号φ2は信号φ3と逆相になっている。その後、VB
の負荷等が電流を消費して、VB の電位が設定値よりも
低くなると、信号φ1がハイレベルに変化するが(tR
のタイミング)、その時トランスファゲートTG2がオ
ンして信号φ3が即時に遷移し、チャージポンプ回路3
を動かしている。
値より低いと判定されると、その判定出力でチャージポ
ンプ回路を直接動作させるので、判定されてからチャー
ジポンプ回路が働くまで時間がかからず瞬時に行われ、
VB の電位が設定値より大きく下がりすぎることはない
という特徴がある。また、この実施例は図1(A)に示
した、VB の電位が判定値より大きく上がりすぎること
はないという特徴も兼ね備えている。つまり、VB の電
位の変動を小さく抑えるという効果を持っている。
ード線駆動用に従来の昇圧回路を用いた場合、VB の電
位の変動は約±100mVであった。これに対し、図2
(A)に示した本発明の昇圧回路の例を用いることで、
VB の電位の変動は±50mVと約1/2に抑えること
ができる。このことはVB を利用する回路の動作速度等
の安定につながり、その結果、例えば、DRAMにおい
てはワード線立ち上げやセンスアンプ活性化のタイミン
グを早めることができる、などの効果がある。
は、昇圧回路のみに関わらず、DRAMにおける基盤電
位発生回路など、チャージポンプを用いた回路の制御に
応用できるものである。
ャージポンプ回路のオンオフを、昇圧回路の設定値に対
する高低検出に応答して瞬時に行わせる様制御している
ので、昇圧電圧の設定値に対する変動が極めて小となる
という効果がある。
その動作波形図である。
はその動作波形図である。
はその動作波形図である。
ある。
Claims (2)
- 【請求項1】 昇圧電圧の所定基準電圧に対する大小を
検出する電圧検出手段と、この電圧検出結果に応じてパ
ルス発振動作の停止制御がなされるパルス発振手段と、
このパルス発振手段による発振パルスによってコンデン
サの充電を行って前記昇圧電圧を生成するチャージポン
プ手段と、前記パルス発振手段の発振パルスを、前記電
圧検出結果に応じて前記チャージポンプ手段へ伝達制御
する伝達手段とを含み、前記伝達手段は、前記電圧検出
結果に応じて前記発振パルス出力の次段への伝達をオン
オフ制御するスイッチ手段と、このスイッチ手段のオフ
直前の当該スイッチ手段の伝達出力をラッチして前記チ
ャージポンプ手段へ供給するラッチ手段とを有すること
を特徴とする昇圧回路。 - 【請求項2】 前記ラッチ手段のラッチ信号を前記パル
ス発振手段の入力へフィードバックする手段を更に含む
ことを特徴とする請求項1記載の昇圧回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07014843A JP3129131B2 (ja) | 1995-02-01 | 1995-02-01 | 昇圧回路 |
KR1019960002357A KR100219333B1 (ko) | 1995-02-01 | 1996-01-31 | 부스터 회로 |
US08/594,170 US5729172A (en) | 1995-02-01 | 1996-01-31 | Booster circuit capable of suppressing fluctuations in the boosted voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07014843A JP3129131B2 (ja) | 1995-02-01 | 1995-02-01 | 昇圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08212781A JPH08212781A (ja) | 1996-08-20 |
JP3129131B2 true JP3129131B2 (ja) | 2001-01-29 |
Family
ID=11872327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07014843A Expired - Lifetime JP3129131B2 (ja) | 1995-02-01 | 1995-02-01 | 昇圧回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5729172A (ja) |
JP (1) | JP3129131B2 (ja) |
KR (1) | KR100219333B1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100239692B1 (ko) * | 1996-07-27 | 2000-01-15 | 김영환 | 반도체 장치의 출력회로 |
JP3195256B2 (ja) * | 1996-10-24 | 2001-08-06 | 株式会社東芝 | 半導体集積回路 |
KR100273208B1 (ko) * | 1997-04-02 | 2000-12-15 | 김영환 | 반도체메모리장치의고효율전하펌프회로 |
JP3797778B2 (ja) * | 1998-01-19 | 2006-07-19 | 東芝マイクロエレクトロニクス株式会社 | データ伝送回路 |
US5955914A (en) * | 1998-03-25 | 1999-09-21 | Integrated Silicon Solution, Inc. | Voltage regulator for a voltage pump in a DRAM |
JP2000003598A (ja) * | 1998-06-15 | 2000-01-07 | Nec Corp | ブースト回路及びこれを備える半導体記憶装置 |
JP2001126477A (ja) * | 1999-10-27 | 2001-05-11 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2001238435A (ja) | 2000-02-25 | 2001-08-31 | Nec Corp | 電圧変換回路 |
WO2002009119A1 (fr) | 2000-07-25 | 2002-01-31 | Nec Corporation | Circuit de regulation du niveau de tension interne, memoire semi-conducteur et procede de commande dudit circuit et de ladite memoire |
DK200001482A (da) | 2000-10-05 | 2002-04-06 | Forskningsct Risoe | Elektrokemisk celle og fremgangsmåde til fremstilling af samme. |
JP2002153045A (ja) * | 2000-11-10 | 2002-05-24 | Denso Corp | チャージポンプ回路及びチャージポンプ回路を用いた負荷駆動回路 |
US6535424B2 (en) * | 2001-07-25 | 2003-03-18 | Advanced Micro Devices, Inc. | Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage |
US6798275B1 (en) | 2003-04-03 | 2004-09-28 | Advanced Micro Devices, Inc. | Fast, accurate and low power supply voltage booster using A/D converter |
DE10351050A1 (de) * | 2003-10-31 | 2005-06-09 | Infineon Technologies Ag | Integrierter Ladungspumpen-Spannungswandler |
JP2005259267A (ja) * | 2004-03-11 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
ATE420486T1 (de) * | 2004-09-14 | 2009-01-15 | Dialog Semiconductor Gmbh | Abschaltvorrichtung für ladungspumpeschaltung |
TW200705771A (en) * | 2005-06-28 | 2007-02-01 | Sanyo Electric Co | Circuit for preventing over-boosting |
KR100710807B1 (ko) * | 2006-05-19 | 2007-04-23 | 삼성전자주식회사 | 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로 |
JP5284756B2 (ja) * | 2008-10-31 | 2013-09-11 | 凸版印刷株式会社 | 電源回路及び電源安定化方法 |
KR101985953B1 (ko) * | 2013-06-17 | 2019-06-05 | 에스케이하이닉스 주식회사 | 펌핑 회로 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4710647A (en) * | 1986-02-18 | 1987-12-01 | Intel Corporation | Substrate bias generator including multivibrator having frequency independent of supply voltage |
JP2580226B2 (ja) * | 1988-02-16 | 1997-02-12 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2805973B2 (ja) * | 1990-05-11 | 1998-09-30 | 日本電気株式会社 | ブートストラップ回路 |
IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
NL9200057A (nl) * | 1992-01-14 | 1993-08-02 | Sierra Semiconductor Bv | Terugkoppelnetwerk voor cmos hoogspanningsgenerator om (e)eprom-geheugen cellen te programmeren. |
JPH07230693A (ja) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | 半導体記憶装置 |
US5541551A (en) * | 1994-12-23 | 1996-07-30 | Advinced Micro Devices, Inc. | Analog voltage reference generator system |
-
1995
- 1995-02-01 JP JP07014843A patent/JP3129131B2/ja not_active Expired - Lifetime
-
1996
- 1996-01-31 US US08/594,170 patent/US5729172A/en not_active Expired - Lifetime
- 1996-01-31 KR KR1019960002357A patent/KR100219333B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US5729172A (en) | 1998-03-17 |
KR100219333B1 (ko) | 1999-09-01 |
JPH08212781A (ja) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3129131B2 (ja) | 昇圧回路 | |
JP4353621B2 (ja) | 半導体装置 | |
JP3759758B2 (ja) | 半導体記憶装置 | |
US5535171A (en) | Data output buffer of a semiconducter memory device | |
US7429883B2 (en) | Oscillator configured to complete an output pulse after inactivation | |
JP4834261B2 (ja) | 昇圧電源発生回路 | |
GB2287112A (en) | Auto-precharging semiconductor memory devices | |
US6137343A (en) | Semiconductor memory device equipped with voltage generator circuit | |
US4704706A (en) | Booster circuit | |
JP3681877B2 (ja) | 半導体装置の内部クロック発生回路及び内部クロック発生方法 | |
US6195298B1 (en) | Semiconductor integrated circuit capable of rapidly rewriting data into memory cells | |
JPH1166855A (ja) | 電位検出回路、半導体装置、及び半導体記憶装置 | |
JP3735824B2 (ja) | 昇圧回路を備えた半導体メモリ装置 | |
KR100347355B1 (ko) | 승압회로및그구동방법 | |
US7706206B2 (en) | Semiconductor integrated circuit | |
US6226206B1 (en) | Semiconductor memory device including boost circuit | |
US6346823B1 (en) | Pulse generator for providing pulse signal with constant pulse width | |
JPH1145574A (ja) | 半導体記憶装置 | |
US5638328A (en) | Data output buffers and methods having a clamp function | |
US5805519A (en) | Semiconductor memory device | |
JPH08235859A (ja) | 半導体メモリの昇圧回路 | |
JP2911918B2 (ja) | 半導体記憶装置 | |
US6320810B1 (en) | Semiconductor memory device allowing reduction in current consumption | |
US5963501A (en) | Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices | |
KR100301051B1 (ko) | 효율이높은전압펌핑회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |