KR101985953B1 - 펌핑 회로 - Google Patents
펌핑 회로 Download PDFInfo
- Publication number
- KR101985953B1 KR101985953B1 KR1020130068921A KR20130068921A KR101985953B1 KR 101985953 B1 KR101985953 B1 KR 101985953B1 KR 1020130068921 A KR1020130068921 A KR 1020130068921A KR 20130068921 A KR20130068921 A KR 20130068921A KR 101985953 B1 KR101985953 B1 KR 101985953B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- oscillation signal
- inverter units
- pumping
- registration fee
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 따른 펌핑 회로는 발진 신호에 응답하여 제1 전압에 기초한 펌핑 전압을 생성하는 차지 펌프, 및 제1 전압 및 제2 전압에 기초하여 주기가 제어된 발진 신호를 제공하는 발진기를 포함한다.
Description
본 발명은 펌핑 회로에 관한 것으로, 더욱 상세하게는 외부 전원 전압에 기초하여 발진(oscillation) 신호를 생성하는 발진기를 포함하는 펌핑 회로에 관한 것이다.
펌핑 회로는 전자 기기의 동작 중 전원 손실에 대비하여 전압을 승압시켜 제공하기 위한 일종의 전압 공급 회로이다. 펌핑 회로는 다양한 요인에 의하여 감소되는 전원을 보상하기 위하여 요구되는 회로이지만, 펌핑 회로 자체도 이상적인 환경에서 동작하는 것으로 보기는 어렵기 때문에 펌핑 회로에서 생성되는 펌핑 전압 역시 여러 요인에 의하여 영향을 받는다.
본 발명이 이루고자 하는 기술적 과제는 외부 전원에 따라 변화하는 발진 신호를 생성하여 펌핑 회로에서 출력되는 펌핑 전압을 일정하게 유지하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 외부 전원 전압의 변화에도 불구하고 펌핑 전압을 일정하게 유지시켜 노이즈 제어를 용이하게 하는 것이다.
본 발명의 일 실시예에 따른 펌핑 회로는 발진 신호에 응답하여 제1 전압에 기초한 펌핑 전압을 생성하는 차지 펌프, 및 상기 제1 전압 및 제2 전압에 기초하여 주기가 제어된 상기 발진 신호를 제공하는 발진기를 포함한다.
일 실시예에 있어서, 상기 발진기는 링 체인 형태로 순차적으로 연결된 복수의 인버터 유닛들을 포함하며, 상기 복수의 인버터 유닛은 상기 제1 전압을 바이어스 전압으로 인가받아 상기 발진 신호의 주기를 제어할 수 있다. 예를 들어, 상기 복수의 인버터 유닛 각각은 상기 제2 전압과 접지 전압 사이에 직렬로 연결되며, 게이트 단자가 공통으로 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하며, 상기 PMOS 트랜지스터는 상기 제1 전압을 벌크 바이어스 전압으로 인가 받을 수 있다.
일 실시예에 있어서, 상기 제1 전압은 외부 전원 전압에 상응하고, 상기 제2 전압은 내부 전원 전압에 상응할 수 있다.
일 실시예에 있어서, 상기 복수의 인버터 유닛들 중 마지막 인버터 유닛의 출력 신호에 상응하는 발진 신호, 및 발진 활성화 신호에 대하여 논리곱 연산을 수행하는 논리 연산자를 더 포함하며, 상기 논리 연산자의 출력 신호는 상기 복수의 인버터 유닛들 중 첫 번째 인버터 유닛의 입력 신호로 제공할 수 있다.
일 실시예에 있어서, 상기 복수의 인버터 유닛 각각은 상기 발진 신호의 노이즈 제거를 위한 저대역 필터를 포함할 수 있다. 예를 들어, 상기 저대역 필터는 저항 성분 및 캐패시턴스 성분을 포함할 수 있다.
일 실시예에 있어서, 상기 발진기에 상기 제1 전압 또는 상기 제2 전압을 선택적으로 제공하는 전압 제공기를 더 포함할 수 있다. 상기 전압 제공기는 상기 발진기를 포함하는 복수의 인버터 유닛들 각각에 제1 전압 또는 제2 전압을 선택적으로 벌크 바이어스 전압으로 제공할 수 있다.
예를 들어, 상기 전압 제공기는 상기 펌핑 전압 및 상기 발진 신호에 기초하여 상기 제1 전압 또는 제2 전압을 선택적으로 제공할 수 있다.
일 실시예에 있어서, 상기 발진 신호의 주기는 상기 제1 전압의 변화에 비례하도록 제어될 수 있다.
본 발명의 실시예들에 따른 펌핑 회로는 외부 전원 전압의 변화에도 불구하고 안정적으로 전압을 공급할 수 있다.
본 발명의 실시예들에 따른 펌핑 회로는 펌핑 구동 능력을 제어함으로써 노이즈 제어를 위한 시간을 확보할 수 있다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 펌핑 회로를 나타내는 블록도이다.
도 2a 및 도 2b는 도 1의 차지 펌프의 동작을 개념적으로 설명한 도면들이다.
도 3은 도 1의 발진기의 일 실시예를 나타내는 회로도이다.
도 2a 및 도 2b는 도 1의 차지 펌프의 동작을 개념적으로 설명한 도면들이다.
도 3은 도 1의 발진기의 일 실시예를 나타내는 회로도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시예에 따른 펌핑 회로(10)를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 펌핑 회로(10)는 발진기(100), 차지 펌프(200)를 포함한다. 실시예에 따라, 펌핑 회로(10)는 전압 제공기(300)를 더 포함할 수 있다.
발진기(100)는 발진 활성화 신호(OSC_EN)에 응답하여 발진 신호(OSC)를 생성하여 차지 펌프(200)에 제공한다. 발진기(100)는 펌핑 회로(10)의 내부 전원 전압(VDDI)뿐만 아니라 선택적으로 외부 전원 전압(VDD)에 기초하여 동작할 수 있다. 발진기(100)가 내부 전원 전압(VDDI)에만 기초할 경우, 발진 신호(OSC)는 변화가 없이 일정한 주기를 가지면서 생성될 수 있다.
그러나 후술하는 바와 같이, 발진 신호(OSC)에 응답하여 동작하는 차지 펌프(200)는 외부 전원 전압(VDD)에 기초하여 동작하기 때문에 외부 전원 전압(VDD)이 특정 요인에 의하여 값이 변동되면 펌핑 전압(VPP)도 쉽게 변동된다. 펌핑 전압(VPP)이 변동되는 경우에도 발진 신호(OSC)가 일정하게 유지된다면 차지 펌프(200)의 구동 능력이나 구동 속도가 일정하게 유지되는 상태에서 펌핑 전압(VPP)이 기하급수적으로 변동되기 때문에 외부 전원 전압(VDD)에 따른 변동을 제어할 수 없다.
따라서, 펌핑 전압(VPP)이 증가하면, 발진 신호(OSC)의 주기가 증가하고, 펌핑 전압(VPP)이 감소하면, 발진 신호(OSC)의 주기를 감소시켜 펌핑 전압(VPP)을 일정한 크기로 유지시킬 필요가 있다.
차지 펌프(200)는 발진 신호(OSC)에 응답하여 펌핑 전압(VPP)을 생성한다. 펌핑 전압(VPP)은 일정한 장치 내에서 외부 전원 전압(VDD)보다 높은 전압을 필요로 할 때 생성되며, 펌핑 전압(VPP)의 크기는 기설정된 크기로 결정될 수 있다. 예를 들어, 펌핑 전압(VPP)은 외부 전원 전압(VDD)의 두 배의 전압 크기를 가질 수 있다.
본 발명의 일 실시예에 따른 펌핑 회로(10)는 발진기(100)가 내부 전원 전압(VDDI)에만 기초하여 발진 신호(OSC)를 생성하는 것이 아니라, 내부 전원 전압(VDDI) 및 외부 전원 전압(VDD)에 기초하여 동작함으로써, 외부 전원 전압(VDD)의 변동에 따라서 발진 신호(OSC)의 주기가 제어된다.
따라서 본 발명의 일 실시예에 따른 전압 생성 장치(10)는 외부 전원 전압(VDD)의 변동에도 불구하고 안정적으로 일정한 크기의 펌핑 전압(VPP)을 생성할 수 있다.
전압 제공기(300)는 발진기(100)에 대하여 선택적으로 전압을 제공할 수 있다. 도 3을 참조하여 후술할 것이지만, 발진기(100)가 내부 전원 전압(VDDI) 및 외부 전원 전압(VDD)에 기초하여 발진 신호(OSC)를 생성함에 있어서, 전압 제공기(300)는 발진 신호(OSC)의 주기 제거를 위하여 선택적으로 내부 전원 전압(VDDI) 또는 외부 전원 전압(VDD)을 발진기(100)에 제공한다.
전압 제공기(300)가 내부적으로 펌핑 전압(VPP) 또는 발진 신호(OSC)를 감지하여, 발진기(100)에 제공되는 전압을 조절할 수 있다. 실시예에 따라, 전압 제공기(300)는 컨트롤러와 같은 외부 제어 수단에 의하여 제어 신호를 수신 받아 발진기(100)에 상이한 전압을 제공할 수 있다.
설명의 편의 상, 도 1에서는 전압 제공기(300)로부터 발진기(100)에 제공되는 전압을 발진 전압(Vosc)으로 나타낸다. 실시예에 따라, 발진 전압(Vosc)은 발진 신호(OSC)의 주기 제어와 관계없이 발진기(100)로 제공되는 전압을 모두 포함할 수 있다.
도 2a 및 도 2b는 도 1의 차지 펌프의 동작을 개념적으로 설명한 도면들이다. 차지 펌프(200)는 발진 신호(OSC)에 응답하여 캐패시터(C)의 양 단에 제공되는 전압을 변경시키는 것과 같이 동작한다.
도 2a를 참조하면, 발진 신호(OSC)가 제1 논리 상태(예를 들어, ‘로우’(L))에 있을 때, 차지 펌프(200)의 캐패시터(C)는 외부 전원 전압(VDD)과 접지 전압(VSS) 사이에 연결되는 것으로 나타낼 수 있다.
도 2b를 참조하면, 발진 신호(OSC)가 제2 논리 상태(예를 들어, ‘하이’(H))에 있을 때, 차지 펌프(200)의 캐패시터(C)는 외부 전원 전압(VDD)과 펌핑 전압(VPP) 사이에 연결되는 것으로 나타낼 수 있다. 여기서의 펌핑 전압(VPP)은 예시적으로 외부 전원 전압(VDD)의 기설정된 배수의 값을 가질 수 있다. 즉, 펌핑 전압(VPP)은 외부 전원 전압(VDD)에 종속되는 값이다.
제1 논리 상태와 제2 논리 상태는 발진 신호(OSC)의 전압 레벨에 따라 결정될 수 있으며, 상이한 위상을 가지는 신호로 이해될 수 있다. 외부 전원 전압(VDD)이 일정한 상태에서는 펌핑 전압(VPP) 또한 일정하게 유지될 것이나, 상술한 바와 같이 외부 전원 전압(VDD)이 변하는 경우, 펌핑 전압(VPP)도 외부 전원 전압(VDD)에 따라 값이 변한다.
도 3은 도 1의 발진기의 일 실시예를 나타내는 회로도이다.
도 3을 참조하면, 발진기(100)는 논리 연산자(110) 및 복수 개의 인버터 유닛들(120_1, 120_2, ..., 120_2n)을 포함할 수 있다. 복수 개의 인버터 유닛들(120_1, 120_2, ..., 120_2n)은 짝수 개가 순차적으로 체인 형태로 연결될 수 있다. 짝수 개의 인버터 유닛들(120_1, 120_2, ..., 120_2n)이 연결됨으로 인하여, 발진 신호(OSC)는 논리 연산자(110)를 거쳐 발진할 수 있다. 다만, 도 3에서 짝수 개의 인버터 유닛들이 연결된 것으로 도시된 이유는 논리 연산자(110)가 한 번의 부정 연산을 수행하기 때문이다. 일반적으로는 발진을 위해서는 홀수 번의 반전 동작이 필요하다. 예를 들어, 발진기(300)는 링 오실레이터(Ring oscillator)의 구성을 가질 수 있다.
논리 연산자(110)는 발진 신호(OSC) 및 발진 활성화 신호(OSC_EN)에 대하여 논리 연산을 수행하여, 제1 인버터 유닛(120_1)으로 출력 신호를 제공한다.
실시예에 따라, 논리 연산자(110)는 논리곱 연산자 또는 부정 논리곱 연산자일 수 있다. 발진 활성화 신호(OSC_EN)가 논리 상태 ‘하이’에 상응하는 경우에만 제2n 인버터 유닛(120_2n)의 출력 신호에 상응하는 발진 신호(OSC)를 반전시켜 제1 인버터 유닛(120_1)에 제공한다.
상술한 바와 같이 논리 연산자(110)가 수행하는 논리 연산의 종류에 따라 복수 개의 인버터 유닛의 개수가 결정될 수 있다. 실시예에 따라, 논리 연산자(110)가 부정 논리 연산이 아닌 단순 긍정 논리 연산을 수행하는 경우에는 발진기(100) 내부에는 홀수 개의 인버터 유닛들이 포함될 수 있다.
인버터 유닛들(120_1, 120_2, ..., 120_2n)은 출력단과 입력단이 연결되어 있는 동일한 구조를 가지는 바, 제1 인버터 유닛(120_1)을 참조하여 구조를 설명하도록 한다.
제1 인버터 유닛(120_1)은 내부 전원 전압(VDDI)과 접지 전압(VSS) 사이에 직렬로 연결된 제1 PMOS 트랜지스터(MP1) 및 제1 NMOS 트랜지스터(MN1), 제1 PMOS 트랜지스터(MP1) 및 제1 NMOS 트랜지스터(MN1)의 사이의 노드와 접지 전압(VSS)의 사이에 연결된 RC 안정화 수단(R1, C1)을 포함할 수 있다.
제1 PMOS 트랜지스터(MP1) 및 제1 NMOS 트랜지스터(MN1)는 논리 연산자(110)의 출력 신호를 각각 게이트 단자로 수신하여 상보적으로 동작한다.
논리 연산자(110)의 출력 신호가 논리 상태 ‘로우’에 상응하는 경우, 제1 PMOS 트랜지스터(MP1)가 턴-온되고, 제1 NMOS 트랜지스터(MN1)는 턴 오프된다. 따라서 제1 PMOS 트랜지스터(MP1)와 제1 NMOS 트랜지스터(MN1)의 사이의 단자는 대략적으로 내부 전원 전압(VDDI)에 상응하는 값을 가지게 되며, 이는 논리 상태 ‘하이’에 상응하는 것으로서 논리 연산자(110)의 출력 신호를 반전시키는 기능을 한다.
다만, 본 발명의 일 실시예에 있어서, 제1 PMOS 트랜지스터(MP1)에 제1 벌크 바이어스 전압(VB_1)을 인가한다. 제1 벌크 바이어스 전압(VB_1)은 외부 전원 전압(VDD)에 상응할 수 있다.
제1 벌크 바이어스 전압(VB_1)의 인가에 따라, 제1 PMOS 트랜지스터(MP1)의 문턱 전압(threshold voltage)이 변하고, 이에 따라서 제1 PMOS 트랜지스터(MP1)의 구동 능력 또한 상이해진다. 예를 들어, 제1 벌크 바이어스 전압(VB_1)이 증가하면, 제1 PMOS 트랜지스터(MP1)의 문턱 전압이 높아지고, 제1 PMOS 트랜지스터(MP1)의 구동 능력이 저하된다. 이는 몸체 효과(body effect)에 의한 것이며, 따라서 제1 벌크 바이어스 전압(VB_1)은 백 게이트(Back gate)에 인가되는 전압과 같이 기능할 수 있다.
따라서, 외부 전원 전압(VDD)이 높아지는 경우, 자연스럽게 제1 PMOS 트랜지스터(MP1)의 동작 속도가 느려지면서 발진 신호(OSC)의 주기가 증가한다.
반대로, 외부 전원 전압(VDD)이 낮아지면, 제1 PMOS 트랜지스터(MP1)의 문턱 전압이 낮아지면서 제1 PMOS 트랜지스터(MP1)의 구동 능력이 향상되어 발진 신호(OSC)의 주기가 감소한다.
상술한 바와 같이, 도 1의 차지 펌프(200)에서는 외부 전원 전압(VDD)이 높아짐에 따라서 증가된 펌핑 전압(VPP)을 생성한다. 본 발명의 일 실시예에 따르면, 펌핑 전압(VPP)의 전압 레벨이 증가하면, 발진 신호(OSC)의 주기가 증가하여 차지 펌프(200)의 펌핑 속도를 줄여 펌핑 전압(VPP)의 증가 속도를 줄인다. 이에 따라서 외부 전원 전압(VDD)의 알 수 없는 요인에 의하여 커짐에 따라 발생하는 펌핑 전압(VPP)의 노이즈의 발생 속도를 줄여, 효율적인 전압 관리가 가능하다.
반면에, 외부 전원 전압(VDD)이 낮아지면 펌핑 전압(VPP) 또한 낮아진다. 이 경우, 발진 신호(OSC)의 주기가 감소하여 차지 펌프(200) 펌핑 속도를 증가시킨다.
본 발명의 일 실시예에 따른 발진기(100)는 다수의 인버터 유닛(120_1, 120_2, ..., 120_2n)에 대하여 외부 전원 전압(VDD)을 벌크 바이어스 전압으로 인가하여, 발진 신호(OSC)의 주기를 조절할 수 있다.
예를 들어, 외부 전원 전압(VDD)의 증가에 따라서 펌핑 전압(VDD)이 증가하는 경우, 증가하는 펌핑 전압(VPP)을 감지하여 발진 신호(OSC)의 주기를 조절하거나, 펌핑 전압(VPP)에 따라서 내부 전원 전압(VDDI)을 낮추거나 외부 전원 전압(VDD)을 보상하는 등의 동작이 있을 수 있다. 그러나 이들 구성은 다수의 감지 수단 및 보상 수단을 포함하기 때문에 소형화에 적합하지 못하다.
본 발명의 일 실시예에 따른 펌핑 회로(10)는 외부 전원 전압(VDD)을 그대로 발진기(100)에 인가시키는 간단한 구성을 통하여 적응적으로 발진 신호(OSC)의 주기 조절이 가능하다.
RC 안정화 요소(R1, C1)는 저대역 필터(Low pass filter)로 동작할 수 있다. RC 안정화 요소(R1, C1)는 발진 신호(OSC)가 일정한 지연 시간(Delay time)을 가지면서 각 인버터 유닛들을 통과하면서 발생할 수 있는 노이즈 성분을 제거할 수 있다.
실시예에 따라, 인버터 유닛(120_1, 120_2, ..., 120_2n)의 PMOS 트랜지스터들(MP1, MP2, ..., MP2n)에 인가되는 벌크 바이어스 전압(VB_1, VB_2, ..., VB_2n)은 선택적으로 제공될 수 있다.
예를 들어, 하나의 인버터 유닛에 대하여 벌크 바이어스 전압(VB)이 인가됨에 따라서 발진 신호(OSC)가 일정한 주기만큼 조절될 수 있다. 발진기(100) 내의 인버터 유닛들(120_1, 120_2, ..., 120_2n)에 대하여 외부 전원 전압(VDD)이 벌크 바이어스 전압(VB_1, VB_2, ..., VB_2n)으로 인가되는 경우, 하나의 인버터 유닛에 의하여 발생하는 주기 증감의 2n배에 해당하는 만큼의 주기가 증감이 발생할 수 있다.
외부 전원 전압(VDD)이 변화하는 양에 비하여 발진 신호(OSC)의 주기가 지나치게 많이 변화하는 경우, 각 인버터 유닛(320_1, 320_2, ..., 320_2n)에 제공되는 벌크 바이어스 전압(VB)을 외부 전원 전압(VDD)에서 내부 전원 전압(VDDI)으로 변경하는 동작을 수행할 수 있다. 이러한 벌크 바이어스 전압(VB)의 제공은 도 1의 전압 제공기(300)에서 수행될 수 있다.
따라서 도 1의 전압 제공기(300)는 외부 전원 전압(VDD)의 변화에 따른 펌핑 전압(VPP)의 변화에 기초하여 복수 개의 인버터 유닛들(120_1, 120_2, ..., 120_2n)에 제공되는 벌크 바이어스 전압(VB_1, VB_2, ..., VB_2n)을 선택적으로 제공할 수 있다. 전압 제공기(300)가 선택적으로 제공할 수 있는 벌크 바이어스 전압(VB_1, VB_2, ..., VB_2n)은 내부 전원 전압(VDDI) 또는 외부 전원 전압(VDD) 중 하나일 수 있다.
도시하지는 않았으나, 전압 제공기(300)는 복수의 인버터 유닛들(120_1, 120_2, ..., 120_2n)과 각각 연결되어 벌크 바이어스 전압(VB_1, VB_2, ..., VB_2n)을 제공할 수 있다. 예를 들어, 외부 전원 전압(VDD)의 변화에 따른 발진 신호(OSC)의 주기 변화를 보다 증가시키려면 외부 전원 전압(VDD)을 보다 많은 인버터 유닛들에 대하여 벌크 바이어스 전압으로 제공하고, 발진 신호(OSC)의 주기 변화를 보다 적게 하려면, 내부 전원 전압(VDDI)을 벌크 바이어스 전압으로 제공하는 인버터 유닛들의 수를 증가시킨다.
본 발명의 실시예들에 따른 펌핑 회로(10)는 외부 전원 전압(VDD)의 변동에 따라 적응적으로 발진 신호(OSC)의 주기를 제어하여 펌핑 전압(VPP)의 레벨을 안정적으로 유지할 수 있다.
나아가, 본 발명의 실시예들에 따른 펌핑 회로는 펌핑 전압(VPP)이 원하지 않는 레벨로 변화하면, 이를 제어하기 위하여 펌핑 속도를 조절할 수 있어 노이즈 제어가 용이하다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10 : 펌핑 회로
100 : 발진기
200 : 차지 펌프
300 : 전압 제공기
100 : 발진기
200 : 차지 펌프
300 : 전압 제공기
Claims (10)
- 발진 신호에 응답하여 제1 전압에 기초한 펌핑 전압을 생성하는 차지 펌프; 및
상기 제1 전압 및 제2 전압에 기초하여 주기가 제어된 상기 발진 신호를 제공하는 발진기를 포함하고,
상기 발진기는 복수의 인버터 유닛들을 포함하되, 상기 복수의 인버터 유닛들 각각은 직렬로 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하고,
상기 제1 전압은 상기 복수의 인버터 유닛들의 상기 PMOS 트랜지스터들 중 적어도 하나의 PMOS 트랜지스터의 벌크 단자에 공급되고,
상기 제1 전압의 변화에 따라, 상기 적어도 하나의 PMOS 트랜지스터의 문턱 전압이 조절되고, 상기 적어도 하나의 PMOS 트랜지스터의 동작 속도가 조절됨으로써, 상기 발진 신호의 주기가 조절되는 펌핑 회로. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈청구항 1에 있어서,
상기 발진기는,
링 체인 형태로 순차적으로 연결된 상기 복수의 인버터 유닛들을 포함하는 것을 특징으로 하는 펌핑 회로. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈청구항 2에 있어서,
상기 PMOS 트랜지스터 및 상기 NMOS 트랜지스터는 상기 제2 전압과 접지 전압 사이에 직렬로 연결되며, 상기 PMOS 트랜지스터 및 상기 NMOS 트랜지스터 각각의 게이트 단자가 공통으로 연결되는 것을 특징으로 하는 펌핑 회로. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈청구항 2에 있어서,
상기 제1 전압은 외부 전원 전압에 상응하고, 상기 제2 전압은 내부 전원 전압에 상응하는 것을 특징으로 하는 펌핑 회로. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈청구항 2에 있어서,
상기 복수의 인버터 유닛들 중 마지막 인버터 유닛의 출력 신호에 상응하는 발진 신호, 및 발진 활성화 신호에 대하여 논리곱 연산을 수행하는 논리 연산자를 더 포함하며,
상기 논리 연산자의 출력 신호는 상기 복수의 인버터 유닛들 중 첫 번째 인버터 유닛의 입력 신호로 제공되는 것을 특징으로 하는 펌핑 회로. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈청구항 2에 있어서,
상기 복수의 인버터 유닛 각각은
상기 발진 신호의 노이즈 제거를 위한 저대역 필터를 포함하는 것을 특징으로 하는 펌핑 회로. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈청구항 1에 있어서,
상기 발진기에 상기 제1 전압 또는 상기 제2 전압을 선택적으로 제공하는 전압 제공기를 더 포함하는 것을 특징으로 하는 펌핑 회로. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈청구항 7에 있어서,
상기 전압 제공기는,
상기 복수의 인버터 유닛들 각각에 포함된 PMOS 트랜지스터의 벌크 단자에 상기 제1 전압 또는 상기 제2 전압을 선택적으로 벌크 바이어스 전압으로 제공하는 것을 특징으로 하는 펌핑 회로. - ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈청구항 7에 있어서,
상기 전압 제공기는 상기 펌핑 전압 및 상기 발진 신호에 기초하여 상기 제1 전압 또는 상기 제2 전압을 선택적으로 제공하는 것을 특징으로 하는 펌핑 회로. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈청구항 1에 있어서,
상기 발진 신호의 주기는 상기 제1 전압의 변화에 비례하도록 제어되는 것을 특징으로 하는 펌핑 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130068921A KR101985953B1 (ko) | 2013-06-17 | 2013-06-17 | 펌핑 회로 |
US14/078,666 US9502966B2 (en) | 2013-06-17 | 2013-11-13 | Pumping circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130068921A KR101985953B1 (ko) | 2013-06-17 | 2013-06-17 | 펌핑 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140146367A KR20140146367A (ko) | 2014-12-26 |
KR101985953B1 true KR101985953B1 (ko) | 2019-06-05 |
Family
ID=52019089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130068921A KR101985953B1 (ko) | 2013-06-17 | 2013-06-17 | 펌핑 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9502966B2 (ko) |
KR (1) | KR101985953B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239246A1 (ja) * | 2018-06-15 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
US11139004B2 (en) * | 2019-10-25 | 2021-10-05 | Texas Instruments Incorporated | Charge pump circuit and auxiliary power supply |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100235958B1 (ko) * | 1996-08-21 | 1999-12-15 | 김영환 | 반도체 메모리 장치의 복수 레벨 전압 발생기 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0132641B1 (ko) | 1993-05-25 | 1998-04-16 | 세끼모또 타다히로 | 기판 바이어스 회로 |
JP3129131B2 (ja) * | 1995-02-01 | 2001-01-29 | 日本電気株式会社 | 昇圧回路 |
KR100262750B1 (ko) * | 1996-10-22 | 2000-09-01 | 김영환 | 반도체 메모리 소자의 전압 발생 장치 |
KR100265609B1 (ko) | 1997-12-31 | 2000-10-02 | 김영환 | 주기변환형 고전압 발생장치 |
KR20000034091A (ko) * | 1998-11-27 | 2000-06-15 | 윤종용 | 발진기를 이용한 직류 전압 발생기 |
JP3773718B2 (ja) * | 1999-09-20 | 2006-05-10 | 株式会社東芝 | 半導体集積回路 |
KR100380272B1 (ko) * | 2001-04-04 | 2003-04-18 | 주식회사 하이닉스반도체 | 노이즈 제거회로 |
KR100586545B1 (ko) | 2004-02-04 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 |
KR100815183B1 (ko) | 2005-06-30 | 2008-03-19 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
KR100911193B1 (ko) | 2007-10-09 | 2009-08-06 | 주식회사 하이닉스반도체 | 반도체 집적회로의 전압 생성장치 |
US20090184740A1 (en) * | 2008-01-21 | 2009-07-23 | Agilent Technologies, Inc. | Phase-Locked Loop Circuit with Accelerated Frequency Acquisition |
JP2010130412A (ja) * | 2008-11-28 | 2010-06-10 | Renesas Technology Corp | 半導体集積回路 |
US9673696B2 (en) * | 2013-03-13 | 2017-06-06 | Analog Devices Technology | Ultra low-voltage circuit and method for nanopower boost regulator |
-
2013
- 2013-06-17 KR KR1020130068921A patent/KR101985953B1/ko active IP Right Grant
- 2013-11-13 US US14/078,666 patent/US9502966B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100235958B1 (ko) * | 1996-08-21 | 1999-12-15 | 김영환 | 반도체 메모리 장치의 복수 레벨 전압 발생기 |
Also Published As
Publication number | Publication date |
---|---|
KR20140146367A (ko) | 2014-12-26 |
US9502966B2 (en) | 2016-11-22 |
US20140369095A1 (en) | 2014-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10848133B2 (en) | Low power RC oscillator with switched bias current | |
US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
JP4424546B2 (ja) | パルス幅変調回路 | |
US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
JP2002305872A (ja) | 昇圧電圧の調節が可能な昇圧回路及び昇圧電圧を生成する方法並びにそれを具備する集積回路 | |
KR100858875B1 (ko) | 내부전원 생성장치 | |
CN108781056B (zh) | 晶体振荡器及其控制电路 | |
KR101985953B1 (ko) | 펌핑 회로 | |
JP2005123944A (ja) | Pll回路 | |
CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
JP2006222524A (ja) | 発振回路 | |
JP2016054400A (ja) | 水晶発振回路及び電子時計 | |
JP2013062755A (ja) | 半導体装置 | |
JP6385176B2 (ja) | アナログ電子時計 | |
JP6111085B2 (ja) | 発振用集積回路 | |
US9479144B2 (en) | Extended range ring oscillator using scalable feedback | |
KR20080029577A (ko) | 지연 회로 | |
JP4829724B2 (ja) | 発振回路 | |
KR20150080102A (ko) | 반도체 장치 | |
KR20060077179A (ko) | 밴드갭 레퍼런스 회로를 이용한 발진기 | |
KR20180087098A (ko) | 서플라이 레귤레이션 루프를 이용한 발진기 및 발진기의 동작 방법 | |
JP2010041449A (ja) | 発振回路 | |
JP2012226558A (ja) | 半導体集積回路装置、負荷電流安定化回路 | |
CN115664382A (zh) | 振荡器电路 | |
JP2004088319A (ja) | 遅延素子回路、電圧制御発振回路、および電圧制御遅延線回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |