JP3128334B2 - 半導体デバイス及びその製造方法 - Google Patents
半導体デバイス及びその製造方法Info
- Publication number
- JP3128334B2 JP3128334B2 JP04186989A JP18698992A JP3128334B2 JP 3128334 B2 JP3128334 B2 JP 3128334B2 JP 04186989 A JP04186989 A JP 04186989A JP 18698992 A JP18698992 A JP 18698992A JP 3128334 B2 JP3128334 B2 JP 3128334B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transistor
- semiconductor device
- contact hole
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
具体的には半導体デバイスにおける出力端子側に設けら
れた保護回路に関する。
電破壊防止機能を有する出力保護回路の一構成例を示す
もので、(a)は平面図、(b)はその構成が理解しや
すいように記載した断面図である。
などで形成される出力パッド、符号2は出力端子とポリ
シリコンなどで形成される高抵抗配線3とを結ぶコンタ
クトホール、符号4はその高抵抗配線層3と出力トラン
ジスタへとつながるアルミニウム配線5とを結ぶコンタ
クトホール、符号7はそのアルミニウム配線5とN型も
しくはP型の不純物拡散層で形成される入力トランジス
タのソース/ドレイン部6を結ぶコンタクトホールであ
る。
力パッド部1に静電気による電荷が印加された場合には
出力トランジスタのソース・ドレイン間降伏により電流
が流れるが、高抵抗配線層3による電圧降下によって出
力トランジスタにかかるストレスを緩和させて、出力ト
ランジスタを保護するというものであった。
(a),(b)の回路では、出力パッド1と出力トラン
ジスタのソース/ドレイン部6との間に高抵抗配線層3
が直列に接続されている。このため、高抵抗配線層3に
よる配線抵抗分が大きくなり、デバイス全体の回路動作
スピードが遅くなるという問題があった。また、高抵抗
配線層3の占める面積が大きく、チップサイズの縮小化
の妨げになるという問題があった。
問題点とチップサイズの縮小化の妨げになるという問題
点を除去し、静電気による電荷に対しては充分な電圧降
下の抵抗分を保ちつつ、回路全体の配線抵抗を小さく
し、チップサイズの縮小も可能とした半導体デバイスに
おける静電破壊防止回路およびその形成方法を提供する
ことを目的とする。
の課題を解決するために、トランジスタを有する内部回
路と端子部との間にトランジスタを保護する保護手段を
有する半導体デバイスにおいて、トランジスタのソース
/ドレイン部となる拡散層の上方に配置し、第1のコン
タクトホールを介して拡散層と電気的に接続される、保
護手段を構成する第1の配線と、第1の配線の上方に配
置し、端子部と導通し、第1の配線と第2のコンタクト
ホールを介して電気的に接続される、第1の配線より配
線抵抗が低い第2の配線とを有するものとした。
部回路と端子部との間にトランジスタを保護する保護手
段を有する半導体デバイスの製造方法において、トラン
ジスタのソース/ドレイン部となる拡散層の上方に、拡
散層と第1のコンタクトホールを介して電気的に接続さ
れる、保護手段を構成する第1の配線を形成する工程
と、第1の配線の上方に、第1の配線と第2のコンタク
トホールを介して電気的に接続される、第1の配線より
配線抵抗が低い第2の配線を形成し、第2の配線と導通
する端子部を形成する工程とを含むものとした。
デバイスにおける静電破壊防止回路およびその形成方法
の実施例を詳細に説明する。
の一実施例を示す平面図及びその概略断面図である。以
下、これら図を参照して本実施例を説明する。
力トランジスタのソース/ドレイン部103となるN型
の不純物拡散層をヒ素などをイオン注入することにより
形成する。その後、常圧CVD法によりシリコン基板上
にSiO2 膜を全面に生成させる。
04とトランジスタのソース/ドレイン部103とを接
続させる、第1のコンタクトホールとしてのコンタクト
ホール106をホトリソグラフィー/エッチング技術に
より開孔させる。
リコンを堆積させてヒ素などのイオン注入を行い、この
ポリシリコン膜の抵抗を調整し、ホトリソグラフィー/
エッチング技術により高抵抗配線層104を形成する。
膜を堆積させる。その後、出力パッド101から続いて
いる、第2の配線としてのアルミ配線102と先述した
高抵抗配線層104とを接続する、第2のコンタクトホ
ールとしてのコンタクトホール105をホトリソグラフ
ィー/エッチング技術により開孔する。その後、スパッ
タ法などによりアルミニウムを堆積させ、ホトリソグラ
フィー/エッチング技術により出力パッド101及びア
ルミ配線102を形成する。
抗を得る構成要素としては、(1)高抵抗配線層104
のシート抵抗、(2)コンタクトホール105,106
の径、(3)コンタクトホール103と104の間隔で
あり、これら3つの要素を適宜組み合わせて実現でき
る。
で定義される。この場合、上述した(1)がρS 、
(2)がW、(3)がLに該当するからである。なお、
図1にLとWの関係を図示した。
増やせばL,W,ρS で決まる抵抗Rが、出力パッド1
01とトランジスタのソース/ドレイン部103の間で
みるとそれだけ並列に入ることになり回路全体としては
配線抵抗が小さくなるという効果を生む。
1(a)と図2(a)を比較して明らかなように、出力
パッド101とアルミ配線102の間に高抵抗配線層が
無いため、それだけ、パターンレイアウトを縮めること
ができる。
る電荷の電圧降下に必要な高抵抗配線層を、アルミ配線
とトランジスタのソース/ドレイン部となる拡散層との
間に配置することにより、出力パッドからソース/ドレ
イン部までの抵抗がコンタクト間の配線抵抗の並列配置
により小さくなる。また、出力パッドとアルミ配線の間
に高抵抗配線層が不要となるため、回路の動作スピード
が速くなり、かつチップ面積の縮小化が図れることが期
待できる。
回路の一実施例を示す平面及び断面。
る。
Claims (3)
- 【請求項1】 トランジスタを有する内部回路と端子部
との間に該トランジスタを保護する保護手段を有する半
導体デバイスにおいて、 前記トランジスタのソース/ドレイン部となる拡散層の
上方に配置され、第1のコンタクトホールを介して該拡
散層と電気的に接続される、前記保護手段を構成する第
1の配線と、 前記拡散層の上方であり、かつ、前記第1のコンタクト
ホールと所定の間隔離れて配置される第2のコンタクト
ホールを介して前記第1の配線と接続される、前記端子
部と導通するとともに前記第1の配線の上方に配置され
た、前記第1の配線より配線抵抗が低い第2の配線と、 を含むことを特徴とする半導体デバイス。 - 【請求項2】 トランジスタを有する内部回路と端子部
との間に該トランジスタを保護する保護手段を有する半
導体デバイスの製造方法において、 前記トランジスタのソース/ドレイン部となる拡散層の
上方に、該拡散層と第1のコンタクトホールを介して電
気的に接続される、前記保護手段を構成する第1の配線
を形成する工程と、 前記第1の配線層の前記拡散層の上方に配置された部分
であるとともに前記第1のコンタクトホールと所定の間
隔離れた部分上に第2のコンタクトホールを形成する工
程と、 前記第1の配線の上方に、該第1の配線と第2のコンタ
クトホールを介して電気的に接続される、該第1の配線
より配線抵抗が低い第2の配線を形成し、該第2の配線
と導通する前記端子部を形成する工程と、 を含むことを特徴とする半導体デバイスの製造方法。 - 【請求項3】 請求項2記載の半導体デバイスの製造方
法において、前記第1のコンタクトホールと前記第2の
コンタクトホールはそれぞれ複数個形成され、前記第1
の配線において互いに隣り合うように配置されることを
特徴とする半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04186989A JP3128334B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体デバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04186989A JP3128334B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体デバイス及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06232345A JPH06232345A (ja) | 1994-08-19 |
JP3128334B2 true JP3128334B2 (ja) | 2001-01-29 |
Family
ID=16198259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04186989A Expired - Fee Related JP3128334B2 (ja) | 1992-07-14 | 1992-07-14 | 半導体デバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3128334B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6414341B1 (en) | 1998-09-25 | 2002-07-02 | Nec Corporation | Input/output protective device |
JP5228424B2 (ja) | 2007-09-25 | 2013-07-03 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP5092766B2 (ja) * | 2008-01-21 | 2012-12-05 | ミツミ電機株式会社 | 半導体装置 |
PL416867A1 (pl) | 2016-04-15 | 2017-10-23 | Sorter Spółka Jawna Konrad Grzeszczyk, Michał Ziomek | Powierzchniowe źródło światła bocznego |
-
1992
- 1992-07-14 JP JP04186989A patent/JP3128334B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06232345A (ja) | 1994-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7232705B2 (en) | Integrated circuit bond pad structures and methods of making | |
US6545321B2 (en) | ESD protection circuit for a semiconductor integrated circuit | |
US5468667A (en) | Method of placing source contacts for efficient ESD/EOS protection in grounded substrate MOS integrated circuit | |
JP3013624B2 (ja) | 半導体集積回路装置 | |
JP2913158B2 (ja) | 静電破壊防止回路を有するmosトランジスタ構造体 | |
US7067884B2 (en) | Electrostatic discharge device | |
JP2872585B2 (ja) | 電界効果型トランジスタとその製造方法 | |
US7394134B2 (en) | Semiconductor device with electrostatic discharge protection | |
KR100401507B1 (ko) | 반도체 메모리 장치의 입력 캐패시턴스의 미세조정 회로및 그 제조방법 | |
JP3147849B2 (ja) | 半導体集積回路装置の保護回路 | |
JPH07176693A (ja) | 入力保護回路 | |
JP2822915B2 (ja) | 半導体装置 | |
US5932917A (en) | Input protective circuit having a diffusion resistance layer | |
JP3128334B2 (ja) | 半導体デバイス及びその製造方法 | |
US6730985B2 (en) | Semiconductor integrated circuit device | |
JP5023254B2 (ja) | 集積回路の静電荷放電保護 | |
JP3574359B2 (ja) | 半導体装置 | |
JP3010911B2 (ja) | 半導体装置 | |
JP3319445B2 (ja) | 半導体装置 | |
JP3134443B2 (ja) | 半導体入力保護装置 | |
JP3441104B2 (ja) | 半導体装置 | |
JPH10223843A (ja) | 半導体装置の保護回路 | |
JP2763877B2 (ja) | 半導体集積回路装置 | |
JPH06140588A (ja) | 半導体集積回路 | |
JPH10125907A (ja) | 保護回路付きmos電界効果型トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |