JPH1140669A

JPH1140669A - 多層配線構造とその製造方法

Info

Publication number: JPH1140669A
Application number: JP19442997A
Authority: JP
Inventors: Yoshiaki Yamada; 義明山田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-07-18
Filing date: 1997-07-18
Publication date: 1999-02-12

Abstract

(57)【要約】【課題】微細な配線間をＰＥ−ＣＶＤ法を用いて絶縁
膜で隙間なく埋込む。【解決手段】第１の配線３を形成した後、第１の層間
絶縁膜４をＨＤＰ−ＣＶＤ法で２００ｎｍ程度に薄く形
成する。その際、シリコン基板１に高周波バイアスを印
加してスパッタエッチを成膜と同時に行なうため、配線
３，３間では上部で広く底部で狭い順テーパー形状とな
る。その後、第２の層間絶縁膜５をＰＥ−ＣＶＤ法で形
成するが、その際、絶縁膜を化学的にエッチングする成
分としてＦを含むガス、たとえばＣ₂Ｆ₆を添加して成膜
することにより、ＳｉＯＦ膜等を成膜する。成膜と同時
にエッチングも起こるため、段差被覆性に優れ、その下
地が順テーパー形状であるため、微細配線間も隙間間な
く成膜可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に用い
られる多層配線構造とその製造方法に関し、特に、微細
配線間を化学気相法（ＣＶＤ法）による絶縁膜で埋設し
た半導体装置用多層配線構造とその製造方法に関する。

【０００２】

【従来の技術】半導体装置の高集積化、高速化に伴い、
配線の微細化、多層化も進み、層間絶縁膜の平坦化技術
がますます重要となってきている。

【０００３】今後、開発される半導体装置の配線間隔は
０．２５μｍ以下となってくるが、配線の膜厚は従来の
半導体装置とほとんど変化しないため、これまで層間絶
縁膜として広く使用されてきたテトラエトキシシラン
（ＴＥＯＳ）を原料ガスとして用い、プラズマ化学気相
成長法（ＰＥ−ＣＶＤ法）で形成したシリコン酸化膜で
はもちろん埋込むことは不可能である。

【０００４】そこで、さらに段差被覆性を向上させるた
めに、ＰＥ−ＣＶＤ法でシリコン酸化膜を形成する際、
Ｆ原子を含むガスを添加することにより、成膜と同時に
エッチングを行なう方法が提案されている（例えば特開
平６−３０２５９３）。この方法によれば、形成した膜
中にＦ原子が２〜１０ａｔ％程度含まれ通常ＳｉＯＦ膜
と呼ばれる膜を形成している。このＳｉＯＦ膜の段差被
覆性が良い理由は、Ｆ原子を含むガスによるエッチング
が段差の角部で速いため、シリコン酸化膜ではオーバー
ハング形状となるが、ＳｉＯＦ膜ではオーバーハング形
状となることがないためと思われる。

【０００５】しかし、この方法でも、０．２５μｍ以下
の配線間隔を埋込むことは、不可能である。さらに、微
細な配線間隔を埋込む方法として、ＥＣＲやＩＣＰ等の
高密度プラズマ源を利用した高密度プラズマＣＶＤ法
（ＨＤＰ−ＣＶＤ法）により、シリコン酸化膜を成膜す
る方法がある。

【０００６】この方法ではシリコン酸化膜の成膜と同時
にＡｒガスによるスパッタエッチングを行なうため、段
差角部が選択的にエッチングされ段部で順テーパー形状
となり０．２５μｍ以下の配線間隔でも埋込むことが可
能である。ＨＤＰ−ＣＶＤ法で形成したシリコン酸化膜
はエッチングが同時に進むため、成膜速度が小さいとい
う問題点と、熱酸化膜とほぼ同等の緻密性があるため、
成膜後の平坦化手段として用いる化学的機械的研磨（Ｃ
ＭＰ）法の研磨速度が遅いという問題点があった。

【０００７】そこで、これらの問題の解決方法として、
配線間のみをＨＤＰ−ＣＶＤ法で形成したシリコン酸化
膜で埋設した後、通常のＴＥＯＳを用いたＰＥ−ＣＶＤ
法でシリコン酸化膜を研磨層として形成する方法がある
（例えば、特開平８−６９９９９）。

【０００８】この実施例について以下に図面を用いて説
明する。図６は、上述した主要工程断面図である。シリ
コン基板１上に絶縁膜２を介して第１の配線３が形成さ
れている。配線の厚さは７５０ｎｍとする。第１の配線
３を形成した後、ＨＤＰ−ＣＶＤ法により、シリコン酸
化膜９を０．８〜１μｍの厚さに形成する。成膜条件と
してはＳｉＨ₄５０ｓｃｃｍ、Ｏ₂７０ｓｃｃｍ、Ａｒ１
００ｓｃｃｍ程度を流し、圧力を７ｍＴｏｒｒ程度に設
定し、シリコン基板１を３５０℃程度に加熱し、プラズ
マ発生用電極たとえばＩＣＰコイルに２．５ＫＷのＲＦ
パワーを印加し、シリコン酸化膜９を形成すると同時
に、シリコン基板１にも１．６ＫＷのＲＦバイアスを印
加する。基板に印加したＲＦバイアスにより、シリコン
酸化膜９はスパッタエッチングされ、成膜速度はＲＦバ
イアスの無い時に比べて２０％程度低下する。

【０００９】特に、配線段差の角部ではスパッタエッチ
ングの速度が速く、順テーパー形状となり、かつ配線幅
の小さい所では三角形の形状をなす配線間では、シリコ
ン酸化膜９が０．２５μｍ程度の微細スペースに埋込ま
れている（図６（ａ））。

【００１０】次に、通常ＰＥ−ＣＶＤ法により第２のシ
リコン酸化膜１０を０．８〜１．０μｍの厚さに形成す
る（図６（ｂ））。シリコン酸化膜１０の成膜条件は、
ＴＥＯＳ１２０ｓｃｃｍ、Ｏ₂１２００ｓｃｃｍ、Ｈｅ
１００ｓｃｃｍ、Ａｒ１００ｓｃｃｍ、圧力３ｍＴｏｒ
ｒとし、基板温度約３８０℃で基板上部にＲＦ放電させ
ることにより、０．８〜０．９μｍ／ｍｉｎと高い成膜
速度が得られる。この成膜方法では、シリコン酸化膜９
上にほぼ均一の膜厚で形成されるが、角部は丸みを持つ
形状となる。

【００１１】その後、公知のＣＭＰ法で０．８〜１．０
μｍ程度研磨して表面をほぼ平坦にする（図６
（ｃ））。シリコン酸化膜１０の研磨は、コロイド状シ
リカを含んだ塩基性溶液を研磨用スラリとして用い、１
８０〜２００ｎｍ／ｍｉｎの研磨速度が得られる。

【００１２】その後、第１の配線３に達する接続孔（ス
ルーホール）を所望の位置に公知のリソグラフィ技術と
ドライエッチング技術により形成し、さらに、第２の配
線６を通常の技術を用いて形成する。スルーホールの直
径が０．５μｍ以下と小さい場合、スパッタ法では段差
被覆性が不十分であるため、ＣＶＤ法で形成したＷ７等
による接続プラグを形成した後、第２の配線６を形成す
る（図６（ｄ））。

【００１３】

【発明が解決しようとする課題】しかしながら、通常の
ＰＥ−ＣＶＤ法で形成したＳｉ酸化膜やＳｉＯＦ膜で
は、０．２５μｍ以下のスペースにボイドが発生し、Ｃ
ＭＰ等で平坦化を行なった際にボイドが露出し、表面の
平坦化ができず、その後の上層配線の形成が困難となる
と共に信頼性を低下させるという問題があった。

【００１４】その理由は、ＰＥ−ＣＶＤ法では、段差被
覆性が悪いためである。

【００１５】また、ＨＤＰ−ＣＶＤ法で形成したＳｉ酸
化膜は、配線幅の違う配線上では、その上の成膜膜厚が
違うため、ＣＭＰ法で平坦化しなければならないが、Ｈ
ＤＰ−ＣＶＤ法では、平坦化に時間がかかることと、成
膜速度もＰＥ−ＣＶＤ法に比べ遅いので成膜時間もかか
り、生産効率が悪いという問題があった。

【００１６】その理由は、ＨＤＰ−ＣＶＤ法によるシリ
コン酸化膜は緻密性が高いため（ＰＥ−ＣＶＤ法による
シリコン酸化膜に比べ２５％程度）、研磨速度が小さい
ことと、成膜と同時にエッチングを行なっているので成
膜速度がＰＥ−ＣＶＤ法に比べ２０％程度遅いためであ
る。

【００１７】また、第１の配線の高さ程度にＨＤＰ−Ｃ
ＶＤ法でシリコン酸化膜を形成し、配線間を埋込んだ
後、通常のＰＥ−ＣＶＤ法で研磨層としてのシリコン酸
化膜を形成する場合においても、ＨＤＰ−ＣＶＤ法で成
膜する膜厚が第１の配線膜厚以上に形成しなければなら
ないため、成膜時間が長いこと、及びＨＤＰ−ＣＶＤ法
で形成したシレコン酸化膜は第１の配線の幅により膜厚
が異なり、図７に示すようにＳＯＧ膜２１で平坦化する
場合、配線幅によりその上のシリコン酸化膜の膜厚が異
なるので、ＣＭＰ法で平坦化しなければならないが、図
７（ｂ）に示すようにＤＲＡＭのようなセル部と周辺回
路部で大きな段差がある場合、ＣＭＰ法では周辺回路部
を平坦化できず、その上に配線を形成するのが困難とな
り、断線や短絡が多発するという問題があった。

【００１８】本発明の目的は、微細な配線間に隙間なく
層間絶縁膜を埋込み、配線の信頼性の低下を防止し、か
つ層間絶縁膜の成長を高速で行ない、また平坦化をＣＭ
Ｐ法で行なう場合においてもＣＭＰ法における研磨速度
を低下させることなく、生産性を高め、さらに、配線下
地に大きな段がありＣＭＰ法での平坦化が困難な場合
に、ＳＯＧ等の塗布平坦化膜を用いて平坦化を可能と
し、上層配線を歩留良形成できる多層配線構造とその製
造方法を提供することにある。

【００１９】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多層配線構造は、層間絶縁膜を有する
多層配線構造であって、前記層間絶縁膜は、配線層間を
電気的に隔離するものであって、少なくとも配線段部で
順テーパー形状となる第１の絶縁膜と、絶縁膜をエッチ
ングする成分を含む第２の絶縁膜とを有するものであ
る。

【００２０】また前記絶縁膜をエッチングする成分は、
Ｆである。

【００２１】また前記第２の絶縁膜は、ＳｉＯＦ膜であ
る。

【００２２】また前記第１の絶縁膜の膜厚は、１００〜
３００ｎｍである。

【００２３】また本発明に係る多層配線の製造方法は、
第１の配線形成工程と、第１の絶縁膜形成工程と、第２
の絶縁膜形成工程とを有する多層配線の製造方法であっ
て、前記第１の配線形成工程は、半導体基板上に絶縁膜
を介して第１の配線を形成する処理を行なうものであ
り、前記第１の絶縁膜形成工程は、スパッタエッチを行
ないながら第１の絶縁膜を前記配線上に形成する処理を
行なうものであり、前記第２の絶縁膜形成工程は、エッ
チングガスを含む雰囲気にて第２の絶縁膜を前記第１の
絶縁膜上に形成する処理を行なうものである。

【００２４】また本発明に係る多層配線の製造方法は、
第１の配線形成工程と、第１の絶縁膜形成工程と、テー
パー形成工程と、第２の絶縁膜形成工程とを有する多層
配線の製造方法であって、前記第１の配線形成工程は、
半導体基板上に絶縁膜を介して第１の配線を形成する処
理を行なうものであり、前記第１の絶縁膜形成工程は、
第１の絶縁膜を前記配線上に形成する処理を行なうもの
であり、前記テーパー形成工程は、スパッタエッチを行
ない前記第１の配線段部での前記第１の絶縁膜の表面を
順テーパー形状に形成する処理を行なうものであり、前
記第２の絶縁膜形成工程は、エッチングガスを含む雰囲
気にて第２の絶縁膜を前記第１の絶縁膜上に形成する処
理を行なうものである。

【００２５】また前記エッチングガスは、Ｆを含むガス
である。

【００２６】また前記Ｆを含むガスは、ＣＦ₄，ＣＨ
Ｆ₃，Ｃ₂Ｆ₆，ＮＦ₃，ＳｉＦ₄，ＴＥＦＳの少なくとも
１つである。

【００２７】また前記第２の絶縁膜は、Ｆを含んだシリ
コン酸化膜（ＳｉＯＦ膜）である。

【００２８】また前記第２の絶縁膜形成前の前記第１の
絶縁膜の膜厚は、１００〜３００ｎｍである。

【００２９】また前記第１の絶縁膜は、半導体基板にＲ
Ｆバイアスを印加しながら高密度プラズマを用いたプラ
ズマ化学気相成長法により形成したシリコン酸化膜又は
ＳｉＯＦ膜である。

【００３０】また前記第１の絶縁膜は、基板にＲＦバイ
アスを印加しながらスパッタリング法により形成したシ
リコン酸化膜である。

【００３１】また前記第１の絶縁膜の膜厚は、１００〜
３００ｎｍである。

【００３２】また前記第２の絶縁膜を形成後、化学的機
械的研磨法（ＣＭＰ法）にて第２の絶縁膜を研磨し表面
を平坦化する工程を含むものである。

【００３３】また前記第２の絶縁膜を形成後、シリコン
酸化膜からなる第３の絶縁膜を前記第２の絶縁膜上に形
成する工程と、前記第３の絶縁膜をＣＭＰ法により研磨
して平坦化する工程とを含むものである。

【００３４】また前記第２の絶縁膜を形成後、塗布膜を
形成し表面を平坦化する工程を含む、ものである。

【００３５】また前記塗布膜は、ＳＯＧ膜である。

【００３６】また前記塗布膜はフォトレジスト膜であ
り、前記フォトレジスト膜と前記第２の絶縁膜とのエッ
チング速度が同じエッチング条件にて全面にエッチング
してフォトレジスト膜を除去すると同時に、表面を平坦
化する工程を含むものである。

【００３７】

【作用】本発明の多層配線構造において、層間絶縁膜
は、少なくとも配線段部で順テーパー形状となる第１の
絶縁膜と、絶縁膜をエッチングする成分を含む第２の絶
縁膜を含んでいる。第１の絶縁膜を段部で順テーパー形
状となるようにしているため、第２の絶縁膜が微細配線
間においても隙間なく成膜され、配線間を完全に埋込む
ことが可能となる。

【００３８】また第１の絶縁膜は１００〜３００ｎｍと
薄くしているため、成膜速度の遅い成膜を最小限とする
ことで生産性の低下を最小限にとどめている。さらに層
間膜をＣＭＰ法で平坦化する際、研磨する膜はＨＤＰ−
ＣＶＤ法で形成したシリコン酸化膜のような緻密性の高
い膜ではなく、ＰＥ−ＣＶＤ法で形成した膜であり、研
磨速度が低下して生産性を落すことは全くない。

【００３９】また第１の絶縁膜が薄いため、配線幅が違
う配線において、その上に形成される絶縁膜の膜厚が変
化するということがない。そのため、必ずしもＣＭＰ法
で平坦化する必要がなく、ＳＯＧ膜等の塗布平坦化膜を
使用して平坦化することも可能であり、ＤＲＡＭのよう
なセル部と周辺回路部で大きな段差があるようなデバイ
スでも使用可能となる。

【００４０】さらに、第２の絶縁膜はエッチングガスと
してＦを含むガス雰囲気で成膜し、膜中にＦを含んだ絶
縁膜、特にＳｉＯＦ膜とすることにより、誘電率が低い
ため、配線間の寄生容量を小さくすることが可能とな
り、動作速度が増す。第１の絶縁膜としてＨＤＰ−ＣＶ
Ｄ法で形成したＳｉＯＦ膜を用いれば、さらに寄生容量
を低下させて動作速度を速くすることが可能となる。

【００４１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。

【００４２】（実施形態１）図１は、本発明の実施形態
１の主要工程断面図である。まず、図１（ａ）に示すよ
うに、素子が形成されたシリコン基板１上に絶縁膜２を
介して第１の配線３を公知の技術で形成し、その後、シ
リコン基板１に高周波のバイアス印加しながら高密度プ
ラズマを用いたＣＶＤ法により第１の配線３上に第１の
層間絶縁膜４を１００〜３００ｎｍの厚さに形成する。
成膜と同時に高周波バイアスによりスパッタエッチを行
なっているため、第１の配線３の上方角部で最もエッチ
ング速度が速く、第１の層間絶縁膜４の形状は図に示す
ように、配線３，３間の上部で広く、底部で狭い順テー
パー形状となる。

【００４３】次に図１（ｂ）に示すように、平行平板型
のプラズマＣＶＤ法により、第２の層間絶縁膜５を基板
全面に形成するが、その際、その絶縁膜を化学的にエッ
チング可能なガスを添加して行なうことにより、狭い配
線３，３間に隙間なく成長させる。第２の層間絶縁膜５
は、配線３，３間での第１の層間絶縁膜４との合計の膜
厚が、第１の配線３の膜厚とその上に最終的に残される
絶縁膜厚の合計よりも厚くなるような厚さとする。

【００４４】次に図１（ｃ）に示すように、公知のＣＭ
Ｐ法により第２の層間絶縁膜５を所望の層間膜厚となる
まで研磨して表面を完全平坦化する。

【００４５】続いて図１（ｄ）に示すように、公知のリ
ソグラフィ技術とドライエッチング技術により、第１の
配線３に達する接続孔（スルーホール）を第２の層間絶
縁膜５及び第１の層間絶縁膜４の所望の位置に形成した
後、第２の配線６を公知の技術で形成する。その際、ス
ルーホールは、ＣＶＤ法により形成したＷ７のような高
融点金属や、高温でスパッタ法により形成したＡｌ合金
等により埋込むことが望ましい。

【００４６】図１において、第１の配線３を形成した
後、第１の層間絶縁膜４を高密度プラズマを用いたＣＶ
Ｄ法で形成する際、シリコン基板１に高周波バイアスを
印加している。成膜時のガス中にＡｒを含ませることに
より、シリコン基板１に印加した高周波バイアスにより
イオン化したＡｒが引き付けられ、スパッタエッチング
される。

【００４７】成膜と同時にスパッタエッチされるわけで
あるが、一般的にＡｒのイオンの入射角度とスパッタエ
ッチングの速度は図２（ａ）に示すような関係があり、
４５°程度で入射したときに最もエッチング速度が速
い。また図２（ｂ）に示すように、第１の配線３の上部
の角にはプラズマが集中しやすく、エッチングが最も速
く進み、エッチングと成膜の速度が同じとなる面が現わ
れ、第１の層間絶縁膜４の表面形状は、第１の配線３上
で三角形あるいは台形に近い形状となり、配線３，３間
においても上に広がった順テーパー形状となる。テーパ
ー角θは、高周波バイアスが大きいほど小さくなり、平
坦な面に近づく。

【００４８】次に、第２の層間絶縁膜５をＰＥ−ＣＶＤ
法で形成するが、その際、絶縁膜を化学的にエッチング
する成分を添加させておく。通常のＰＥ−ＣＶＤ法でシ
リコン酸化膜を成膜する場合、下地絶縁膜が順テーパー
形状であっても、配線３の間隔が狭い場合は埋込むこと
ができず、ボイドが形成されてしまう。たとえば、配線
３，３間のアスペクト比が１程度で、第１の層間絶縁膜
４の配線３，３間のテーパー角度が２°程度であったと
しても、スリット状の隙間が形成されてしまう。これに
対して、成膜の際、化学的にエッチングする成分を添加
させると、ほぼ等方的にエッチングされるが、特に配線
３の上部角部でのエッチング速度が速いため、微細な配
線３，３間も埋込みが終了するまで閉じることがなく、
第１の層間絶縁膜４の配線３，３間のテーパー角度が２
°であれば、配線３，３間のアスペクト比が２であって
も、隙間なく完全に埋込むことが可能となる。

【００４９】また、第１の層間絶縁膜４を設けることな
く、絶縁膜を化学的にエッチングする成分を添加してＰ
Ｅ−ＣＶＤ法で第２の層間絶縁膜５を形成しても、第１
の配線３がシリコン基板１に対して垂直なエッチング断
面であると、アスペクト比２の配線間を隙間なく埋込む
のはとても無理であり、アスペクト比０．７よりも小さ
い配線３，３間しか埋込むことができない。

【００５０】次に、ＣＭＰ法により第２の絶縁膜５を研
磨して表面を平坦化するが、研磨する膜はＨＤＰ−ＣＶ
Ｄ法で形成した緻密性の高い膜ではないため、研磨速度
の低下はない。

【００５１】また、第２の層間絶縁膜５の成膜速度は、
通常のＰＥ−ＣＶＤ法よりも若干遅くなるが、６００ｎ
ｍ／ｍｉｎ以上が可能であるが、ＨＤＰ−ＣＶＤ法では
せいぜい４００ｎｍ／ｍｉｎ程度と遅いため、第１の層
間絶縁膜４の膜厚は最低限として第２の層間絶縁膜５を
厚くすることで生産性が向上する。

【００５２】（実施例１）次に本発明の実施形態の具体
例を実施例１として図１を参照して詳細に説明する。

【００５３】まず図１（ａ）に示すように、素子が形成
されたシリコン基板１上に例えばＢＰＳＧ膜からなる絶
縁膜２を介して第１の配線３を形成する。第１の配線３
は、下からＴｉ、ＴｉＮ、Ａｌ合金、ＴｉＮの４層構造
で構成する。Ｔｉはシリコン基板１と低抵抗で接続する
ための層であり、Ａｌ合金の下のＴｉＮはシリコン基板
１とＡｌ合金が反応するのを防ぐためのバリアメタル層
であり、Ａｌ合金の上のＴｉＮはリソグラフィの際、Ａ
ｌ合金の表面からの反射を防止する反射防止膜であり、
Ａｌ合金が主となる配線金属である。

【００５４】配線３のパターニングは、公知のリソグラ
フィ技術とドライエッチング技術にて行なう。その後、
シリコン基板１に高周波バイアスを印加しながらＨＤＰ
−ＣＶＤ法により、第１の層間絶縁膜４としてＳｉＯ₂
中にＦが５〜１０％程度添加されたＳｉＯＦ膜を２００
ｎｍの厚さに形成する。

【００５５】ＳｉＯＦ膜の成膜条件は、たとえばプラズ
マ源としてＩＣＰを使用する場合、ＳｉＨ₄を２０〜４
０ｓｃｃｍ、ＳｉＦ₄を２０〜４０ｓｃｃｍ、Ｏ₂を１５
０〜２００ｓｃｃｍ、Ａｒを３０〜５０ｓｃｃｍチャン
バーに導入し、圧力を１０ｍＴｏｒｒ程度にし、ＩＣＰ
コイルに周波数２ＭＨｚで３ＫＷの高周波パワーを印加
してプラズマを発生させ、シリコン基板１には、周波数
１３．５６ＭＨｚで１〜１．５ＫＷの基板バイアスを印
加する。ＳｉＯＦ膜の膜厚は１００ｎｍより小さいと、
十分な順テーパーが形成されず、３００ｎｍより大きい
と、成膜時間が長く効率的でないため、１００〜３００
ｎｍの厚さとするが、２００ｎｍ程度が良好な順テーパ
ー形状が形成され、成膜時間もさほど長くはなく、最も
適用している。

【００５６】次に図１（ｂ）に示すように、通常のＰＥ
−ＣＶＤ法により第２の層間絶縁膜５としてＳｉＯＦ膜
を１．５〜２μｍの厚さに形成する。このＳｉＯＦ膜の
膜厚は、第１の配線３がない部分で、第１の層間絶縁膜
４との合計膜厚が、層間絶縁膜の表面を平坦化して仕上
がった第１の配線３の間の膜厚よりも大きくする。

【００５７】第２の層間絶縁膜５としてのＳｉＯＦ膜の
成膜条件は、フッ素を含むエッチングガスとしてＣ₂Ｆ₆
を用いた場合は、例えば、ＴＥＯＳを１００〜２００ｓ
ｃｃｍ、Ｃ₂Ｆ₆を２００〜６００ｓｃｃｍ、Ｏ₂を１０
００〜１５００ｓｃｃｍ、Ｈｅを１５００〜２５００ｓ
ｃｃｍ流し、圧力を５〜１０Ｔｏｒｒに調整し、ＲＦパ
ワーとして１３．５６ＭＨｚと４３０ＫＨｚそれぞれを
３００〜６００Ｗとし、トタールで１０００ＫＷ程度と
し、基板温度を４００℃程度で成膜する。

【００５８】また、フッ素の添加源として、トリエトキ
シフルオロシラン（ＴＥＦＳ）を用いる場合は、ＴＥＯ
Ｓを５０〜１００ｓｃｃｍ、ＴＥＦＳを２０〜７０ｓｃ
ｃｍ、Ｏ₂を１５００〜２５００ｓｃｃｍ流し、圧力を
５〜１０Ｔｏｒｒに調整し、ＲＦパワーとして１３．５
６ＭＨｚを３００〜４００Ｗ、４３０ＫＨｚを２００〜
３００Ｗ印加し、トータルで６００Ｗ程度とし、基板温
度は４００℃程度で成膜する。

【００５９】フッ素によるエッチングガスとしては、Ｃ
₂Ｆ₆、ＴＥＦＳの他、ＣＦ₄、ＣＨＦ₃、ＮＦ₃、ＳｉＦ₄
等を用いてもよい。

【００６０】次に図１（ｃ）に示すように、公知のＣＭ
Ｐ法により、第２の層間絶縁膜５を０．５〜１．５μｍ
研磨して表面を平坦にする。研磨膜厚は、第１の配線３
のトータル膜厚よりも厚くすることにより、完全に表面
が平坦化される。

【００６１】続いて図１（ｄ）に示すように、公知のリ
ソグラフィ技術とドライエッチング技術を用い、第１の
配線３に達するスルーホールを所望の位置に第２の層間
絶縁膜５及び第１の層間絶縁膜４をエッチングして形成
した後、第２の配線６を公知の技術で形成する。その
際、スルーホールはＷＦ₆をＳｉＨ₄で還元させる減圧Ｃ
ＶＤ法によりスルーホール内部のみに選択的にＷ７を成
長させる方法や、Ｔｉ、ＴｉＮを順次スパッタ法により
形成した後（図示せず）、ＷＦ₆をＨ₂で還元させる減圧
ＣＶＤ法によりＷ７を全面的に成長させ、全面をドライ
エッチングやＣＭＰ法によりエッチングあるいは、研磨
してスルーホール内部にのみＷ７を残す方法により、ス
ルーホールを埋込んだほうが良く、その後、第１の配線
３同様下からＴｉ、ＴｉＮ、Ａｌ合金、ＴｉＮの４層構
造で第２の配線６を形成する。

【００６２】スルーホールの埋込みは、Ａｌ合金をスパ
ッタリング法で形成する際、基板１を４００〜４５０℃
の温度に加熱することにより、Ａｌ合金を流動化させて
行なっても良い。

【００６３】図１において、第１の配線３を形成した
後、第１の層間絶縁膜４としてＨＤＰ−ＣＶＤ法により
ＳｉＯＦ膜を形成するが、その際、シリコン基板１に１
３．５６ＭＨｚの高周波バイアスを印加している。この
ため、成膜と同時にＳｉＦ₄のＦにより若干ＳｉＯＦ膜
がエッチングされるが、それよりもイオン化されたＡｒ
によるスパッタエッチングの効果の方が大きく、実施の
形態の動作で説明したように、段部でＳｉＯＦ膜のエッ
チング速度が最も早く、順テーパー形状となるため、第
１の配線３の間では上に開いた形状となり、第１の配線
３の上部では三角形あるいは台形に近い形状となる（図
２（ｂ））。図２（ｂ）におけるテーパー角θは、基板
の高周波バイアスが大きいほど小さくなり平坦な面に近
づく。

【００６４】次に、第２の層間絶縁膜５としてＰＥ−Ｃ
ＶＤ法によりＳｉＯＦ膜を形成するが、その際、Ｆを含
むガスを導入しているため、このガスからのＦイオンを
ＦラジカルによりＳｉＯＦ膜が、成膜と同時に若干ほぼ
同方的にエッチングされる。しかし、このエッチング
は、段差部でプラズマ密度が高くなるため、第１の配線
３の段差肩部で速度が大きく、また下地の段差は、第１
の層間絶縁膜４により順テーパー形状となっているた
め、配線間を塞ぐことがなく、微細な配線間を隙間なく
ＳｉＯＦ膜で埋込むことが可能である。

【００６５】本実施例の方法では、配線間隔０．２５μ
ｍ以下で配線の厚みを配線間隔で割ったアスペクト比が
２以上でも、隙間なく埋込むことが可能であった。一
方、第１の層間絶縁膜４を設けることなく第２の層間絶
縁膜５であるＰＥ−ＣＶＤ法によるＳｉＯＦ膜を直接成
膜する場合や、第１の層間絶縁膜４を形成した後、第２
の層間絶縁膜５としてＳｉＯ₂をＰＥ−ＣＶＤ法で形成
する場合の、いずれの場合でも、アスペクト比０．７よ
りも小さい配線間を隙間なく埋込むことはできなかっ
た。

【００６６】また、第２の絶縁膜５をＣＭＰ法により研
磨して表面を平坦化するが研磨する膜はＨＤＰ−ＣＶＤ
法で形成した緻密性の高い膜ではないため、研磨速度の
低下はない。

【００６７】また、第２の層間絶縁膜５としてＳｉＯＦ
膜を形成する場合、ＳｉＯ₂膜の成膜速度約８００ｎｍ
／ｍｉｎに比べ６００ｎｍ／ｍｉｎと成膜速度は小さい
が、ＨＤＰ−ＣＶＤ法によるＳｉＯＦ膜の成膜速度の約
４００ｎｍ／ｍｉｎよりは大きい。したがって、ＨＤＰ
−ＣＶＤ法で形成する第１の層間絶縁膜４の膜厚は、薄
く順テーパー形状が形成される最低限の膜厚として、第
２の層間絶縁膜５を厚くすることで生産性が向上する。

【００６８】また、第１の層間絶縁膜４としてＳｉＯ₂
膜を用いる場合はＨＤＰ−ＣＶＤ法に限らず、成膜中に
Ａｒによりスパッタエッチングが行なわれるような方法
であればよく、たとえば基板に高周波バイアスを印加し
ながらスパッタ法で形成するバイアススパッタ法でも良
い。

【００６９】バイアススパッタ法でＳｉＯ₂膜を形成す
る条件としては、直径３００ｍｍの石英ターゲットを用
い、スパッタパワー６．５ＫＷに対してシリコン基板１
には３〜４ＫＷの高周波パワーを印加して形成する。タ
ーゲット側、基板側共に１３．５６ＭＨｚの高周波を使
用する。この条件では、基板バイアスなしの場合に比
べ、スパッタエッチングにより２０〜３０％程度成膜速
度は低下し、第１の配線３の段部では順テーパー形状と
なっている。

【００７０】（実施例２）次に、本発明の実施例１の変
形例について説明する。図１（ａ）に示すように、第１
の配線３を形成した後、第１の層間絶縁膜４としてＨＤ
Ｐ−ＣＶＤ法によりＳｉＯ₂膜を２００ｎｍの厚さに形
成する。

【００７１】ＳｉＯ₂膜を形成する際の成膜条件として
は、例えばＩＣＰ法でプラズマを形成する場合、ＳｉＨ
₄を３０〜３５ｓｃｃｍ、Ｏ₂を４０〜４５ｓｃｃｍ、Ａ
ｒを３０〜５０ｓｃｃｍ流し、圧力を３〜４Ｔｏｒｒに
調整し、ＩＣＰコイルに周波数２ＭＨｚで３ＫＷの高周
波パワーを印加してプラズマを発生させて、シリコン基
板１側に１．８ＭＨｚで１〜１．５ＫＷの基板バイアス
を印加して成膜する。

【００７２】第１の層間絶縁膜４としてＳｉＯＦ膜を用
いる場合、第１の配線３が主にＡｌ合金に形成されてい
ると、ＳｉＯＦ膜の成膜条件により、Ａｌ合金とＳｉＯ
Ｆ膜中のＦが反応し、Ａｌ合金が腐食したり、あるいは
第１の配線中にＴｉ膜がある場合、ＴｉとＳｉＯＦ膜中
のＦが反応し、Ｔｉ膜が剥がれたりするという問題があ
る。

【００７３】これに対して、第１の層間絶縁膜４とし
て、ＳｉＯ₂膜を用いると、第１の配線３が腐食した
り、膜剥れが発生するような問題は全くない。但し、Ｓ
ｉＯＦ膜の比誘電率３．６〜４．０程度であるのに対
し、ＳｉＯ₂膜は４．３程度と高いため、若干配線間の
容量は大きくなるが、膜厚が薄いことにより、大きな影
響はない。

【００７４】第２の層間絶縁膜５の形成（図１
（ａ））、ＣＭＰ法による層間絶縁膜の平坦化（図１
（ｃ））、スルーホールの形成と第２の配線６の形成
は、前記の実施例１と全く同様である。

【００７５】第１の層間絶縁膜４をＨＤＰ−ＣＶＤ法で
形成する際、プラズマ源として、ＩＣＰ法の場合につい
て説明したが、これに限る必要はなく、ＥＣＲ法やヘリ
コン波法や表面波プラズマ法等を用いても良い。

【００７６】また、本発明の実施例１の別の変形例につ
いて図面を用いて説明する。図３（ａ）に示すように、
第２の層間絶縁膜５であるＳｉＯＦ膜の膜厚は、配線間
を埋設する程度の膜厚とし、その上に第３の層間絶縁膜
８としてＰＥ−ＣＶＤ法により、ＳｉＯ₂膜を形成す
る。第２の層間絶縁膜５を形成するまでは、これまでの
例と同様である。

【００７７】第３の層間絶縁膜８としてのＳｉＯ₂膜を
形成した後、ＣＭＰ法によりＳｉＯ₂膜を所望の膜厚と
なるまで研磨して表面を平坦化する（図３（ｂ））。そ
の後のスルーホール形成及び第２の配線の形成は、これ
までの例と同様である。

【００７８】本実施例の変形例では、ＣＭＰ法で研磨す
る膜はＳｉＯ₂膜であり、これまで広く使用された研磨
条件で研磨可能であり、ＳｉＯＦ膜用の研磨条件を用意
する必要はない。また、ＳｉＯ₂膜中で研磨を終了すれ
ば、第２層間絶縁膜５のＳｉＯＦ膜中に研磨により水分
が入り込むのを防止し、ＳｉＯＦ膜中の水分による悪影
響、例えば誘電率の増加等を防止することが可能であ
る。

【００７９】（実施形態２）次に、本発明の実施形態２
について図面を参照にして説明する。図４、図５は、本
発明の実施形態２として、スタック容量を採用したＤＲ
ＡＭの配線を形成する場合の主要工程断面図である。

【００８０】図４（ａ）に示すように、素子が形成され
たシリコン基板１１の表面をＢＰＳＧ膜１２で覆う。セ
ルアレイ部には、図には示していないが、トランジスタ
の他にスタック容量が形成されているため、周辺回路部
に比べ、１．０μｍ以上表面が高い。

【００８１】さらに、ＢＰＳＧ膜１２上に第１の配線１
４を公知の技術で形成した後、第１の配線１４の表面を
覆うように、シリコン基板１１に高周波バイアスを印加
しながらＨＤＰ−ＣＶＤ法により第１の層間絶縁膜１５
を１００〜３００ｎｍの厚さに形成する。成膜と同時に
高周波バイアスによりスパッタエッチを行なっているた
め、実施形態１と同様に第１の配線１４の上部角部で最
も速く、第１の層間絶縁膜１５の表面形状は図に示すよ
うに配線１４，１４間の上部で広く、底部で狭い順テー
パー形状となる。

【００８２】次に図４（ｂ）に示すように、ＰＥ−ＣＶ
Ｄ法により第２の層間絶縁膜１６を形成するが、その
際、その絶縁膜を化学的にエッチングするガス、例えば
Ｆを含むガスを添加して、成膜と同時に若干エッチング
が行なわれるようにすることにより狭い配線間を隙間な
く成長させる。第２の層間絶縁膜１６は、配線１４，１
４間での第１の層間絶縁膜１５との合計膜厚が、第１の
配線１４とその上に最終的に残される絶縁膜の合計膜厚
よりも厚くなる膜厚とする。

【００８３】その後、図４（ｃ）に示すように、ＳＯＧ
（スピンオングラス）膜１７を塗布、焼成して、第１の
配線１４により形成される表面段差をなだらかにする。

【００８４】次に図４（ｄ）に示すように、ＳＯＧ膜１
７と第２の層間絶縁膜１６とが同じエッチング速度とな
る条件にて表面全体をドライエッチング法にてエッチン
ングし、ＳＯＧ膜１７の表面のなだらかな形状を維持し
たまま第１の配線１４上の層間絶縁膜の膜厚を所望の膜
厚とする。エッチバックは、例えばＣ₂Ｆ₆とＨｅガスを
用いて行なう。

【００８５】また、第１の配線１４上の層間絶縁膜の膜
厚を最終段階の膜厚よりも薄くなるまでエッチングし
て、薄くなった残りの膜厚をＣＶＤ法で形成し直して、
最終的な膜厚としてもよい。

【００８６】続いて図５（ａ）に示すように、公知のリ
ソグラフィ技術とドライエッチング技術により第１の配
線１４に達するスルーホールを第２の層間絶縁膜１６及
び第１の層間絶縁膜１５の所望の位置に形成した後、公
知の技術、例えば減圧ＣＶＤ法でスルーホール内にのみ
選択的にＷを成長させる方法や、全面にＷを成長させた
後、全面を異方性エッチングしたスルーホール内にのみ
にＷを残す方法により、スルーホール内をＷ１８で埋込
み、その後、図５（ｂ）に示すように、第２の配線１９
を公知の技術で形成する。

【００８７】本実施形態においては、配線形成前の下地
に大きな段差があり、ＣＭＰ法で平坦化すると、段の低
い所ではスルーホールが深くなり過ぎ、スルーホールの
形成が困難となる場合に適用される。

【００８８】本実施形態においては、第１の配線１４の
段差は、ＳＯＧ膜１７でなだらかになっているが、配線
形成前の絶対段差は、そのまま残っており、スルーホー
ルの深さは、セルアレイ部と周辺回路部、つまり、段差
の上下でほぼ同じとなり、スルーホールの形成が容易で
ある。第２配線１９の形成は、層間絶縁膜の表面をＳＯ
Ｇ膜１７でなだらかにしているため、段差部での断線や
短絡が発生することなく可能である。

【００８９】本実施形態における層間絶縁膜の平坦化
（なだらかにする）は、ＳＯＧ膜１７で行なっている
が、ＳＯＧ膜のかわりにフォトレジスト膜やポリイミド
膜のような有機系の塗布膜で行なっても良い。

【００９０】フォトレジスト膜の場合は、層間絶縁膜と
して残すわけにはいかないため、エッチバックによりす
べて除去する必要がある。

【００９１】第２の層間絶縁膜として、ＳｉＯ₂膜成膜
の際Ｆを含むガスを添加してＳｉＯＦ膜を形成していた
が、ＳｉＯＦ膜に限る必要はなく、シリコン酸化膜やシ
リコン酸化窒化膜を形成する際に、これらの膜を化学的
にエッチングする成分を含むガスを添加させても良い。

【００９２】

【発明の効果】以上説明したように本発明によれば、通
常のＰＥ−ＣＶＤ法により形成したＳｉＯＦ膜で０．２
５μｍ以下のスペースにもボイドの発生なく埋込むこと
が可能である。そのため、ＣＭＰ等の平坦化により、ボ
イドが露出してその上を通る配線の形成が困難となった
り、配線の信頼性が低下したりすることがない。

【００９３】その理由は、ＰＥ−ＣＶＤ法でＳｉＯＦを
形成する前に成膜と同時にスパッタエッチングを行な
い、配線間で上方に広い順テーパー形状の第１の層間絶
縁膜を形成しているためである。

【００９４】さらにＣＭＰ法による研磨速度がＨＤＰ−
ＣＶＤ法で形成した緻密な膜よりも速く、成膜速度もＨ
ＤＰ−ＣＶＤ法に比べ速いため、生産性が優れている。

【００９５】その理由は、微細な配線間の埋込みをＨＤ
Ｐ−ＣＶＤ法の膜厚を最小限として、ＰＥ−ＣＶＤ法に
より行なっているためである。

【００９６】さらに、配線幅の異なるパターンや配線の
下地に大きな段差がある場合においても、平坦化（表面
形状をなだらかにする）容易である。その理由は、配線
幅により、その上に形成される層間絶縁膜の膜厚が変化
することがないため、ＳＯＧ膜やフォトレジスト膜等の
塗布平坦化膜で平坦化が可能なためである。

【図面の簡単な説明】

【図１】本発明の実施形態１に係る多層配線構造及びそ
の製造方法を示す工程順に示す断面図である。

【図２】（ａ）は、イオン入射角度とエッチング速度と
の関係を示す特性図、（ｂ）は、イオン入射角度とエッ
チング速度との関係を示す断面図である。

【図３】本発明の実施形態１の変形例を示す工程順に示
す断面図である。

【図４】本発明の実施形態２に係る多層配線構造及びそ
の製造方法を示す工程順に示す断面図である。

【図５】本発明の実施形態２に係る多層配線構造及びそ
の製造方法を示す工程順に示す断面図である。

【図６】従来例を示す工程順に示す断面図である。

【図７】従来例の問題点を示す断面図である。

【図８】従来例の別の問題点を示す断面図である。

【符号の説明】

１、１１シリコン基板２絶縁膜３、１４第１の配線４、１５第１の層間絶縁膜５、１６第２の層間絶縁膜６、１９第２の配線７、１８Ｗ８第２の層間絶縁膜９シリコン酸化膜１０第２のシリコン酸化膜１２セルアレイ部１３ＢＰＳＧ膜１７、２１ＳＯＧ膜２０、２２ＨＤＰ−ＣＶＤＳｉＯ₂膜

Claims

【特許請求の範囲】

【請求項１】層間絶縁膜を有する多層配線構造であっ
て、前記層間絶縁膜は、配線層間を電気的に隔離するもので
あって、少なくとも配線段部で順テーパー形状となる第
１の絶縁膜と、絶縁膜をエッチングする成分を含む第２
の絶縁膜とを有するものであることを特徴とする多層配
線構造。
【請求項２】前記絶縁膜をエッチングする成分は、Ｆ
であることを特徴とする請求項１に記載の多層配線構
造。
【請求項３】前記第２の絶縁膜は、ＳｉＯＦ膜である
ことを特徴とする請求項１に記載の多層配線構造。
【請求項４】前記第１の絶縁膜の膜厚は、１００〜３
００ｎｍであることを特徴とする請求項１、２又は３に
記載の多層配線構造。
【請求項５】第１の配線形成工程と、第１の絶縁膜形
成工程と、第２の絶縁膜形成工程とを有する多層配線の
製造方法であって、前記第１の配線形成工程は、半導体基板上に絶縁膜を介
して第１の配線を形成する処理を行なうものであり、前記第１の絶縁膜形成工程は、スパッタエッチを行ない
ながら第１の絶縁膜を前記配線上に形成する処理を行な
うものであり、前記第２の絶縁膜形成工程は、エッチングガスを含む雰
囲気にて第２の絶縁膜を前記第１の絶縁膜上に形成する
処理を行なうものであることを特徴とする多層配線の製
造方法。
【請求項６】第１の配線形成工程と、第１の絶縁膜形
成工程と、テーパー形成工程と、第２の絶縁膜形成工程
とを有する多層配線の製造方法であって、前記第１の配線形成工程は、半導体基板上に絶縁膜を介
して第１の配線を形成する処理を行なうものであり、前記第１の絶縁膜形成工程は、第１の絶縁膜を前記配線
上に形成する処理を行なうものであり、前記テーパー形成工程は、スパッタエッチを行ない前記
第１の配線段部での前記第１の絶縁膜の表面を順テーパ
ー形状に形成する処理を行なうものであり、前記第２の絶縁膜形成工程は、エッチングガスを含む雰
囲気にて第２の絶縁膜を前記第１の絶縁膜上に形成する
処理を行なうものであることを特徴とする多層配線の製
造方法。
【請求項７】前記エッチングガスは、Ｆを含むガスで
あることを特徴とする請求項５又は６に記載の多層配線
の製造方法。
【請求項８】前記Ｆを含むガスは、ＣＦ₄，ＣＨＦ₃，
Ｃ₂Ｆ₆，ＮＦ₃，ＳｉＦ₄，ＴＥＦＳの少なくとも１つで
あることを特徴とする請求項７に記載の多層配線の製造
方法。
【請求項９】前記第２の絶縁膜は、Ｆを含んだシリコ
ン酸化膜（ＳｉＯＦ膜）であることを特徴とする請求項
５又は６に記載の多層配線の製造方法。
【請求項１０】前記第２の絶縁膜形成前の前記第１の
絶縁膜の膜厚は、１００〜３００ｎｍであることを特徴
とする請求項５、６、７、８又は９に記載の多層配線の
製造方法。
【請求項１１】前記第１の絶縁膜は、半導体基板にＲ
Ｆバイアスを印加しながら高密度プラズマを用いたプラ
ズマ化学気相成長法により形成したシリコン酸化膜又は
ＳｉＯＦ膜であることを特徴とする請求項５に記載の多
層配線の製造方法。
【請求項１２】前記第１の絶縁膜は、基板にＲＦバイ
アスを印加しながらスパッタリング法により形成したシ
リコン酸化膜であることを特徴とする請求項５に記載の
多層配線の製造方法。
【請求項１３】前記第１の絶縁膜の膜厚は、１００〜
３００ｎｍであることを特徴とする請求項１１又は１２
に記載の多層配線の製造方法。
【請求項１４】前記第２の絶縁膜を形成後、化学的機
械的研磨法（ＣＭＰ法）にて第２の絶縁膜を研磨し表面
を平坦化する工程を含むことを特徴とする請求項５、
６、７、８、９、１０、１１、１２又は１３に記載の多
層配線の製造方法。
【請求項１５】前記第２の絶縁膜を形成後、シリコン
酸化膜からなる第３の絶縁膜を前記第２の絶縁膜上に形
成する工程と、前記第３の絶縁膜をＣＭＰ法により研磨
して平坦化する工程とを含むことを特徴とする請求項
５、６、７、８、９、１０、１１、１２又は１３に記載
の多層配線の製造方法。
【請求項１６】前記第２の絶縁膜を形成後、塗布膜を
形成し表面を平坦化する工程を含むことを特徴とする請
求項５、６、７、８、９、１０、１１、１２又は１３に
記載の多層配線の製造方法。
【請求項１７】前記塗布膜は、ＳＯＧ膜であることを
特徴とする請求項１６に記載の多層配線の製造方法。
【請求項１８】前記塗布膜はフォトレジスト膜であ
り、前記フォトレジスト膜と前記第２の絶縁膜とのエッ
チング速度が同じエッチング条件にて全面にエッチング
してフォトレジスト膜を除去すると同時に、表面を平坦
化する工程を含むことを特徴とする請求項１６に記載の
多層配線の製造方法。