JP3125916B2 - サージ保護機能をもつ負荷駆動回路 - Google Patents
サージ保護機能をもつ負荷駆動回路Info
- Publication number
- JP3125916B2 JP3125916B2 JP08112399A JP11239996A JP3125916B2 JP 3125916 B2 JP3125916 B2 JP 3125916B2 JP 08112399 A JP08112399 A JP 08112399A JP 11239996 A JP11239996 A JP 11239996A JP 3125916 B2 JP3125916 B2 JP 3125916B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- surge
- circuit
- output transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、負荷駆動回路に関
し、特にエミッタホロワ回路構成の負荷駆動回路のトラ
ンジスタ保護機能の向上に関する。
し、特にエミッタホロワ回路構成の負荷駆動回路のトラ
ンジスタ保護機能の向上に関する。
【０００２】
【従来の技術】特開昭５０ー３６９４２号公報は、負荷
を駆動制御するトランジスタ（以下、ドライバ素子とも
いう）を電源電圧に重畳する過電圧（以下、電源サージ
電圧ともいう）から保護するために、定電圧ダイオード
（以下、ツェナダイオードともいう）と電流制限用抵抗
とを直列接続してなるサージ感応回路をドライバ素子の
制御端子と高位電源線（以下、単に電源ともいう）との
間に設け、電源電圧がツェナダイオードの降伏電圧を超
えるときにだけサージ感応回路がドライバ素子をオンす
る保護回路を提案している。
を駆動制御するトランジスタ（以下、ドライバ素子とも
いう）を電源電圧に重畳する過電圧（以下、電源サージ
電圧ともいう）から保護するために、定電圧ダイオード
（以下、ツェナダイオードともいう）と電流制限用抵抗
とを直列接続してなるサージ感応回路をドライバ素子の
制御端子と高位電源線（以下、単に電源ともいう）との
間に設け、電源電圧がツェナダイオードの降伏電圧を超
えるときにだけサージ感応回路がドライバ素子をオンす
る保護回路を提案している。
【０００３】この保護回路は、電源サージ電圧の入力時
にツェナダイオード及び電流制限用抵抗を通じてドライ
バ素子であるエミッタ接地トランジスタのベースへ電流
を流してそれをオンすることにより電源サージ電圧を吸
収、消滅させる。
にツェナダイオード及び電流制限用抵抗を通じてドライ
バ素子であるエミッタ接地トランジスタのベースへ電流
を流してそれをオンすることにより電源サージ電圧を吸
収、消滅させる。
【０００４】
【発明が解決しようとする課題】しかし、コレクタが電
源線から給電され、エミッタが負荷を通じて接地されて
いわゆるエミッタホロワ回路を構成する出力トランジス
タ（以下、エミッタホロワトランジスタともいう）の保
護のために上記サージ感応回路を適用する場合、以下に
説明する問題が生じることがわかった。
源線から給電され、エミッタが負荷を通じて接地されて
いわゆるエミッタホロワ回路を構成する出力トランジス
タ（以下、エミッタホロワトランジスタともいう）の保
護のために上記サージ感応回路を適用する場合、以下に
説明する問題が生じることがわかった。
【０００５】まず、直列接続されたツェナダイオード及
び電流制限用抵抗からなるサージ感応回路はエミッタホ
ロワトランジスタのベース・コレクタ間に接続されるこ
とになるので、電源サージ電圧（正サージ）が生じ、こ
のツェナダイオードが降伏してエミッタホロワトランジ
スタにベース電流を給電したとしても、エミッタホロワ
トランジスタのベース・コレクタ間の電圧はツェナダイ
オードの降伏電圧よりも電流制限用抵抗の電圧降下分だ
け大きくなってしまい、その結果として、大きなコレク
タ損失（コレクタ電流×ベース・コレクタ間電圧）が発
生するので、電源サージ電圧の継続期間が長い場合を考
慮すれば出力トランジスタ（エミッタホロワトランジス
タ）を上記損失に耐えるべく大型とする必要が生じてし
まう。
び電流制限用抵抗からなるサージ感応回路はエミッタホ
ロワトランジスタのベース・コレクタ間に接続されるこ
とになるので、電源サージ電圧（正サージ）が生じ、こ
のツェナダイオードが降伏してエミッタホロワトランジ
スタにベース電流を給電したとしても、エミッタホロワ
トランジスタのベース・コレクタ間の電圧はツェナダイ
オードの降伏電圧よりも電流制限用抵抗の電圧降下分だ
け大きくなってしまい、その結果として、大きなコレク
タ損失（コレクタ電流×ベース・コレクタ間電圧）が発
生するので、電源サージ電圧の継続期間が長い場合を考
慮すれば出力トランジスタ（エミッタホロワトランジス
タ）を上記損失に耐えるべく大型とする必要が生じてし
まう。
【０００６】なお、従来のエミッタ接地トランジスタの
ベースに電源サージ電圧発生時にこのサージ感応回路を
通じてベース電流を給電して、このエミッタ接地トラン
ジスタをオンする場合にはこのエミッタ接地トランジス
タのコレクタ電位が略接地電位となるので、、このコレ
クタ損失増大、発熱問題は生じない。また、エミッタホ
ロワトランジスタに充分なコレクタ電流Ｉｃを流すため
には、そのベース電位を充分高く（負荷インピーダンス
Ｚ×コレクタ電流Ｉｃ＋ベース・エミッタオン電圧Ｖｂ
ｅ）上昇せねばならず、サージ感応回路により多くのベ
ースチャージ電流を給電する必要があるが、エミッタホ
ロワトランジスタを制御するための前段の制御回路部の
出力端はエミッタホロワトランジスタのオフのときはロ
ーレベルに維持されているため、サージ感応回路からエ
ミッタホロワトランジスタのベース（又はＩＧＢＴのゲ
ート）に注入された電流が制御回路部側へ吸収されてし
まい、そのためにエミッタホロワトランジスタのオン遅
延又は吸収電流量の制限が生じて充分な電源サージ電圧
の吸収ができないという問題があった。
ベースに電源サージ電圧発生時にこのサージ感応回路を
通じてベース電流を給電して、このエミッタ接地トラン
ジスタをオンする場合にはこのエミッタ接地トランジス
タのコレクタ電位が略接地電位となるので、、このコレ
クタ損失増大、発熱問題は生じない。また、エミッタホ
ロワトランジスタに充分なコレクタ電流Ｉｃを流すため
には、そのベース電位を充分高く（負荷インピーダンス
Ｚ×コレクタ電流Ｉｃ＋ベース・エミッタオン電圧Ｖｂ
ｅ）上昇せねばならず、サージ感応回路により多くのベ
ースチャージ電流を給電する必要があるが、エミッタホ
ロワトランジスタを制御するための前段の制御回路部の
出力端はエミッタホロワトランジスタのオフのときはロ
ーレベルに維持されているため、サージ感応回路からエ
ミッタホロワトランジスタのベース（又はＩＧＢＴのゲ
ート）に注入された電流が制御回路部側へ吸収されてし
まい、そのためにエミッタホロワトランジスタのオン遅
延又は吸収電流量の制限が生じて充分な電源サージ電圧
の吸収ができないという問題があった。
【０００７】更に、上記サージ感応回路からエミッタホ
ロワトランジスタのベースに印加された電源サージ電圧
が制御回路部の出力端から制御回路部側へ侵入して、制
御回路部の出力トランジスタや内部の各種トランジスタ
などのｐｎ接合などを降伏させることが懸念される。こ
のために、制御回路部を構成する素子などの耐圧強化が
従来では必要となるという問題があった。
ロワトランジスタのベースに印加された電源サージ電圧
が制御回路部の出力端から制御回路部側へ侵入して、制
御回路部の出力トランジスタや内部の各種トランジスタ
などのｐｎ接合などを降伏させることが懸念される。こ
のために、制御回路部を構成する素子などの耐圧強化が
従来では必要となるという問題があった。
【０００８】また更に、エミッタホロワトランジスタの
負荷として大きなリアクタンス負荷を採用する場合に
は、エミッタホロワトランジスタの遮断時にそのベース
はリアクタンス負荷の大きな逆起電圧により急激に負電
圧となるので、その分、エミッタホロワトランジスタの
ベース・コレクタ間の耐圧向上を図る必要があった。な
お、このような出力トランジスタのコレクタ耐圧の向上
は製造プロセスの変更及びコレクタ損失の増大を招き、
好ましくない。
負荷として大きなリアクタンス負荷を採用する場合に
は、エミッタホロワトランジスタの遮断時にそのベース
はリアクタンス負荷の大きな逆起電圧により急激に負電
圧となるので、その分、エミッタホロワトランジスタの
ベース・コレクタ間の耐圧向上を図る必要があった。な
お、このような出力トランジスタのコレクタ耐圧の向上
は製造プロセスの変更及びコレクタ損失の増大を招き、
好ましくない。
【０００９】本発明は上記問題点に鑑みなされたもので
あり、負荷駆動用の出力トランジスタとしてエミッタホ
ロワトランジスタを用いた負荷駆動回路において、耐サ
ージ性の向上を実現することをその目的としている。
あり、負荷駆動用の出力トランジスタとしてエミッタホ
ロワトランジスタを用いた負荷駆動回路において、耐サ
ージ性の向上を実現することをその目的としている。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に４つの独立発明が以下に記載される。これら各独立発
明は全て、コレクタが電源線から給電され、エミッタが
負荷を通じて接地される出力トランジスタすなわち本明
細書でいうエミッタホロワトランジスタを負荷駆動用の
ドライバとし、エミッタホロワトランジスタ又はそれを
駆動制御する制御回路部の耐サージ性の向上を実現する
ので、以下に一緒に説明される。
に４つの独立発明が以下に記載される。これら各独立発
明は全て、コレクタが電源線から給電され、エミッタが
負荷を通じて接地される出力トランジスタすなわち本明
細書でいうエミッタホロワトランジスタを負荷駆動用の
ドライバとし、エミッタホロワトランジスタ又はそれを
駆動制御する制御回路部の耐サージ性の向上を実現する
ので、以下に一緒に説明される。
【００１１】請求項１記載の回路によれば、上述のエミ
ッタホロワ回路構成の負荷駆動回路において、サージ検
出回路部により電源線に重畳する電源サージ電圧を検出
したとき、給電回路部により電源線から出力トランジス
タ（エミッタホロワトランジスタ）の制御電極へ給電し
て出力トランジスタを強制的に導通させ、これにより、
電源サージ電圧を出力トランジスタにより吸収させる。
ッタホロワ回路構成の負荷駆動回路において、サージ検
出回路部により電源線に重畳する電源サージ電圧を検出
したとき、給電回路部により電源線から出力トランジス
タ（エミッタホロワトランジスタ）の制御電極へ給電し
て出力トランジスタを強制的に導通させ、これにより、
電源サージ電圧を出力トランジスタにより吸収させる。
【００１２】本回路によれば以下の作用効果を奏するこ
とができる。本回路によれば、給電回路部は前述した従
来のサージ感応回路とは異なって電源サージ電圧検出の
ための定電圧ダイオード（ツェナダイオードともいう）
を含まないので、エミッタホロワトランジスタのベース
・コレクタ間電圧を少なくともこのツェナダイオードの
電圧降下分は低減でき、更にはエミッタホロワトランジ
スタのベース・コレクタ間を容易に短絡することがで
き、これにより従来に比べて電源サージ電圧を吸収する
際のエミッタホロワトランジスタのコレクタ損失を従来
より格段に低減することができる。
とができる。本回路によれば、給電回路部は前述した従
来のサージ感応回路とは異なって電源サージ電圧検出の
ための定電圧ダイオード（ツェナダイオードともいう）
を含まないので、エミッタホロワトランジスタのベース
・コレクタ間電圧を少なくともこのツェナダイオードの
電圧降下分は低減でき、更にはエミッタホロワトランジ
スタのベース・コレクタ間を容易に短絡することがで
き、これにより従来に比べて電源サージ電圧を吸収する
際のエミッタホロワトランジスタのコレクタ損失を従来
より格段に低減することができる。
【００１３】なお、出力トランジスタとしてはバイポー
ラトランジスタの他、ＩＧＢＴ（絶縁ゲート型バイポー
ラトランジスタ）も採用することもできる。請求項２記
載の回路によれば、請求項１記載の回路において更に、
サージ検出回路部を、互いに直列接続されて前記電源線
と接地線との間に配設される定電圧ダイオード及び抵抗
素子で構成し、電源サージ電圧による定電圧ダイオード
の降伏により発生する抵抗素子両端の電圧降下により、
電源サージ電圧の発生を検出するので、電源サージ電圧
を高速に検出することができる。
ラトランジスタの他、ＩＧＢＴ（絶縁ゲート型バイポー
ラトランジスタ）も採用することもできる。請求項２記
載の回路によれば、請求項１記載の回路において更に、
サージ検出回路部を、互いに直列接続されて前記電源線
と接地線との間に配設される定電圧ダイオード及び抵抗
素子で構成し、電源サージ電圧による定電圧ダイオード
の降伏により発生する抵抗素子両端の電圧降下により、
電源サージ電圧の発生を検出するので、電源サージ電圧
を高速に検出することができる。
【００１４】なお、抵抗素子としては電流に応じて電圧
降下が増大する傾向を有する素子であれば抵抗以外の素
子例えばトランジスタなどでもよい。請求項３記載の回
路によれば、請求項２記載の回路に加えて更に、サージ
検出回路部の定電圧ダイオードのカソードが電源線に接
続され、サージ検出回路部の抵抗素子の低位端が接地線
に接続される。更に、給電回路部は、電源サージ電圧発
生時にのみサージ検出回路部から出力されるサージ検出
電圧により導通してローレベル電位を出力する反転回路
部と、電源サージ電圧発生時にのみ上記反転回路部から
出力されるローレベル電圧により導通して電源線から出
力トランジスタの制御電極に給電する導通制御部とを有
する。 すなわち、サージ検出回路部の定電圧ダイオード
のカソードを電源線に接続し、サージ検出回路部の抵抗
素子の低位端を接地線に接続し、サージ検出回路部から
出力されるサージ検出電圧により反転回路部のトランジ
スタをオンし、更に、オンした反転回路部のトランジス
タが、電源線から出力トランジスタの制御電極に給電す
る導通制御部のトランジスタをオンする構成を採用して
いるので、電源サージ電圧が発生していない時にはこれ
らトランジスタの直流電力消費を０とすることができ
る。また、抵抗分割などによるサージ検出方式よりも電
力消費を低減することができる。
降下が増大する傾向を有する素子であれば抵抗以外の素
子例えばトランジスタなどでもよい。請求項３記載の回
路によれば、請求項２記載の回路に加えて更に、サージ
検出回路部の定電圧ダイオードのカソードが電源線に接
続され、サージ検出回路部の抵抗素子の低位端が接地線
に接続される。更に、給電回路部は、電源サージ電圧発
生時にのみサージ検出回路部から出力されるサージ検出
電圧により導通してローレベル電位を出力する反転回路
部と、電源サージ電圧発生時にのみ上記反転回路部から
出力されるローレベル電圧により導通して電源線から出
力トランジスタの制御電極に給電する導通制御部とを有
する。 すなわち、サージ検出回路部の定電圧ダイオード
のカソードを電源線に接続し、サージ検出回路部の抵抗
素子の低位端を接地線に接続し、サージ検出回路部から
出力されるサージ検出電圧により反転回路部のトランジ
スタをオンし、更に、オンした反転回路部のトランジス
タが、電源線から出力トランジスタの制御電極に給電す
る導通制御部のトランジスタをオンする構成を採用して
いるので、電源サージ電圧が発生していない時にはこれ
らトランジスタの直流電力消費を０とすることができ
る。また、抵抗分割などによるサージ検出方式よりも電
力消費を低減することができる。
【００１５】請求項４記載の回路によれば、請求項２記
載の回路において更に、サージ検出回路部の定電圧ダイ
オードのアノードを接地線に接続し、サージ検出回路部
の抵抗素子の高位端を電源線に接続し、サージ検出回路
部から出力されるサージ検出電圧により導通して出力ト
ランジスタの制御電極に給電するトランジスタをオンす
る構成を採用しているので、電源サージ電圧が発生して
いない時にはこれらトランジスタの直流電力消費を０と
することができる。また、請求項３記載の場合と同様に
電力消費を低減することができる。更に、給電回路部が
単段構成となるので、回路構成が簡素化されるとともに
そのオン遅延時間を短縮して速やかな電源サージ電圧の
吸収を実現できる。
載の回路において更に、サージ検出回路部の定電圧ダイ
オードのアノードを接地線に接続し、サージ検出回路部
の抵抗素子の高位端を電源線に接続し、サージ検出回路
部から出力されるサージ検出電圧により導通して出力ト
ランジスタの制御電極に給電するトランジスタをオンす
る構成を採用しているので、電源サージ電圧が発生して
いない時にはこれらトランジスタの直流電力消費を０と
することができる。また、請求項３記載の場合と同様に
電力消費を低減することができる。更に、給電回路部が
単段構成となるので、回路構成が簡素化されるとともに
そのオン遅延時間を短縮して速やかな電源サージ電圧の
吸収を実現できる。
【００１６】請求項５記載の回路によれば、請求項１記
載の回路において更に、出力トランジスタのコレクタは
低抵抗素子を通じて電源線に接続されるので、破壊を防
止すべき出力トランジスタのコレクタに印加される電源
サージ電圧を減衰できるとともに、その印加タイミング
も遅延でき、出力トランジスタのオン動作の遅れを補償
することができる。
載の回路において更に、出力トランジスタのコレクタは
低抵抗素子を通じて電源線に接続されるので、破壊を防
止すべき出力トランジスタのコレクタに印加される電源
サージ電圧を減衰できるとともに、その印加タイミング
も遅延でき、出力トランジスタのオン動作の遅れを補償
することができる。
【００１７】請求項６記載の回路によれば、請求項１記
載の回路において更に、出力トランジスタの制御電極か
ら制御回路部の出力端への逆電流を阻止する接合ダイオ
ードを備えるので、次の効果を奏する。まず、出力トラ
ンジスタのオフ時に出力トランジスタの制御電極から電
流を吸収する構成の制御回路部を有する場合、電源サー
ジ電圧の発生により給電回路部が出力トランジスタの制
御電極に充電しても、制御回路部が出力トランジスタの
制御電極から電流を吸収するので、出力トランジスタの
導通が遅延したり、そのコレクタ損失が増大したりす
る。本回路によれば、接合ダイオードが出力トランジス
タの制御電極から制御回路部への逆電流を阻止するの
で、出力トランジスタの制御電極の電位上昇を高速化
し、出力トランジスタによる速やかな電源サージ電圧の
吸収が実現する。
載の回路において更に、出力トランジスタの制御電極か
ら制御回路部の出力端への逆電流を阻止する接合ダイオ
ードを備えるので、次の効果を奏する。まず、出力トラ
ンジスタのオフ時に出力トランジスタの制御電極から電
流を吸収する構成の制御回路部を有する場合、電源サー
ジ電圧の発生により給電回路部が出力トランジスタの制
御電極に充電しても、制御回路部が出力トランジスタの
制御電極から電流を吸収するので、出力トランジスタの
導通が遅延したり、そのコレクタ損失が増大したりす
る。本回路によれば、接合ダイオードが出力トランジス
タの制御電極から制御回路部への逆電流を阻止するの
で、出力トランジスタの制御電極の電位上昇を高速化
し、出力トランジスタによる速やかな電源サージ電圧の
吸収が実現する。
【００１８】また、電源サージ電圧の発生により給電回
路部が出力トランジスタの制御電極に高電位を印加する
場合でも、この接合ダイオードが制御回路部の内部に回
り込むのを阻止するので、この回り込みにより制御回路
部の内部のトランジスタの接合が破壊されることがな
い。なお、この接合ダイオードは、一個又は互いに直列
接続された複数の接合ダイオードで構成することができ
る。
路部が出力トランジスタの制御電極に高電位を印加する
場合でも、この接合ダイオードが制御回路部の内部に回
り込むのを阻止するので、この回り込みにより制御回路
部の内部のトランジスタの接合が破壊されることがな
い。なお、この接合ダイオードは、一個又は互いに直列
接続された複数の接合ダイオードで構成することができ
る。
【００１９】請求項７記載の回路によれば、請求項１記
載の回路に加えて更に、出力トランジスタの出力端が上
記負荷を通じてのみ接地されるので、言い換えれば、制
御回路部の出力段はオープンエミッタ又はオープンコレ
クタ構成と同様の意味をもち、出力トランジスタの制御
電極をチャージする電位が通常より高い電位となるの
で、給電回路部の電流が制御回路部側へ分流することが
なく、速やかに出力トランジスタの制御電極電位を上昇
させることができる。
載の回路に加えて更に、出力トランジスタの出力端が上
記負荷を通じてのみ接地されるので、言い換えれば、制
御回路部の出力段はオープンエミッタ又はオープンコレ
クタ構成と同様の意味をもち、出力トランジスタの制御
電極をチャージする電位が通常より高い電位となるの
で、給電回路部の電流が制御回路部側へ分流することが
なく、速やかに出力トランジスタの制御電極電位を上昇
させることができる。
【００２０】また、給電回路部の電流は全て出力トラン
ジスタのベースを通じてエミッタに流れ込むので、エミ
ッタホロワトランジスタである出力トランジスタの制御
電極電位の上昇が一層速やかとなる。請求項８記載の回
路によれば、上述のエミッタホロワ回路構成の負荷駆動
回路において、電源線に電源サージ電圧が重畳する場合
に、給電回路部により電源線から出力トランジスタ（エ
ミッタホロワトランジスタ）の制御電極へ給電して出力
トランジスタを強制的に導通させ、これにより、電源サ
ージ電圧を出力トランジスタにより吸収させる。
ジスタのベースを通じてエミッタに流れ込むので、エミ
ッタホロワトランジスタである出力トランジスタの制御
電極電位の上昇が一層速やかとなる。請求項８記載の回
路によれば、上述のエミッタホロワ回路構成の負荷駆動
回路において、電源線に電源サージ電圧が重畳する場合
に、給電回路部により電源線から出力トランジスタ（エ
ミッタホロワトランジスタ）の制御電極へ給電して出力
トランジスタを強制的に導通させ、これにより、電源サ
ージ電圧を出力トランジスタにより吸収させる。
【００２１】特に本回路によれば、出力トランジスタの
制御電極から制御回路部の出力端への逆電流を阻止する
接合ダイオードを設けたので、請求項６と同じ作用効果
を奏する。請求項９記載の回路によれば、請求項８記載
の回路において更に、互いに直列接続されて電源線と出
力トランジスタの制御電極とを接続する定電圧ダイオー
ド及び電流制限用抵抗により給電回路部を構成したの
で、回路構成の簡素化を実現でき、また、出力トランジ
スタの高速充電を実現することができる。
制御電極から制御回路部の出力端への逆電流を阻止する
接合ダイオードを設けたので、請求項６と同じ作用効果
を奏する。請求項９記載の回路によれば、請求項８記載
の回路において更に、互いに直列接続されて電源線と出
力トランジスタの制御電極とを接続する定電圧ダイオー
ド及び電流制限用抵抗により給電回路部を構成したの
で、回路構成の簡素化を実現でき、また、出力トランジ
スタの高速充電を実現することができる。
【００２２】請求項１０記載の回路によれば、上述のエ
ミッタホロワ回路構成の負荷駆動回路において、電源線
に電源サージ電圧が重畳する場合に、給電回路部により
電源線から出力トランジスタ（エミッタホロワトランジ
スタ）の制御電極へ給電して出力トランジスタを強制的
に導通させ、これにより、電源サージ電圧を出力トラン
ジスタにより吸収させる。
ミッタホロワ回路構成の負荷駆動回路において、電源線
に電源サージ電圧が重畳する場合に、給電回路部により
電源線から出力トランジスタ（エミッタホロワトランジ
スタ）の制御電極へ給電して出力トランジスタを強制的
に導通させ、これにより、電源サージ電圧を出力トラン
ジスタにより吸収させる。
【００２３】特に本回路によれば、出力トランジスタの
出力端を上記負荷を通じてのみ接地したので、請求項７
と同じ作用効果を奏する。また、給電回路部の電流は出
力トランジスタのエミッタを通じて負荷に流れるので、
出力トランジスタのエミッタ電位ひいてはベース電位の
急速上昇を実現できる。
出力端を上記負荷を通じてのみ接地したので、請求項７
と同じ作用効果を奏する。また、給電回路部の電流は出
力トランジスタのエミッタを通じて負荷に流れるので、
出力トランジスタのエミッタ電位ひいてはベース電位の
急速上昇を実現できる。
【００２４】請求項１１記載の回路によれば、上述のエ
ミッタホロワ回路構成の負荷駆動回路によりリアクタン
ス負荷への電流を断続する。特に本回路によれば、出力
トランジスタのオフ時におけるリアクタンス負荷の逆起
電圧（以下、負サージ電圧ともいう）により出力トラン
ジスタのベース電位が接地電位より低下して、出力トラ
ンジスタのコレクタ・エミッタ間耐圧となる電位よりも
大きい所定レベル以下に落ち込む場合に接地線から出力
トランジスタのベースに給電する第２の給電回路部を備
えるので、上記負サージ電圧の発生に備えて出力トラン
ジスタのコレクタ・エミッタ間耐圧を向上することな
く、出力トランジスタの破壊を回避することができる。
ミッタホロワ回路構成の負荷駆動回路によりリアクタン
ス負荷への電流を断続する。特に本回路によれば、出力
トランジスタのオフ時におけるリアクタンス負荷の逆起
電圧（以下、負サージ電圧ともいう）により出力トラン
ジスタのベース電位が接地電位より低下して、出力トラ
ンジスタのコレクタ・エミッタ間耐圧となる電位よりも
大きい所定レベル以下に落ち込む場合に接地線から出力
トランジスタのベースに給電する第２の給電回路部を備
えるので、上記負サージ電圧の発生に備えて出力トラン
ジスタのコレクタ・エミッタ間耐圧を向上することな
く、出力トランジスタの破壊を回避することができる。
【００２５】請求項１２記載の回路によれば、請求項１
１記載の回路において更に、第２の給電回路部が、出力
トランジスタのベースを接地する抵抗素子と、この抵抗
素子と直列接続されて出力トランジスタのベースから上
記抵抗素子を通じて接地線へ漏れる電流を阻止する接合
ダイオードとからなるので、回路構成を簡素化すること
ができる。
１記載の回路において更に、第２の給電回路部が、出力
トランジスタのベースを接地する抵抗素子と、この抵抗
素子と直列接続されて出力トランジスタのベースから上
記抵抗素子を通じて接地線へ漏れる電流を阻止する接合
ダイオードとからなるので、回路構成を簡素化すること
ができる。
【００２６】
【発明の実施の形態】本発明の好適な態様を以下の実施
例に基づいて説明する。 （実施例１）本発明のサージ保護機能をもつ負荷駆動回
路の一実施例を図１に示すブロック回路図を参照して説
明する。
例に基づいて説明する。 （実施例１）本発明のサージ保護機能をもつ負荷駆動回
路の一実施例を図１に示すブロック回路図を参照して説
明する。
【００２７】負荷駆動回路１００は、サージ検出回路部
１０１、内部定電圧電源回路１０２、制御回路部１０
３、逆電流阻止用の接合ダイオードＤ２、第１給電回路
部（本発明で言う給電回路）１０４、第２給電回路部
（本発明で言う第２の給電回路）１０５、バイパス抵抗
Ｒ５、出力トランジスタＴ１からなる。Ｄ、Ｓ、Ｅ、
Ｖ、Ｌは端子である。サージ検出回路部１０１は、ツェ
ナダイオードＤ３、Ｄ４、Ｄ５と抵抗Ｒ１１、Ｒ１２と
を直列接続してなり、バッテリＢの高位端に接続される
電源線２００と
１０１、内部定電圧電源回路１０２、制御回路部１０
３、逆電流阻止用の接合ダイオードＤ２、第１給電回路
部（本発明で言う給電回路）１０４、第２給電回路部
（本発明で言う第２の給電回路）１０５、バイパス抵抗
Ｒ５、出力トランジスタＴ１からなる。Ｄ、Ｓ、Ｅ、
Ｖ、Ｌは端子である。サージ検出回路部１０１は、ツェ
ナダイオードＤ３、Ｄ４、Ｄ５と抵抗Ｒ１１、Ｒ１２と
を直列接続してなり、バッテリＢの高位端に接続される
電源線２００と
【００２８】制御回路部１０３は、トランジスタＴ５、
Ｔ４と抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０からなる。
第１給電回路部１０４は、エミッタ接地構成のｎｐｎト
ランジスタ（本発明で言う反転回路部）Ｔ３、ｐｎｐト
ランジスタＴ２（本発明で言う導通制御部）、抵抗Ｒ
３、Ｒ４からなる。抵抗Ｒ３、Ｒ４は互いに直列接続さ
れて分圧回路を構成するとともに、トランジスタＴ３の
負荷を構成している。トランジスタＴ２のベースは抵抗
Ｒ３、４の接続点に接続され、そのエミッタは電源線２
００に接続され、そのコレクタは出力トランジスタＴ１
のベースに接続されている。
Ｔ４と抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０からなる。
第１給電回路部１０４は、エミッタ接地構成のｎｐｎト
ランジスタ（本発明で言う反転回路部）Ｔ３、ｐｎｐト
ランジスタＴ２（本発明で言う導通制御部）、抵抗Ｒ
３、Ｒ４からなる。抵抗Ｒ３、Ｒ４は互いに直列接続さ
れて分圧回路を構成するとともに、トランジスタＴ３の
負荷を構成している。トランジスタＴ２のベースは抵抗
Ｒ３、４の接続点に接続され、そのエミッタは電源線２
００に接続され、そのコレクタは出力トランジスタＴ１
のベースに接続されている。
【００２９】第２給電回路部１０５は、抵抗Ｒ２と接合
ダイオードＤ１とを直列接続してなり、出力トランジス
タＴ１のベースと接地線２０１との間に配設されてい
る。出力トランジスタＴ１はエミッタホロワトランジス
タであって、そのコレクタは電源線２００に接続され、
そのエミッタはリアクタンス負荷２０２を通じて接地さ
れている。抵抗Ｒ２は、本発明で言う「出力トランジス
タのベースを接地する抵抗素子」をなし、接合ダイオー
ドＤ１は、「この抵抗素子と直列接続されて出力トラン
ジスタのベースから上記抵抗素子を通じて接地線へ漏れ
る電流を阻止する接合ダイオード」をなす。
ダイオードＤ１とを直列接続してなり、出力トランジス
タＴ１のベースと接地線２０１との間に配設されてい
る。出力トランジスタＴ１はエミッタホロワトランジス
タであって、そのコレクタは電源線２００に接続され、
そのエミッタはリアクタンス負荷２０２を通じて接地さ
れている。抵抗Ｒ２は、本発明で言う「出力トランジス
タのベースを接地する抵抗素子」をなし、接合ダイオー
ドＤ１は、「この抵抗素子と直列接続されて出力トラン
ジスタのベースから上記抵抗素子を通じて接地線へ漏れ
る電流を阻止する接合ダイオード」をなす。
【００３０】以下、この負荷駆動回路の動作を説明す
る。電源線２００の電圧が外部スイッチＳＷを通じて直
列接続された抵抗Ｒ９、Ｒ１０に印加されると、抵抗Ｒ
１０と並列接続されたエミッタ接地構成のｎｐｎトラン
ジスタＴ５がオンし、内部定電圧電源回路１０２はトラ
ンジスタＴ５の負荷をなす抵抗Ｒ７、Ｒ８を通じてコレ
クタ電流を流し、それによる抵抗Ｒ７の電圧降下により
エミッタ接地構成のｐｎｐトランジスタＴ４がオンし、
トランジスタＴ４は抵抗Ｒ６、逆電流阻止用の接合ダイ
オードＤ２及び抵抗Ｒ５を通じてリアクタンス負荷２０
２に通電する。すると、抵抗Ｒ５の電圧降下が出力トラ
ンジスタ（エミッタホロワトランジスタ）Ｔ１のベース
・エミッタ間オン電圧を超えてトランジスタＴ１が導通
し（言い換えれば、この時、トランジスタＴ１のベース
・エミッタ間を流れるベース電流に応じてコレクタ電流
が流れ）、トランジスタＴ１がリアクタンス負荷２０２
に給電する。
る。電源線２００の電圧が外部スイッチＳＷを通じて直
列接続された抵抗Ｒ９、Ｒ１０に印加されると、抵抗Ｒ
１０と並列接続されたエミッタ接地構成のｎｐｎトラン
ジスタＴ５がオンし、内部定電圧電源回路１０２はトラ
ンジスタＴ５の負荷をなす抵抗Ｒ７、Ｒ８を通じてコレ
クタ電流を流し、それによる抵抗Ｒ７の電圧降下により
エミッタ接地構成のｐｎｐトランジスタＴ４がオンし、
トランジスタＴ４は抵抗Ｒ６、逆電流阻止用の接合ダイ
オードＤ２及び抵抗Ｒ５を通じてリアクタンス負荷２０
２に通電する。すると、抵抗Ｒ５の電圧降下が出力トラ
ンジスタ（エミッタホロワトランジスタ）Ｔ１のベース
・エミッタ間オン電圧を超えてトランジスタＴ１が導通
し（言い換えれば、この時、トランジスタＴ１のベース
・エミッタ間を流れるベース電流に応じてコレクタ電流
が流れ）、トランジスタＴ１がリアクタンス負荷２０２
に給電する。
【００３１】外部スイッチＳＷが遮断されると、トラン
ジスタＴ５、Ｔ４がオフし、出力トランジスタＴ１のベ
ース電流の遮断により出力トランジスタＴ１のベース電
位、エミッタ電位は急速に低下する。特に本実施例で
は、負荷２０２がリアクタンス負荷であるので、その逆
起電圧すなわち負サージ電圧により出力トランジスタＴ
１のベース電位及びエミッタ電位が急速に低下して、負
電位となろうとする。
ジスタＴ５、Ｔ４がオフし、出力トランジスタＴ１のベ
ース電流の遮断により出力トランジスタＴ１のベース電
位、エミッタ電位は急速に低下する。特に本実施例で
は、負荷２０２がリアクタンス負荷であるので、その逆
起電圧すなわち負サージ電圧により出力トランジスタＴ
１のベース電位及びエミッタ電位が急速に低下して、負
電位となろうとする。
【００３２】出力トランジスタＴ１のベース電位が低下
して第２給電回路部１０５の接合ダイオードＤ１がオン
すると、接地線２０１から電流制限用の抵抗Ｒ２を通じ
て出力トランジスタＴ１のベースに給電され、出力トラ
ンジスタＴ１のベース、エミッタの電位低下が阻止され
る。これにより、出力トランジスタＴ１のベース・コレ
クタ間が降伏するのを抑止することができる。
して第２給電回路部１０５の接合ダイオードＤ１がオン
すると、接地線２０１から電流制限用の抵抗Ｒ２を通じ
て出力トランジスタＴ１のベースに給電され、出力トラ
ンジスタＴ１のベース、エミッタの電位低下が阻止され
る。これにより、出力トランジスタＴ１のベース・コレ
クタ間が降伏するのを抑止することができる。
【００３３】次に、電源線２００に電源サージ電圧（正
のサージ電圧）が重畳した場合について以下に説明す
る。電源線２００に所定値以上の電源サージ電圧が重畳
すると、ツェナダイオードＤ３、Ｄ４、Ｄ５が降伏し
て、互いに直列接続された抵抗Ｒ１１、Ｒ１２からなる
分圧回路に通電され、この分圧回路の出力電圧がトラン
ジスタＴ３のベースに印加されてトランジスタＴ３がオ
ンする。
のサージ電圧）が重畳した場合について以下に説明す
る。電源線２００に所定値以上の電源サージ電圧が重畳
すると、ツェナダイオードＤ３、Ｄ４、Ｄ５が降伏し
て、互いに直列接続された抵抗Ｒ１１、Ｒ１２からなる
分圧回路に通電され、この分圧回路の出力電圧がトラン
ジスタＴ３のベースに印加されてトランジスタＴ３がオ
ンする。
【００３４】すると、トランジスタＴ３のコレクタ電流
による抵抗Ｒ３の電圧降下がトランジスタＴ２のベース
・エミッタ間に印加され、トランジスタＴ２がオンし、
トランジスタＴ２が電源線２００から出力トランジスタ
Ｔ１のベースに給電し、出力トランジスタＴ１がオン
し、電源線２００に重畳する電源サージ電圧は出力トラ
ンジスタＴ１により吸収されて減衰する。
による抵抗Ｒ３の電圧降下がトランジスタＴ２のベース
・エミッタ間に印加され、トランジスタＴ２がオンし、
トランジスタＴ２が電源線２００から出力トランジスタ
Ｔ１のベースに給電し、出力トランジスタＴ１がオン
し、電源線２００に重畳する電源サージ電圧は出力トラ
ンジスタＴ１により吸収されて減衰する。
【００３５】電源線２００に重畳する電源サージ電圧が
消失すると、サージ検出回路部１０１のツェナダイオー
ドＤ３、Ｄ４、Ｄ５の降伏が回復し、トランジスタＴ
３、Ｔ２がオフし、直流電力消費の節約が行われる。ま
た、電源線２００に電源サージ電圧が重畳してトランジ
スタＴ２がオンし、電源サージ電圧がトランジスタＴ２
を通じて出力トランジスタＴ１のベースに印加されると
ともに、逆電流阻止用の接合ダイオードＤ２のカソード
電位Ｖｋを上昇させても、この逆電流阻止用の接合ダイ
オードＤ２の降伏電圧を充分に確保することにより（例
えば複数の接合ダイオードを直列接続して接合ダイオー
ドＤ２を構成してもよい）、そのアノード電位Ｖａは上
昇しない。したがって、電源サージ電圧がトランジスタ
Ｔ２を通じて制御回路部１０３の出力端に侵入しても、
それが制御回路部１０３の出力トランジスタＴ４のコレ
クタ・ベース接合を通じてその内部に回り込み、トラン
ジスタＴ５のコレクタ電位Ｖｃを増大させてそのコレク
タ・ベース接合を破壊したり、更には内部定電圧電源回
路１０２の内部トランジスタ（図示せず）の接合を破壊
することがない。なお、抵抗Ｒ５、Ｒ６は出力トランジ
スタＴ１のベース電流を調整するための抵抗である。
消失すると、サージ検出回路部１０１のツェナダイオー
ドＤ３、Ｄ４、Ｄ５の降伏が回復し、トランジスタＴ
３、Ｔ２がオフし、直流電力消費の節約が行われる。ま
た、電源線２００に電源サージ電圧が重畳してトランジ
スタＴ２がオンし、電源サージ電圧がトランジスタＴ２
を通じて出力トランジスタＴ１のベースに印加されると
ともに、逆電流阻止用の接合ダイオードＤ２のカソード
電位Ｖｋを上昇させても、この逆電流阻止用の接合ダイ
オードＤ２の降伏電圧を充分に確保することにより（例
えば複数の接合ダイオードを直列接続して接合ダイオー
ドＤ２を構成してもよい）、そのアノード電位Ｖａは上
昇しない。したがって、電源サージ電圧がトランジスタ
Ｔ２を通じて制御回路部１０３の出力端に侵入しても、
それが制御回路部１０３の出力トランジスタＴ４のコレ
クタ・ベース接合を通じてその内部に回り込み、トラン
ジスタＴ５のコレクタ電位Ｖｃを増大させてそのコレク
タ・ベース接合を破壊したり、更には内部定電圧電源回
路１０２の内部トランジスタ（図示せず）の接合を破壊
することがない。なお、抵抗Ｒ５、Ｒ６は出力トランジ
スタＴ１のベース電流を調整するための抵抗である。
【００３６】また、本実施例では、第１給電回路部（本
発明でいう給電回路部）のトランジスタＴ２、Ｔ３は、
サージ検出回路部１０１が電源サージ電圧を検出しない
場合にはオフするので、直流電力を消費することがな
い。 （実施例２）他の実施例を図２を参照して説明する。
発明でいう給電回路部）のトランジスタＴ２、Ｔ３は、
サージ検出回路部１０１が電源サージ電圧を検出しない
場合にはオフするので、直流電力を消費することがな
い。 （実施例２）他の実施例を図２を参照して説明する。
【００３７】この実施例は、実施例１（図１参照）にお
いて、出力トランジスタＴ１のコレクタ及び第１給電回
路部１０４に低抵抗Ｒ１を通じて給電するものであり、
このようにすれば、出力トランジスタＴ１への電源サー
ジ電圧の到着の遅延及びその波高値の減衰により出力ト
ランジスタＴ１の保護機能が向上する。 （実施例３）他の実施例を図３を参照して説明する。
いて、出力トランジスタＴ１のコレクタ及び第１給電回
路部１０４に低抵抗Ｒ１を通じて給電するものであり、
このようにすれば、出力トランジスタＴ１への電源サー
ジ電圧の到着の遅延及びその波高値の減衰により出力ト
ランジスタＴ１の保護機能が向上する。 （実施例３）他の実施例を図３を参照して説明する。
【００３８】この実施例は、実施例１（図１参照）にお
いて、サージ検出回路部１０１のツェナダイオードＤ
３、Ｄ４、Ｄ５をローサイド側に配置し、そのハイサイ
ド側に抵抗Ｒ２１を配置した点と、第１給電回路部１０
４をベース電流制限抵抗Ｒ２２及びトランジスタＴ２で
構成した点だけが異なっている。なお、抵抗Ｒ２２を省
略して抵抗Ｒ２１を実施例１のように分圧回路に置換す
ることも当然可能である。
いて、サージ検出回路部１０１のツェナダイオードＤ
３、Ｄ４、Ｄ５をローサイド側に配置し、そのハイサイ
ド側に抵抗Ｒ２１を配置した点と、第１給電回路部１０
４をベース電流制限抵抗Ｒ２２及びトランジスタＴ２で
構成した点だけが異なっている。なお、抵抗Ｒ２２を省
略して抵抗Ｒ２１を実施例１のように分圧回路に置換す
ることも当然可能である。
【００３９】動作を説明すると、電源サージ電圧の発生
によりツェナダイオードＤ３、Ｄ４、Ｄ５が降伏する
と、抵抗Ｒ２１に電流が流れ、トランジスタＴ２がオン
し、電源線２００から出力トランジスタＴ１のベースに
給電され、出力トランジスタＴ１がオンして電源サージ
電圧が吸収される。この回路では、回路遅延が少ないの
で電源サージ電圧の発生時に出力トランジスタＴ１を図
１に示す実施例１の回路に比べて素早くオンすることが
できる。
によりツェナダイオードＤ３、Ｄ４、Ｄ５が降伏する
と、抵抗Ｒ２１に電流が流れ、トランジスタＴ２がオン
し、電源線２００から出力トランジスタＴ１のベースに
給電され、出力トランジスタＴ１がオンして電源サージ
電圧が吸収される。この回路では、回路遅延が少ないの
で電源サージ電圧の発生時に出力トランジスタＴ１を図
１に示す実施例１の回路に比べて素早くオンすることが
できる。
【００４０】また、抵抗Ｒ２２とトランジスタＴ２とか
らなる給電回路部は直流電力を消費しない利点及び回路
構成が簡素となる利点を有する。 （実施例４）他の実施例を図４を参照して説明する。こ
の実施例は、実施例２（図２参照）において、サージ検
出回路部１０１を省略し、第１給電回路部１０４を、互
いに直列接続されて電源線２００と出力トランジスタＴ
１のベースとの間に配設されたツェナダイオードＤ６、
Ｄ７、Ｄ８と抵抗Ｒ３１とで構成したものである。抵抗
Ｒ３１の抵抗値は小さくて構わない。
らなる給電回路部は直流電力を消費しない利点及び回路
構成が簡素となる利点を有する。 （実施例４）他の実施例を図４を参照して説明する。こ
の実施例は、実施例２（図２参照）において、サージ検
出回路部１０１を省略し、第１給電回路部１０４を、互
いに直列接続されて電源線２００と出力トランジスタＴ
１のベースとの間に配設されたツェナダイオードＤ６、
Ｄ７、Ｄ８と抵抗Ｒ３１とで構成したものである。抵抗
Ｒ３１の抵抗値は小さくて構わない。
【００４１】更に、ソース接地構成のＮＭＯＳトランジ
スタＴ７が配設され、そのドレインが逆電流阻止用の接
合ダイオードＤ２のアノードに接続され、そのゲートが
トランジスタＴ５のコレクタに接続されている。電源電
圧に重畳する電源サージ電圧がツェナダイオードＤ６、
Ｄ７、Ｄ８を降伏させると、降伏電流が電流制限用の抵
抗Ｒ３１を通じて出力トランジスタＴ１のベースを充電
し、出力トランジスタＴ１がオンして電源サージ電圧を
吸収する。
スタＴ７が配設され、そのドレインが逆電流阻止用の接
合ダイオードＤ２のアノードに接続され、そのゲートが
トランジスタＴ５のコレクタに接続されている。電源電
圧に重畳する電源サージ電圧がツェナダイオードＤ６、
Ｄ７、Ｄ８を降伏させると、降伏電流が電流制限用の抵
抗Ｒ３１を通じて出力トランジスタＴ１のベースを充電
し、出力トランジスタＴ１がオンして電源サージ電圧を
吸収する。
【００４２】トランジスタＴ７はトランジスタＴ５のオ
フ時にオンして逆電流阻止用の接合ダイオードＤ２のア
ノード周辺の寄生容量に充電された電荷を急速に放電さ
せ、逆電流阻止用の接合ダイオードＤ２の速やかな遮断
を図る。つまり、接合ダイオードＤ２の遮断速度の高速
化により出力トランジスタＴ１の遮断応答性を改善する
ためのものである。
フ時にオンして逆電流阻止用の接合ダイオードＤ２のア
ノード周辺の寄生容量に充電された電荷を急速に放電さ
せ、逆電流阻止用の接合ダイオードＤ２の速やかな遮断
を図る。つまり、接合ダイオードＤ２の遮断速度の高速
化により出力トランジスタＴ１の遮断応答性を改善する
ためのものである。
【００４３】逆電流阻止用の接合ダイオードＤ２は、上
記実施例１〜３のものと同様の作用効果を奏するととも
に、電源サージ電圧によるツェナダイオードＤ６、Ｄ
７、Ｄ８の降伏時に降伏電流がトランジスタＴ７により
バイパスされて出力トランジスタＴ１のベース電位の上
昇が妨害されるのを禁止する効果も奏する。 （実施例５）他の実施例を図５を参照して説明する。
記実施例１〜３のものと同様の作用効果を奏するととも
に、電源サージ電圧によるツェナダイオードＤ６、Ｄ
７、Ｄ８の降伏時に降伏電流がトランジスタＴ７により
バイパスされて出力トランジスタＴ１のベース電位の上
昇が妨害されるのを禁止する効果も奏する。 （実施例５）他の実施例を図５を参照して説明する。
【００４４】この実施例は、実施例１（図１参照）にお
いて、サージ検出回路部１０１のツェナダイオードＤ
３、Ｄ４、Ｄ５を省略し、第１給電回路部１０４のトラ
ンジスタＴ３をシュミットトリガ回路２０５に置換した
ものである。なお、シュミットトリガ回路２０５の代わ
りにコンパレータ又は差動増幅回路を用いることも可能
である。
いて、サージ検出回路部１０１のツェナダイオードＤ
３、Ｄ４、Ｄ５を省略し、第１給電回路部１０４のトラ
ンジスタＴ３をシュミットトリガ回路２０５に置換した
ものである。なお、シュミットトリガ回路２０５の代わ
りにコンパレータ又は差動増幅回路を用いることも可能
である。
【００４５】電源線２００に重畳する電源サージ電圧が
所定レベルを超え、その分圧がシュミットトリガ回路２
０５のハイレベル側の参照電圧を超えると、シュミット
トリガ回路２０５がローレベルを出力し、トランジスタ
Ｔ２がオンし、出力トランジスタＴ１がオンする。その
後、電源線２００に重畳する電源サージ電圧が減衰して
電源サージ電圧の分圧がシュミットトリガ回路２０５の
ローレベル側の参照電圧を下回ると、シュミットトリガ
回路２０５がハイレベルを出力し、トランジスタＴ２が
オフし、出力トランジスタＴ１がオフする。
所定レベルを超え、その分圧がシュミットトリガ回路２
０５のハイレベル側の参照電圧を超えると、シュミット
トリガ回路２０５がローレベルを出力し、トランジスタ
Ｔ２がオンし、出力トランジスタＴ１がオンする。その
後、電源線２００に重畳する電源サージ電圧が減衰して
電源サージ電圧の分圧がシュミットトリガ回路２０５の
ローレベル側の参照電圧を下回ると、シュミットトリガ
回路２０５がハイレベルを出力し、トランジスタＴ２が
オフし、出力トランジスタＴ１がオフする。
【００４６】本実施例によれば、一旦、電源サージ電圧
の発生を確実に検出した後は、電源サージ電圧が充分減
衰するまで出力トランジスタＴ１のオンを維持できるの
で、電源サージ電圧の吸収性能を良好に確保することが
できる。
の発生を確実に検出した後は、電源サージ電圧が充分減
衰するまで出力トランジスタＴ１のオンを維持できるの
で、電源サージ電圧の吸収性能を良好に確保することが
できる。
【図１】本発明の負荷駆動回路の実施例１を示す回路図
である。
である。
【図２】本発明の負荷駆動回路の実施例２を示す回路図
である。
である。
【図３】本発明の負荷駆動回路の実施例３を示す回路図
である。
である。
【図４】本発明の負荷駆動回路の実施例４を示す回路図
である。
である。
【図５】本発明の負荷駆動回路の実施例５を示す回路図
である。
である。
【符号の説明】 １０１はサージ検出回路部、１０３は制御回路部、１０
４は第１給電回路部（給電回路部）、１０５は第２給電
回路部（給電回路部）、Ｔ１は出力トランジスタ、２０
２はリアクタンス負荷、Ｄ２は逆電流阻止用の接合ダイ
オード。
４は第１給電回路部（給電回路部）、１０５は第２給電
回路部（給電回路部）、Ｔ１は出力トランジスタ、２０
２はリアクタンス負荷、Ｄ２は逆電流阻止用の接合ダイ
オード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧野 将久 愛知県安城市篠目町井山３番地 アンデ ン株式会社内 (72)発明者 伴 博行 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 実開 平２−122535（ＪＰ，Ｕ) 特表 平４−502248（ＪＰ，Ａ) 特表 昭63−500770（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 9/04 H02H 7/20 H03F 1/52
Claims (12)
- 【請求項１】コレクタが電源線から給電され、エミッタ
が負荷を通じて接地される出力トランジスタと、前記出
力トランジスタの制御電極電位を制御して前記出力トラ
ンジスタの断続制御を行う制御回路部とを備えるサージ
保護機能をもつ負荷駆動回路において、 前記電源線に重畳する電源サージ電圧を検出するサージ
検出回路部と、 前記電源サージ電圧を検出した場合の前記サージ検出回
路部の出力端の電圧に基づいて前記電源線から前記出力
トランジスタの制御電極へ給電して前記出力トランジス
タを導通させる給電回路部とを備えることを特徴とする
サージ保護機能をもつ負荷駆動回路。 - 【請求項２】前記サージ検出回路部は、互いに直列接続
されて前記電源線と接地線との間に配設される定電圧ダ
イオード及び抵抗素子を有し、前記抵抗素子の電圧降下
により前記電源サージ電圧を検出することを特徴とする
請求項１記載のサージ保護機能をもつ負荷駆動回路。 - 【請求項３】前記サージ検出回路部の定電圧ダイオード
のカソードは電源線に接続され、 前記サージ検出回路部の前記抵抗素子の低位端は接地線
に接続され、 前記給電回路部は、前記電源サージ電圧発生時にのみ前
記サージ検出回路部から出力されるサージ検出電圧によ
り導通してローレベル電位を出力する反転回路部と、前
記電源サージ電圧発生時にのみ前記反転回路部から出力
されるローレベル電圧により導通して前記電源線から前
記出力トランジスタの制御電極に給電する導通制御部と
を有することを特徴とする請求項２記載のサージ保護機
能をもつ負荷駆動回路。 - 【請求項４】前記サージ検出回路部の定電圧ダイオード
のアノードは接地線に接続され、 前記サージ検出回路部の前記抵抗素子の高位端は電源線
に接続され、 前記給電回路部は、前記電源サージ電圧発生時にのみ前
記サージ検出回路部から出力されるサージ検出電圧によ
り導通して前記出力トランジスタの制御電極にハイレベ
ル電位を出力するトランジスタを有する請求項２記載の
サージ保護機能をもつ負荷駆動回路。 - 【請求項５】前記出力トランジスタのコレクタは低抵抗
素子を通じて前記電源線に接続されることを特徴とする
請求項１記載のサージ保護機能をもつ負荷駆動回路。 - 【請求項６】前記出力トランジスタの制御電極から前記
制御回路部の出力端への逆電流を阻止する接合ダイオー
ドを備えることを特徴とする請求項１記載のサージ保護
機能をもつ負荷駆動回路。 - 【請求項７】前記出力トランジスタの出力端は、前記負
荷を通じてのみ接地されることを特徴とする請求項１記
載のサージ保護機能をもつ負荷駆動回路。 - 【請求項８】コレクタが電源線から給電され、エミッタ
が負荷を通じて接地される出力トランジスタと、前記出
力トランジスタの制御電極電位を制御して前記出力トラ
ンジスタの断続制御を行う制御回路部とを備えるサージ
保護機能をもつ負荷駆動回路において、 前記電源線に電源サージ電圧が重畳する場合に前記電源
線から前記出力トランジスタの制御電極に給電して前記
出力トランジスタを導通させる給電回路部と、 前記出力トランジスタの制御電極から前記制御回路部の
出力端への逆電流を阻止する接合ダイオードとを備える
ことを特徴とするサージ保護機能をもつ負荷駆動回路。 - 【請求項９】前記給電回路部は、互いに直列接続されて
前記電源線と前記出力トランジスタの制御電極とを接続
する定電圧ダイオード及び電流制限用抵抗を有すること
を特徴とする請求項８記載のサージ保護機能をもつ負荷
駆動回路。 - 【請求項１０】コレクタが電源線から給電され、エミッ
タが負荷を通じて接地される出力トランジスタと、前記
出力トランジスタの制御電極電位を制御して前記出力ト
ランジスタの断続制御を行う制御回路部とを備えるサー
ジ保護機能をもつ負荷駆動回路において、 前記電源線に電源サージ電圧が重畳する場合に前記電源
線から前記出力トランジスタの制御電極に給電して前記
出力トランジスタを導通させる給電回路部を有し、前記
出力トランジスタの出力端は、前記負荷を通じてのみ接
地されることを特徴とするサージ保護機能をもつ負荷駆
動回路。 - 【請求項１１】 前記出力トランジスタのエミッタ電位が
接地電位より低く、かつ、前記出力トランジスタのコレ
クタ・エミッタ間耐圧となる電位よりも大きい所定レベ
ル以下に低下する場合に、接地線から前記出力トランジ
スタのベースに給電する第２の給電回路部を備えること
を特徴とする請求項１乃至１０のいずれか記載のサージ
保護機能をもつ負荷駆動回路。 - 【請求項１２】前記第２の給電回路部は、前記出力トラ
ンジスタのベースを接地する抵抗素子と、前記抵抗素子
と直列接続されて前記出力トランジスタのベースから前
記抵抗素子を通じて接地線へ漏れる電流を阻止する接合
ダイオードとからなることを特徴とする請求項１１記載
のサージ保護機能をもつ負荷駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08112399A JP3125916B2 (ja) | 1996-05-07 | 1996-05-07 | サージ保護機能をもつ負荷駆動回路 |
| CA002204212A CA2204212C (en) | 1996-05-07 | 1997-05-01 | Load actuation circuit with a surge protecting function |
| US08/852,512 US5838526A (en) | 1996-05-07 | 1997-05-07 | Load actuation circuit with a surge protecting function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08112399A JP3125916B2 (ja) | 1996-05-07 | 1996-05-07 | サージ保護機能をもつ負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09298834A JPH09298834A (ja) | 1997-11-18 |
| JP3125916B2 true JP3125916B2 (ja) | 2001-01-22 |
Family
ID=14585693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08112399A Expired - Fee Related JP3125916B2 (ja) | 1996-05-07 | 1996-05-07 | サージ保護機能をもつ負荷駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5838526A (ja) |
| JP (1) | JP3125916B2 (ja) |
| CA (1) | CA2204212C (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088207A (en) * | 1997-07-15 | 2000-07-11 | Anden Co., Ltd. | Over-voltage protection apparatus and vehicular direction indicating apparatus with over-voltage protection |
| TW359025B (en) * | 1997-10-07 | 1999-05-21 | Winbond Electronics Corp | Static discharge protection circuit having silicon control rectifier |
| US6614633B1 (en) | 1999-03-19 | 2003-09-02 | Denso Corporation | Semiconductor device including a surge protecting circuit |
| JP3637848B2 (ja) * | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
| JP4390515B2 (ja) | 2003-09-30 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 出力ｍｏｓトランジスタの過電圧保護回路 |
| US6956425B2 (en) * | 2003-12-30 | 2005-10-18 | Texas Instruments Incorporated | Clamping circuit for high-speed low-side driver outputs |
| JP2006086211A (ja) * | 2004-09-14 | 2006-03-30 | Denso Corp | 半導体装置 |
| JP4830838B2 (ja) * | 2006-12-19 | 2011-12-07 | 株式会社デンソー | 電気電子回路 |
| US7869176B2 (en) * | 2007-03-30 | 2011-01-11 | Hamilton Sundstrand Corporation | Surge protected power supply |
| JP5064905B2 (ja) * | 2007-06-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9198500B2 (en) * | 2012-12-21 | 2015-12-01 | Murray W. Davis | Portable self powered line mountable electric power line and environment parameter monitoring transmitting and receiving system |
| CN103683258A (zh) * | 2013-11-28 | 2014-03-26 | 成都市宏山科技有限公司 | 适用于移动设备的电源接口保护电路 |
| US9528913B2 (en) | 2014-07-24 | 2016-12-27 | General Electric Company | Method and systems for detection of compressor surge |
| CN110417385A (zh) * | 2018-04-26 | 2019-11-05 | 佛山市顺德区美的电热电器制造有限公司 | 电压浪涌保护电路和方法、电磁加热装置 |
| WO2019234999A1 (ja) | 2018-06-05 | 2019-12-12 | パナソニックＩｐマネジメント株式会社 | 入出力回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036942A (ja) * | 1973-08-08 | 1975-04-07 | ||
| JPS6290717A (ja) * | 1985-10-16 | 1987-04-25 | Nec Corp | 定電圧電源回路 |
| JPS62152331A (ja) * | 1985-12-25 | 1987-07-07 | 株式会社日立製作所 | パワ−素子駆動保護回路 |
| FR2693853B1 (fr) * | 1992-07-16 | 1994-10-21 | Sgs Thomson Microelectronics | Circuit de protection d'un composant de puissance contre des surtensions directes. |
| US5444595A (en) * | 1993-09-27 | 1995-08-22 | Nippondenso Co., Ltd. | Load drive apparatus including power transistor protection circuit from overcurrent |
-
1996
- 1996-05-07 JP JP08112399A patent/JP3125916B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-01 CA CA002204212A patent/CA2204212C/en not_active Expired - Fee Related
- 1997-05-07 US US08/852,512 patent/US5838526A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09298834A (ja) | 1997-11-18 |
| US5838526A (en) | 1998-11-17 |
| CA2204212A1 (en) | 1997-11-07 |
| CA2204212C (en) | 2004-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3125916B2 (ja) | サージ保護機能をもつ負荷駆動回路 | |
| US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
| JP4146795B2 (ja) | 静電放電保護回路およびこの静電放電回路を備える差動増幅器 | |
| US6442008B1 (en) | Low leakage clamp for E.S.D. protection | |
| WO1989001255A1 (en) | Self-protective fuel pump driver circuit | |
| JPS61105113A (ja) | 保護回路 | |
| US4695915A (en) | Short circuit and overload protection circuit for output stage transistors | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| US6738245B2 (en) | Series-pass over-voltage protection circuit having multiple transistors in parallel | |
| JPS61110218A (ja) | 電圧安定化装置 | |
| US5764088A (en) | Control circuit for an electronic switch, and a switch constituting an application thereof | |
| JP3003825B2 (ja) | サージ電圧保護回路 | |
| KR100195527B1 (ko) | 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로 | |
| JP3498755B2 (ja) | 増幅器の出力ノードのｓｐｕ条件下の保護デバイス | |
| JPH08140273A (ja) | 負荷短絡保護回路 | |
| JP2003163271A (ja) | 半導体保護装置 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP2540759B2 (ja) | トランジスタ増幅器 | |
| JP4239516B2 (ja) | 静電保護回路及び同静電保護回路を有する半導体装置 | |
| JPH05292655A (ja) | 入力短絡保護回路 | |
| JPH1074896A (ja) | 入力サージ保護回路 | |
| JPH07283367A (ja) | 過電圧保護回路 | |
| JPH0653751A (ja) | 増幅器 | |
| JPH04199569A (ja) | Ｃｍｏｓ入力保護回路 | |
| JPH0847169A (ja) | 保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |