JP3498755B2 - 増幅器の出力ノードのspu条件下の保護デバイス - Google Patents
増幅器の出力ノードのspu条件下の保護デバイスInfo
- Publication number
- JP3498755B2 JP3498755B2 JP05275094A JP5275094A JP3498755B2 JP 3498755 B2 JP3498755 B2 JP 3498755B2 JP 05275094 A JP05275094 A JP 05275094A JP 5275094 A JP5275094 A JP 5275094A JP 3498755 B2 JP3498755 B2 JP 3498755B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power
- collector
- amplifier
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
リから電力供給される装置のパワー増幅器に関し、特
に、増幅器に電力が与えられていないときに、該増幅器
の出力端子にDC電源を不注意で接続することにより偶
発的に生ずることのある破壊的なブレーグダウンを防止
する手段に関する。
設置中に、不注意で局所DC電源への接続ミスを発生
し、破壊的なブレーグダウンを起こしてしまうことがよ
くある。最も典型的な事態は車両でのオーディオ増幅
器、ラジオレシーバ、カセット及びCDプレーヤの設置
である。パワー増幅器の出力端子には一般に、接地電位
又はDC電源電圧のいずれかに向けて不注意により生ず
る偶発的な短絡に対する保護手段が講じられている。し
かし特定の保護手段が講じられていない用途で失敗が依
然として生ずることがある。
「ショート−ツゥープラス−アンパワード」として一般
に知られあるいはより簡略化した頭字語SPUにより知
られた状態がある。車両に装置を設置する間に起こるこ
とのあるこのような条件が図1に概略的に示されてい
る。偶発的な場合は、電源端子(VCC)をバッテリの正
極(Vbatt)に正確に接続する代わりに、増幅器(Am
p)の出力端子(Out)を車両のバッテリ(Vbatt)
の正極に不注意で接続する場合である。これは、車両の
バッテリの正極から来る分離されたケーブルを増幅器を
含むカードの出力端子に誤って接続すると起こる。実際
に増幅器の出力端子(Out)は一般に増幅器カードに
存在するフィルタキャパシタC1(典型的には約1000μ
F)を通して及びカード上の回路の残りのグラウンドに
向かう等価の抵抗R1(典型的には10オームのオーダ
ー)を通して接地されるようになる。
の)局所バッテリの正のノードへの偶発的な接続が起こ
ると、回路はその出力ノードを通して「電力」が供給さ
れるようになる。電源端子(Vcc)及びR1及びC1に
より形成される等価ネットワークを通してだけでなく増
幅器の接地端子(Gnd)を通して電流が接地に向かっ
て流れ、前記ネットワークは増幅器のVcc端子を通して
流れる電流によりチャージされる。一般にパワー増幅器
の出力段はプッシュ−プル形態を有しかつそれぞれが増
幅器の出力ノード(Out)に接続されたコレクタを有
する1対の相補トランジスタ例えばNPN及びPNPト
ランジスタから成っている。SPU条件下の等価回路が
図2に示されている。他の場合には、増幅器の出力段は
ブリッジ形態を有しかつ同じタイプのトランジスタによ
り形成できる。
力ノードとの間に機能的に設置され、図示の通り増幅器
の電源線Vccに接続されたエミッタを有するPNPトラ
ンジスタ、例えば縦型の分離されたコレクタを有するP
NPトランジスタにより構成されるパワートランジスタ
Q1は、逆バイアス能動領域中で機能し、ここではコレ
クタ端子はエミッタ(E)として、ベース端子(B)は
ベースとして、そしてエミッタ端子はコレクタ(C)と
して機能する。任意のトランジスタの場合のようにそし
て逆バイアス形態の場合のように、「ベース」及び「コ
レクタ」間の電圧は、過度の電力浪費のため破壊的なブ
レーグダウンの付随するリスクを有する接合のブレーグ
ダウンを回避するために、最大値(製造技術に依存す
る)より大きくなるべきではない。
件下のエミッタ(E)とコレクタ(C)ノード間で耐え
られる最大電圧はバッテリ電圧(Vbatt)未満である。
これはSPU条件を特別に重要なものとし、キャパシタ
C1が放電しかつ「ベース」と「コレクタ」間の電圧が
ほぼV batt − 0.7 Vに等しい最大電圧を取る偶発的な短
絡が起きた直後には特に重要である。ショート−ツゥー
プラス−アンパワード条件(SPU)下のトランジスタ
Q1の損傷を防止できるデバイスが必要で利用性が高い
ことが明瞭である。この問題に対する解決法は知られて
いない。
路に電力が未供給であるときに電源電圧が増幅器の出力
端子に不注意で印加された場合に、出力ノードと電源線
との間に機能的に接続された出力段のパワートランジス
タを保護することである。
ある保護システムはSPU条件が生じたときに、逆バイ
アス条件下で前記トランジスタのベース−エミッタ接合
を短絡することから成る。実際に、保護されるべきパワ
ートランジスタのベース及びコレクタノード間に機能的
に接続されたスイッチは、増幅回路に電力が与えられて
いないときに増幅器の出力端子への電源電圧の不当な印
加が検出された際に自動的に閉じる。実際にSPU条件
を検出し従って起こり得る破壊的なブレーグダウンを受
け易いパワートランジスタのベース−コレクタ接合を短
絡するためのデバイスはユニークであり、かつ短絡する
接合と並列に機能的に接続され、更にバイアス抵抗を通
して増幅器の電源線に接続された制御端子を有してい
る。
ベース−エミッタダイオード(B/E)のブレーグダウ
ン電圧がトランジスタ効果が付随する場合より著しく高
いため、前記パワートランジスタは、SPU条件下で一
般的に存在する電圧用のブレーグダウン条件から都合良
く外れる。この解決法はトランジスタの集積構造の製造
技術に依存しないことが明らかである。この事実にかか
わらず、本発明の対象である解決法は、SPU条件に耐
える回路の実質的に絶対のキャパシティを達成するため
の決定的な寄与を与える。
参照して行う幾つかの態様の以下の説明により更に明瞭
になるであろう。図1は偶発的なSPU条件を説明する
電気的なダイアグラムであり、図2はSPU条件の発生
の結果として破壊的なブレーグダウンを更に受け易い増
幅器の出力段の素子を示す回路図であり、図3は、ブレ
ーグダウンの可能性がある図2の出力段の素子に本発明
の保護デバイスを装着した部分的なダイアグラムであ
り、図4は本発明の保護デバイスの一態様を示し、図5
は図4の保護デバイスの機能的ダイアグラムであり、図
6はその中に付加的なSPU保護トランジスタが形成さ
れたパワートランジスタのインターディジィト集積構造
のレイアウトを示すものである。全ての図において、S
PU条件のトランジスタの動作の逆バイアス条件が、そ
れぞれ逆バイアスを受けるトランジスタ構造の仮想ベー
スノード(B)、エミッタノード(E)及びコレクタノ
ード(C)をそれぞれ特定する文字ラベル(B)(E)
及び(C)により概略的に示されている。
力段の電源線に接続された出力パワートランジスタQ1
の逆バイアス条件の臨界性は、トランジスタの仮想ベー
ス−エミッタ(B)/(E)接合をスイッチS1を通し
て短絡することにより決定的に減少させるか除去するこ
とができる。保護スイッチS1は、回路に電力が与えら
れていないときに、増幅器の出力ノードOutへの電源
バッテリ電圧の誤った接続の結果としてSPU条件の発
生を決定できるセンサにより駆動される。
タの(B)/(E)接合を短絡させるデバイスの実際的
な態様が図4に示されている。この態様による保護デバ
イスは、パワートランジスタQ1のベース(B1 )に接
続されたエミッタ、出力ノードOutに接続されたコレ
クタ及びバイアス抵抗PR2を通して増幅回路の電源線
Vccに接続されたベース(B2 )を有するトランジスタ
QSから成っている。
果たしている間は、ベース(ノードB2 )上の電位がエ
ミッタ上及びコレクタノード上に存在する電位より高い
ため、保護されるべきパワートランジスタQ1と実質的
に同じタイプの保護トランジスタQSはオフである。実
際にベース電位は増幅器の電源電圧Vccに実質的に等し
い。
給で(Vcc=0)かつ増幅器の出力ノードOutが偶発
的に電源電圧(Vbatt)に接続された時に、保護トラン
ジスタQSは逆飽和ゾーンで機能し、従ってノード
(E)はエミッタノードとなり、ノードB2 はベースノ
ードを構成し、かつノード(B1 )は保護トランジスタ
QSのコレクタノードとなる。これらの条件では、ノー
ド(B2 )上の電位がノード(E)上の電位より低いた
め、保護トランジスタQSはオンになり、従ってノード
(E)及び(B1 )を実際に短絡する。
ス抵抗RP1及びRP2と保護トランジスタQSの飽和
抵抗(Rsat )との間の比を適切に決定してノード
(E)及び(B1 )間の電圧が逆バイアスされたトラン
ジスタQ1を導電状態にするためには不十分なようにす
べきである。従って保護トランジスタQSは、コレクタ
の負荷RP1を考慮に入れることによりそのコレクタと
そのエミッタ間の比較的低い電圧で飽和する。
限定されるわけではないが、主としてモノリチック集積
された増幅器用として考案されているという観点につい
て、図5のダイアグラムを参照した考察により良好に理
解される。図5を参照すると、保護トランジスタQSが
通電しなければならない最大電流が式Ic ≒Vbatt/R
P1によりほぼ与えられることが分かる。RP1が比較
的低い値を有すると、電流Ic は比較的高くなる(例え
ばバッテリ電圧Vbatt,max=18V及びRP1=150 Ωで
あると電流Ic ,maxは約120 mAである)。これは保護
トランジスタQSが有する飽和抵抗の最大値に限界を与
える。
抵抗を提供できないとすると、図示の例のパワートラン
ジスタQ1のように、保護トランジスタQSは分離され
たコレクタを有する縦型トランジスタ、例えばICVP
NPの形態で形成される。ほぼ確実なことではあるが、
保護トランジスタQSの設計面積が比較的大きいと、ト
ランジスタQS及びバイアス抵抗RP2から成る保護デ
バイスをパワートランジスタQ1の集積構造を含む同じ
「ポケット」内に集積することが可能であり、これによ
り半導体のエリアをセーブできる。
集積の態様を示している。保護トランジスタQSはパワ
ートランジスタQ1のインターディジィト構造のフィン
ガ間に意図的に形成された「付加的なフィンガ」の形態
で形成される。保護トランジスタQSの構造は、次の特
殊性を除いて、パワートランジスタQ1の集積構造に属
する他のフィンガの構造に実質的に類似している。a)
コレクタQS(図4のノードE)はパワートランジスタ
Q1のコレクタと共通であるため、後者のコレクタ構造
も保護トランジスタQSの付加構造のコレクタとしても
使用できる。b)保護トランジスタQSのエミッタ(図
4のノードB1 )が金属路を通してパワートランジスタ
Q1のベース領域に接続されている。c)バイアス抵抗
RP2は、パワートランジスタQ1のn−タイプベース
領域中にp−タイプ拡散部を形成することにより実現で
き、従ってこれは集積抵抗の「ポケット」領域を示して
いる。
ド(B1 )がRP2抵抗の集積「ボディ」と比較して高
い電圧にあり従って前記抵抗が正常にバイアスされてい
るため、可能になる。通常の動作条件では、RP2抵抗
を構成するp−タイプ拡散部の最大電圧は電源電圧Vcc
と等しく、従って中に該抵抗が形成されるn−タイプ領
域の電圧より高くなる。このような(バイアス抵抗RP
2を構成する)p−拡散部はトランジスタQ1用の補助
「エミッタ」(比較的小サイズ)としての挙動を示すた
め、これはパワートランジスタQ1の通常の機能を損な
わない。RP2の一方の端子は保護トランジスタQSの
ベース領域(ノードB2 )に接続され、かつ他の端子
は、パワートランジスタQ1の集積構造のエミッタ領域
に接続されることになる、直ぐ近くの電源金属線(ノー
ドC)に接続されている。
グラム。
グダウンを更に受け易い増幅器の出力段の素子を示す回
路図。
素子に本発明の保護デバイスを適用した部分的なダイア
グラム。
成されたパワートランジスタのインターディジィト集積
構造のレイアウト。
Claims (5)
- 【請求項1】 電源線 (Vcc)に接続されたエミッタ及び
出力ノード(Out)に接続されたコレクタを有するパワー
トランジスタ(Q1)を含んで成る増幅器の出力段におい
て、 前記パワートランジスタと同一タイプであり、前記パワ
ートランジスタのベースに接続されたエミッタ、前記出
力ノードに接続されたコレクタ及び前記電源線にバイア
ス抵抗(RP2)を通して接続されたベースを有し、前記出
力ノードにDC電圧源 (Vbatt) が接続された場合に導通
して前記パワートランジスタのベース−コレクタ間短絡
経路を提供する保護トランジスタ(QS) を備えたことを特
徴とする出力段。 - 【請求項2】 パワートランジスタ及び保護トランジス
タが両者ともPNPトランジスタである請求項1に記載
の出力段。 - 【請求項3】 パワートランジスタがモノリチック集積
回路の分離されたポケット内に含まれるインターディジ
ィト構造をもち分離されたコレクタを有する縦型トラン
ジスタであり、保護トランジスタが、前記パワートラン
ジスタのインターディジィト構造の付加的なフィンガの
形態で前記分離されたポケット内に形成されている請求
項2に記載の出力段。 - 【請求項4】 バイアス抵抗が、パワートランジスタの
インターディジィト構造のベース領域内に全体として含
まれる拡散領域の形態で集積されている請求項3に記載
の出力段。 - 【請求項5】 電力未供給状態にある増幅器出力段をな
す集積PNPトランジスタ (Q1) のコレクタが接続されて
いる出力ノードに正の電圧源 (Vbatt) が接続された場合
に該PNPトランジスタを保護するための保護方法にお
いて、 前記電力未供給状態の正の電圧源接続で導通する保護ト
ランジスタ (QS) を使用することにより、前記出力ノード
の正の電圧源接続を検出し、 この導通した保護トランジスタを通して前記PNPトラ
ンジスタのベースとコレクタを短絡させるようにしたこ
とを特徴とする保護方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP93830071A EP0613238B1 (en) | 1993-02-24 | 1993-02-24 | Limitation of current absorption under short-to-plus-unpowered (SPU) conditions of the output node of an amplifier |
IT93830071.2 | 1993-02-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06303047A JPH06303047A (ja) | 1994-10-28 |
JP3498755B2 true JP3498755B2 (ja) | 2004-02-16 |
Family
ID=8215125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05275094A Expired - Fee Related JP3498755B2 (ja) | 1993-02-24 | 1994-02-24 | 増幅器の出力ノードのspu条件下の保護デバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US5515224A (ja) |
EP (1) | EP0613238B1 (ja) |
JP (1) | JP3498755B2 (ja) |
DE (1) | DE69329489D1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106454171A (zh) * | 2016-11-15 | 2017-02-22 | 深圳市视维科技有限公司 | 机顶盒ca卡供电电路 |
KR101991652B1 (ko) * | 2018-10-01 | 2019-09-30 | 김연석 | 재생에너지용 컨베이어 건조 시스템 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0332906B1 (de) * | 1988-03-15 | 1993-05-12 | Erwin Maier | Gehrungslehre |
GB2228639B (en) * | 1989-02-17 | 1992-07-15 | Motorola Semiconducteurs | Protected darlington transistor arrangement |
-
1993
- 1993-02-24 DE DE69329489T patent/DE69329489D1/de not_active Expired - Fee Related
- 1993-02-24 EP EP93830071A patent/EP0613238B1/en not_active Expired - Lifetime
-
1994
- 1994-02-07 US US08/192,426 patent/US5515224A/en not_active Expired - Lifetime
- 1994-02-24 JP JP05275094A patent/JP3498755B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5515224A (en) | 1996-05-07 |
JPH06303047A (ja) | 1994-10-28 |
DE69329489D1 (de) | 2000-11-02 |
EP0613238A1 (en) | 1994-08-31 |
EP0613238B1 (en) | 2000-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0758895B2 (ja) | 保護回路 | |
EP1236229B1 (en) | Circuit for protection of differential amplifier inputs against electrostatic discharge | |
US20060043490A1 (en) | Electrostatic discharge (ESD) detection and protection | |
US4287436A (en) | Electrical circuit for driving an inductive load | |
US6108181A (en) | Electrostatic discharge (ESD) circuit | |
JP3498755B2 (ja) | 増幅器の出力ノードのspu条件下の保護デバイス | |
US5532896A (en) | Distributed silicon controlled rectifiers for ESD protection | |
US5627715A (en) | Circuit construction for protective biasing | |
JP2723904B2 (ja) | 静電保護素子及び静電保護回路 | |
US6414830B1 (en) | ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages | |
JPS60210015A (ja) | プツシユプル出力段の短絡保護装置 | |
JP3003825B2 (ja) | サージ電圧保護回路 | |
JP2003163271A (ja) | 半導体保護装置 | |
JPS5879743A (ja) | モノリシツク集積回路 | |
JP4083481B2 (ja) | サージ保護回路 | |
JPH0120545B2 (ja) | ||
JP2878817B2 (ja) | 静電保護回路 | |
JP4239516B2 (ja) | 静電保護回路及び同静電保護回路を有する半導体装置 | |
JPH036055A (ja) | Cmos集積回路のラッチアップ保護回路 | |
JP2599037B2 (ja) | 半導体集積回路 | |
JPS62142344A (ja) | 保護装置 | |
JPH0719879B2 (ja) | 半導体集積回路装置 | |
JPH11135641A (ja) | 半導体集積回路の入力保護回路 | |
JPS6372147A (ja) | 半導体保護装置 | |
JPH05137233A (ja) | サージ保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |