JP3248502B2 - レジストパターン剥離方法 - Google Patents

レジストパターン剥離方法

Info

Publication number
JP3248502B2
JP3248502B2 JP35227798A JP35227798A JP3248502B2 JP 3248502 B2 JP3248502 B2 JP 3248502B2 JP 35227798 A JP35227798 A JP 35227798A JP 35227798 A JP35227798 A JP 35227798A JP 3248502 B2 JP3248502 B2 JP 3248502B2
Authority
JP
Japan
Prior art keywords
resist pattern
resist
interlayer film
plasma
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35227798A
Other languages
English (en)
Other versions
JP2000183035A (ja
Inventor
研二 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35227798A priority Critical patent/JP3248502B2/ja
Publication of JP2000183035A publication Critical patent/JP2000183035A/ja
Application granted granted Critical
Publication of JP3248502B2 publication Critical patent/JP3248502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、レジストパターン
をO2プラズマで除去するレジストパターンの剥離方法
に関する。
【0002】
【従来の技術】メモリLSIの高集積化に伴い、メモリ
セルの微細化が進んでいる。一方、ロジックLSIで
は、集積規模が大きくなるにつれて配線の比率も高ま
り、バルクよりも配線が集積密度を支配するようになっ
てきた。そのため、配線多層化技術の進歩が大いに期待
されている。
【0003】多層配線形成のプロセスは、配線間を接続
するホールの埋め込みと上層配線用のアルミ膜形成とを
同時に行う方法がよく用いられている。この方法では、
埋め込みと上層配線材料の成膜が同時に行われるため、
ホールを埋め込んだ後に改めて配線用の金属膜を成膜す
る方法に比べ、工程数が少ないため、コストも安くする
ことができるというメリットがある。
【0004】しかしながら、配線膜のスパッタと同時に
ホール内に配線材料が十分埋め込まれるようにするに
は、層間膜のビアホール形状を工夫する必要がある。こ
こで、図3を参照して、従来のビアホール形成方法につ
いて説明する。図3(a)〜(g)は、変質していない
層間膜にビアホールを形成する様子を模式的に示す工程
断面図である。
【0005】図3(a)に示すように、まず、多層配線
の層間膜11として、TEOS(テトラエトキシオルソ
シリケート)などを原料としたシリコン酸化膜をCVD
により成膜した半導体基板10上に、回転塗布法を用い
て、ノボラック樹脂を主成分としたi線レジストまた
は、酸触媒反応を利用した化学増幅系レジスト12aを
塗布する。続いてi線やKrFなどの紫外線や電子線な
どの露光光源を用いて露光した後、所定の温度で露光後
ベーク(PEB:Post−ExposureBakn
ig)を行う。最後に現像及びリンス処理を行って、図
3(b)に示すようなビアホール用レジストパターン1
2aを形成する。
【0006】次に、このビアホール用レジストパターン
12aが形成された半導体基板10を界面活性剤の水溶
液で処理した後、図3(c)に示すように、フッ酸とフ
ッ化アンモニウムを混合したウェットエッチング液14
を用いて、層間膜11を約0.4μmの深さまで等方性
エッチングする事により、図3(d)に示すような半球
型のホール形状が形成される。この後、脱水高温ベーク
をしてから、ドライエッチングする事によって、残りの
層間膜11を異方性エッチングし(図3(e)、(f)
参照)、最後にレジスト12aを剥離することで、図3
(g)に示すような層間膜11のビアホールが形成され
る。
【0007】このビアホール用のレジストパターン12
aを形成するためのリソグラフィー工程において、最適
な露光量や現像時間などを決定するための条件出しに使
用した半導体基板10では、形成されたビアホール用レ
ジストパターン12aのホール寸法が設計通りの寸法に
ならなかった場合や、ホールの位置がずれてしまった場
合には、一度、レジストパターン12aを剥離してから
再度露光をやり直す必要がある。
【0008】このレジストパターン12aを除去するた
めの、従来のレジストパターン剥離方法を図4(a)〜
(d)の工程断面図を参照して説明する。図4に示すよ
うに、従来はビアホール用レジストパターン12aが形
成された半導体基板10に、O2プラズマ剥離処理を施
し、レジストをO2プラズマ17で酸(炭)化させて取
り除いた後(図4(b)参照)、オルトジクロルベンゼ
ンなどの有機剥離液18を用いたウェット剥離を行いレ
ジスト12aを除去していた(図4(c)、(d)参
照)。
【0009】
【発明が解決しようとする課題】しかしながら、一旦形
成したレジストパターンを剥離した半導体基板10上に
再度、レジストパターン12aを形成した後、図3
(c)の工程のウェットエッチング処理を行った場合、
図5の工程断面図に示すような問題が生じる。すなわ
ち、図3に示した工程と同条件で処理をしたにも関わら
ず、図5(c)に示すように、層間膜11へのウェット
液のしみ込み15が増大して、層間膜11のビアホール
形状が図5(d)のような形状となってしまう。これに
より、レジストパターン12aの剥がれなどが発生し、
デバイス不良を招いてしまうという問題がある。
【0010】この原因は、レジストパターン剥離工程に
おけるO2プラズマ処理において、図4(b)に示すよ
うに、ホール部分、すなわち、レジスト12aに覆われ
ていない下地の層間膜11が露出している部分に、直接
2プラズマ17が照射されるため、この部分の層間膜
11は、図6に示すような反応が起こり、膜質が変化し
て変質した層間膜19となり、ウェットエッチング液に
対するエッチレートが変化してしまうからである。
【0011】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、リソグラフィー工程で
の露光ミスなどにより、再度レジストパターン形成を行
う必要が生じた場合に、層間膜がO2プラズマによって
変質することによりウェットエッチング液がしみ込み、
レジストパターンの剥がれが生じる等の不具合を防止
し、良好な層間膜のビアホールパターンを形成すること
ができるレジストパターン剥離方法を提供することにあ
る。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、第1の視点において、レジストパターン
剥離方法を提供する。
【0013】本発明は、第2の視点において、他のレジ
ストパターン剥離方法を提供する。
【0014】即ち、本発明は、第の視点において、シ
リコン酸化膜からなる層間膜にビアホールを形成するに
際し、レジストパターンが所望の形状になるように、一
旦形成したレジストパターンを剥離する方法であって、
前記レジストパターンは、前記層間膜をエッチングする
ためのレジストパターンであって前記層間膜のエッチン
グ前のものであり、前記レジストパターンのない、前記
層間膜が露出した領域に、O2プラズマによってエッチ
ングされない材質からなる部材を配設した後、少なくと
も前記レジストパターンの表層部がエッチングされるま
でO2プラズマ処理を行うものである。
【0015】更に、本発明は、第の視点において、半
導体基板上に成膜されたシリコン酸化膜からなる層間膜
にビアホールを形成するに際し、レジストパターンが所
望の形状になるように、一旦形成した第1のレジストパ
ターンを剥離する方法であって、(a)前記第1のレジ
ストパターンのない、前記層間膜が露出した領域に、第
2のレジストパターンを塗布、平坦化する工程と、
(b)前記半導体基板全面に光を照射して、前記第2の
レジストパターンのO2プラズマに対するエッチングレ
ートを小さくする工程と、(c)少なくとも前記第1の
レジストパターンの表層部がエッチングされるまでO2
プラズマ処理を行う工程と、を含むものである。
【0016】上記方法により、O2プラズマによる層間
膜の膜質変化が起きないため、一旦レジストパターンの
剥離を行った半導体基板をウェットエッチングした時の
層間膜のエッチング不良を防止することができる。これ
により、レジスト剥離を行った半導体基板と、レジスト
剥離を行っていない半導体基板とでの層間膜に形成され
たビアホールパターンの形状を一定に保つことができ、
また、ウェットエッチング液のしみ込みによって生じる
レジストパターンの剥がれなどが起こらないため、不良
の発生を防止することができる。
【0017】
【発明の実施の形態】本発明に係るレジストパターンを
剥離方法は、その好ましい一実施の形態において、半導
体基板上に成膜されたシリコン酸化膜からなる層間膜
(図2の11)にビアホールを形成する工程において、
一旦形成した第1のレジスト(図2の12a)を剥離す
るに際し、少なくとも層間膜が露出した領域に、第2の
レジスト(図2の12b)を塗布、平坦化し、半導体基
板全面に光を照射して第2のレジストのO2プラズマに
対するエッチングレートを小さくした後、O2プラズマ
及び有機剥離液を用いたエッチングによって、層間膜を
変質させることなく第1のレジスト及び第2のレジスト
を完全に除去する。
【0018】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
【0019】[実施例1]本発明の第1の実施例につい
て、図1を参照して説明する。図1(a)〜(e)は、
第1の実施例に係るレジストパターン剥離方法を模式的
に説明するための工程断面図である。本実施例は、レジ
ストパターンをマスクとして、ウェットエッチングによ
る等方性エッチングとドライエッチングによる異方性エ
ッチングとを組み合わせて、層間膜にビアホールを形成
する過程において、レジストパターンの再工事する場合
のレジストパターン剥離方法に関するものである。
【0020】まず、図1(b)に示すように、ビアホー
ル用レジストパターン12aが形成された半導体基板1
0上に、更にレジスト12bを塗布する。これにより、
レジストパターン12aのない部分、つまり、レジスト
12aに覆われていない下地の層間膜11部分がレジス
ト12bでカバーされ、この後、所定の温度でプリベー
クを行うことでレジストパターンが平坦化される。
【0021】次に、O2プラズマ剥離を行い、レジスト
12a、12bをO2プラズマ17で酸(炭)化させ取
り除く。この時、下地の層間膜にO2プラズマ17が当
たらないように、レジスト12a又は12bが完全には
エッチングされない条件で処理を行う。そして最後に、
オルトジクロルベンゼンなどの有機剥離液18を用いた
ウェット剥離を行うことにより、レジスト12a、12
bを図1(e)に示すように完全に除去する。
【0022】なお、レジスト12aはパターン形成の際
の光照射又は熱処理によって、通常O2プラズマ17に
対するエッチングレートが小さくなっているため、レジ
スト12bとしては、O2プラズマ17に対するエッチ
ングレートがレジスト12aと同等又はより小さいレジ
ストを選択することが好ましい。
【0023】また、本実施例では、レジスト12bを塗
布する例について説明したが、本発明は上記実施例に限
定されるものではなく、O2プラズマ17に対するエッ
チングレートが遅く、かつ、有機剥離液で完全に除去さ
れるものであればよいことは明らかである。従って、適
切な成分からなる樹脂等を用いても、上記と同様の効果
を得ることができる。また、上記有機物以外の無機物で
あっても、O2プラズマ17によってエッチングされ
ず、かつ、容易に除去できるものであれば、レジスト1
2bの代わりに用いることができる。
【0024】上述した方法でレジストパターン12aを
剥離した基板10上に、再度、層間膜11のビアホール
パターンを形成する方法について説明する。まず、図3
(a)に示すように、レジスト12a、12bが除去さ
れた半導体基板10に再び、レジスト12aの塗布、プ
リベークを行い、修正した最適露光条件で露光した後、
PEB、現像及びリンスの順に処理を行い、図3(b)
に示すような最適な形状のビアホールレジストパターン
12aを形成する。
【0025】この半導体基板10を界面活性剤の水溶液
で処理した後、図3(c)に示すようなフッ酸とフッ化
アンモニウムクロリドなどのウェットエッチング液14
を用いて、層間膜に約0.4μmの深さまで等方的なウ
ェットエッチングを行う。この後、水洗及び乾燥を行
い、脱水高温ベークを行うことにより、図3(d)に示
すようなビアホールレジストパターン12aが形成され
る。その後、このビアホールレジストパターン12aを
マスクに異方的なドライエッチングを行い、最後にレジ
ストパターン12aを剥離することにより、図3(g)
に示すような層間膜のビアホールパターンが形成され
る。
【0026】このように、本実施例によれば、ホール部
分、つまり、レジスト12aに覆われていない下地の層
間膜11が露出している部分がレジスト12bでカバー
されるため、O2プラズマ17による層間膜11の膜質
変化を防ぎ、再びビアホール用のレジストパターンを形
成した後、ウェットエッチングにおける層間膜11のエ
ッチレートの変化を防止することができ、レジスト剥離
を行った半導体基板10と、レジスト剥離を行っていな
い半導体基板10とで同様の形状のビアホールパターン
を形成することができる。
【0027】また、レジスト剥離を行った半導体基板1
0で起こるウェットエッチング後のレジストパターン1
2aの剥がれなども起こらないため、不良の発生を防止
することができる。
【0028】[実施例2]次に、本発明の第2の実施例
について、図2を参照して説明する。図2(a)〜
(f)は、本発明の第2の実施例に係るレジストパター
ン剥離方法を模式的に説明するための工程断面図であ
る。本実施例と前記した第1の実施例との相違点は、本
実施例ではO2プラズマ剥離を行う前にレジスト全面に
光を照射してレジストを硬化させることを特徴としてい
る。
【0029】まず、図2(b)に示すように、前記した
第1の実施例と同様に、ビアホールレジストパターン1
2aが形成された半導体基板10上に、更にレジスト1
2bを塗布して、下地の層間膜11が露出している部分
をレジスト12bでカバーする。次に、図2(c)に示
すように、半導体基板10全面に露光20を行い、カバ
ー膜となるレジスト12bを硬化させる。
【0030】その後、図2(d)に示すように、O2
ラズマ剥離を行うが、本実施例では光照射によって、レ
ジスト12b部分のO2プラズマ剥離に対するエッチレ
ートを変化させているため、露光後に化学反応させてで
きたレジストパターン12aとレジスト12b部分との
酸(炭)化される速度の差、つまり、O2プラズマ剥離
におけるエッチレートの違いを小さくする事ができる。
このO2プラズマ剥離に際しては、上記実施例と同様
に、下地の層間膜11にO2プラズマ17が当たらない
ように、レジスト12a又は12bが完全には除去され
ない条件で処理を行う必要がある。
【0031】この後、図2(e)に示すように、オルト
ジクロルベンゼンなどの有機剥離液18を用いたウェッ
ト剥離を行うことにより、図2(f)に示すように、レ
ジスト12a、12bを完全に除去する事ができる。
【0032】このレジスト12a、12bが除去された
半導体基板10に再び、レジスト12a塗布、プリベー
クを行い、最適露光条件で露光した後、PEB、現像及
びリンスの順に処理を行って最適なビアホールレジスト
パターン12aを形成し、ウェットエッチング及びドラ
イエッチングを行った後、最後にレジストパターン12
aを剥離することにより、前記した第1の実施例と同様
に、図3(g)に示すようなビアホールパターンが形成
される。
【0033】
【発明の効果】以上説明したように、本発明によれば、
ビアホール形成のためのレジストパターンが所望の形状
にならず、再度レジストパターン形成を行った場合にお
いても、層間膜に形成されるビアホールパターンを所定
の形状に形成することができ、また、ウェットエッチン
グ液のしみ込みによってレジストパターンが剥がれるこ
となく、不良の発生を防止することができるという効果
を奏する。
【0034】その理由は、一旦形成したレジストパター
ンの剥離に際して、レジストパターンのない部分、つま
り、レジストに覆われていない下地の層間膜を新たに塗
布したレジストでカバーされた状態でO2プラズマ剥離
処理が施されるため、O2プラズマによる層間膜の膜質
変化が起きないからである。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るレジストパターン
剥離方法を説明するための工程断面図である。
【図2】本発明の第2の実施例に係るレジストパターン
剥離方法を説明するための工程断面図である。
【図3】変質していない層間膜にビアホールパターンの
形成を行う場合の工程断面図である。
【図4】従来のレジストパターン剥離方法を説明するた
めの工程断面図である。
【図5】変質した層間膜にビアホールパターンの形成を
行う場合の工程断面図である。
【図6】代表的な層間膜にO2プラズマが照射されたと
きの反応機構を説明するための図である。
【符号の説明】
10 半導体基板 11 層間膜 12a レジスト 12b レジスト 13 露光 14 ウェットエッチング液 15 ウェットエッチング液のしみ込み 16 異方性エッチング 17 O2プラズマ 18 有機剥離液 19 変質した層間膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 G03F 7/42 H01L 21/027 H01L 21/306

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン酸化膜からなる層間膜にビアホー
    ルを形成するに際し、レジストパターンが所望の形状に
    なるように、一旦形成したレジストパターンを剥離する
    方法であって、 前記レジストパターンは、前記層間膜をエッチングする
    ためのレジストパターンであって前記層間膜のエッチン
    グ前のものであり、 前記レジストパターンのない、前記層間膜が露出した領
    域に、O2プラズマによってエッチングされない材質か
    らなる部材を配設した後、少なくとも前記レジストパタ
    ーンの表層部がエッチングされるまでO2プラズマ処理
    を行う、ことを特徴とするレジストパターン剥離方法。
  2. 【請求項2】半導体基板上に成膜されたシリコン酸化膜
    からなる層間膜にビアホールを形成するに際し、レジス
    トパターンが所望の形状になるように、一旦形成した第
    1のレジストパターンを剥離する方法であって、 (a)前記第1のレジストパターンのない、前記層間膜
    が露出した領域に、第2のレジストパターンを塗布、平
    坦化する工程と、 (b)前記半導体基板全面に光を照射して、前記第2の
    レジストパターンのO2プラズマに対するエッチングレ
    ートを小さくする工程と、 (c)少なくとも前記第1のレジストパターンの表層部
    がエッチングされるまでO2プラズマ処理を行う工程
    と、を含むことを特徴とするレジストパターン剥離方
    法。
JP35227798A 1998-12-11 1998-12-11 レジストパターン剥離方法 Expired - Fee Related JP3248502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35227798A JP3248502B2 (ja) 1998-12-11 1998-12-11 レジストパターン剥離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35227798A JP3248502B2 (ja) 1998-12-11 1998-12-11 レジストパターン剥離方法

Publications (2)

Publication Number Publication Date
JP2000183035A JP2000183035A (ja) 2000-06-30
JP3248502B2 true JP3248502B2 (ja) 2002-01-21

Family

ID=18422969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35227798A Expired - Fee Related JP3248502B2 (ja) 1998-12-11 1998-12-11 レジストパターン剥離方法

Country Status (1)

Country Link
JP (1) JP3248502B2 (ja)

Also Published As

Publication number Publication date
JP2000183035A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
JP3406302B2 (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US4816115A (en) Process of making via holes in a double-layer insulation
US7078348B1 (en) Dual layer patterning scheme to make dual damascene
JP3087726B2 (ja) 半導体装置の製造プロセスにおけるパターニング方法
JP3248502B2 (ja) レジストパターン剥離方法
JP4082812B2 (ja) 半導体装置の製造方法および多層配線構造の形成方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JP2720023B2 (ja) 半導体装置の製造方法
JPH05326385A (ja) 半導体装置の製造方法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JP2797854B2 (ja) 半導体装置のコンタクトホール形成方法
JP2789969B2 (ja) 半導体装置のコンタクトホール形成方法
TWI818787B (zh) 圖案化底層結構的方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JP2785752B2 (ja) 半導体装置の製造方法
JP3028076B2 (ja) 半導体装置の製造方法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
JP2001092152A (ja) 半導体装置の製造方法
JP3109506B2 (ja) パターン形成方法
JP2912002B2 (ja) 半導体装置の製造方法
KR100282417B1 (ko) 반도체소자의제조방법
JP2937537B2 (ja) パターン形成方法
JPH0481323B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011009

LAPS Cancellation because of no payment of annual fees