JPH042183B2 - - Google Patents

Info

Publication number
JPH042183B2
JPH042183B2 JP12029984A JP12029984A JPH042183B2 JP H042183 B2 JPH042183 B2 JP H042183B2 JP 12029984 A JP12029984 A JP 12029984A JP 12029984 A JP12029984 A JP 12029984A JP H042183 B2 JPH042183 B2 JP H042183B2
Authority
JP
Japan
Prior art keywords
resist
layer
pattern
substrate
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12029984A
Other languages
English (en)
Other versions
JPS60263145A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12029984A priority Critical patent/JPS60263145A/ja
Publication of JPS60263145A publication Critical patent/JPS60263145A/ja
Publication of JPH042183B2 publication Critical patent/JPH042183B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は電子線レジストパターンの形成法に関
する。
(b) 技術の背景 ICやLSIなどの半導体素子で代表されるように
電子回路素子は単位素子の小形化と集積化とが行
われており、導体パターンをはじめとする各種の
パターンは極めて微細化したものが使用されてい
る。
例えばICやLSIの導体パターン幅は1μm程度に
まで縮小されてきている。
ここで従来より微細パターンの形成には薄膜形
成技術と写真食刻技術(ホトリソグラフイ)とが
使用されてきた。
ここで写真食刻技術は被処理基板上にスピンコ
ートなどの方法によりホトレジストを被覆し、こ
れにマスクを通して紫外線を選択露光させ、光照
射部が現像液に対して溶解度の差を生じるのを利
用するものであり、像形成の型として光照射部が
現像液に不溶となるネガタイプと可溶となるポジ
タイプとがある。
さて従来の紫外線露光による微細パターンの形
成法では波長による制限から1μm以上の線幅をも
つパターンに限られ、1μm未満の微細な線幅をも
つパターンの形成は不可能である。
一方電子ビームの波長は加速電圧により異なる
が0.1Å程度であり、波長が格段に短いため0.1μm
幅のパターン形成も可能となる。
そのため微細パターンの形成には従来の紫外線
露光に代わつて電子線露光が用いらており、その
ため使用するレジストもホトレジストから電子線
レジストに代わつている。
本発明は凹凸のある被処理基板にポジ型の電子
線レジストを使用して微細パターンを形成する方
法に関するものである。
(c) 従来技術と問題点 回路素子は高集積化を実現する方法として配線
パターンの多層化が行われている。
例を半導体にとればシリコン(Si)単結晶基板
上にアルミニウム(Al)やポリSiの薄膜を形成
し、これにエツチングなどの処理を施して導体パ
ターンを作り、この上に燐珪酸ガラス(略称
PSG)や二酸化珪素(SiO2)層を形成して層絶
縁し、下の導体層と交叉して導体パターンを形成
することが多い。
かかる場合、下の導体パターン存在部は***し
て段差を生じているためこの***部をまたいて微
細パターンを形成するに当たつて断線などの不良
が起こりやすい。
この理由は微細パターンのエツチングには精度
の点から従来の化学エツチングに代わつてドライ
エツチング特にエツチングに方向性を持つリアク
デイブ・イオンエツチング(略称RIE)が使用さ
れているが、被処理基板上にスピンコート法など
の方法で形成されるレジスト層の膜厚は段差端部
において薄くなるため、この部分のレジストがマ
スクとしての役割を果たさず、被処理基板のエツ
チングが終わる前に無くなるためにパターンの断
線が起こり易く、また寸法精度が出ない。
そこでこれを解決するために多層構造レジスト
法が行われている。
第1図のA乃至Cはこの方法を示すもので、凹
凸のある被処理基板1の上に有機樹脂を厚く被覆
して平坦化層2の形成を行い、この上に耐ドライ
エツチング性の優れたレジスト層3を形成し、上
部のレジスト層3を選択的に露光し、現像して窓
開け4を行つた後、上部レジスト層3をマスクと
してドライエツチングを行い被処理基板1を加工
してパターン形成を行うものである。
ここで平坦化層2のエツチングを酸素プラズマ
により行うのでレジスト層3として酸素プラズマ
に対して耐性のある材料が用いられている。
例えば平坦化層2としてポリイミド樹脂やクレ
ゾールノボラツク樹脂とナフトキノンジアジド誘
導体からなるレジスト(シプレイ社のAZ−
1350J)が用いられており、またレジスト層3と
してポリジメチルシロキサン,トリメチルシリル
スチレンとクロロメチルスチレンとの共重合体や
クロロメチル化ポリジフエニルシロキサンなどを
用いた二層構造レジストが知られている。
然し今まで知られている二層構造レジストは何
れもネガ型であり、ポジ型は知られていない。
(d) 発明の目的 本発明の目的は段差の大きな基板上にアスペク
ト比の大きなポジパターンを形成する方法を提供
するにある。
(e) 発明の構成 本発明の目的は顕著な凹凸をもつ被処理基板上
に電子線レジストを被覆してアスペクト比の大き
なポジ型レジストパターンを形成するにあたり、
該被処理基板上に樹脂層を被覆して凹凸を平坦化
したのち、該樹脂層の上に架橋性メタクリル酸エ
ステル系重合体とフエニルシリコーン樹脂との混
合物よりなるレジストを被覆して二層構造のレジ
スト層を作り、電子線の選択露光と現像処理とに
より上部レジスト層に窓開けを行つたのち、該上
部レジスト層をマスクとして酸素プラズマにより
下部の樹脂層をエツチングすることを特徴とする
ポジ型レジストパターンの形成方法により達成す
ることができる。
すなわち本発明は熱的にも又電子線やX線等の
エネルギ線にも架橋しにくいフエニルシリコン樹
脂を選び、これを熱架橋性メタクリル酸エステル
系レジストに添加することにより酸素プラズマに
対する耐ドライエツチング性をもたせるものであ
る。
また架橋性メタクリル酸レジストはプリベイク
(加熱)によつて酸無水物の三次元架橋を形成す
るときに添加したシリコーン樹脂をその分子間架
橋にトラツプして溶解させなくする効果を持つて
おり、電子線やX線などの電離放射線の露光によ
つてレジストの主鎖や酸無水物の架橋が切断され
ることにより、初めて添加したシリコーン樹脂を
溶解させることができる。
従つて第1図Bに示すようにレジスト層3を電
子線5で選択的に露光し、現像して窓開け4を行
つて後、酸素プラズマで全面的にエツチング処理
を行う場合でもレジスト層3にはシリコーン樹脂
がトラツプされているのでエツチング速度が少な
く同図Cに示すようなポジ型パターンが形成され
ることになる。
(f) 発明の実施例 シプレイ社製のホトレジストAZ−1350Jをシリ
コンウエハ上に塗布し、200℃で1時間加熱した。
この際に膜厚は加熱後に1.5μmになるように調
整する。この上にメタクリル酸メチル(95モル
%)とメタクリル酸(5モル%)との共重合体
(重量平均分子量Mw=2.0×105,分散度2.0)お
よびメタクリル酸メチル(97モル%)とメタクリ
ル酸(2.5モル%)とメタクリル酸クロリド(0.5
モル%)との三元系重合体(w=2.0×105,分
散度2.0)を等量混合して形成した架橋性レジス
トによりトリクロルフエニルシランの加水分解縮
重合体(部分ラダーフエニールシリコーン樹脂,
Mw,1.5×103,分散度1.5)を25重量%添加し、
シクロヘキサノンに溶解したレジスト液を0.6μm
の厚さに塗布し、155℃で15分間に互つて加熱し
た。
これを電子線露光量40μC/cm2でパターンニン
グした後、メチルイソブチルケトンに3分間浸漬
し、次にイソプロピルアルコールで30秒間リンス
し現像した。
次に平行平板型ドライエツチング装置で酸素ガ
ス圧0.1Torr,流量200ml/min,RF電力0.22W/
cm2の条件で13分間エツチングしてレジスト層3の
パターンを平坦化層2に転写した。
このような製造プロセスにより1.0μmのライ
ン・アンド・スペースのパターンを形成すること
ができた。
なお、以上の方法でポジパターンを形成する場
合にシリコーン樹脂の添加量は10乃至40重量%が
良く、10重量%以下では酸素プラズマに対する耐
性が不足し、一方40重量%以上ではレジストの感
度が低下する。
(g) 発明の効果 以上述べたように本発明は段差の大きな被処理
基板上にアスペクト比の高いポジ型のレジストパ
ターンの形成法を提供するもので、効率よく微細
パターンを作ることができる。
【図面の簡単な説明】
第1図A乃至Cは本発明に係る二層構造ポジパ
ターンの形成法を説明する断面図である。 図において、1は被処理基板、2は平坦化層、
3はレジスト層4は窓開け部、5は電子線。

Claims (1)

    【特許請求の範囲】
  1. 1 顕著な凹凸をもつ被処理基板上に電子線レジ
    ストを被覆してアスペクト比の大きなポジ型レジ
    ストパターンを形成するにあたり、該被処理基板
    上に樹脂層を被覆して凹凸を平坦化したのち、該
    樹脂層の上に架橋性メタクリル酸エステル系重合
    体とフエニルシリコーン樹脂との混合物よりなる
    レジストを被覆して二層構造のレジスト層を作
    り、電子線の選択露光と現像処理とにより上部レ
    ジスト層に窓開けを行つたのち、該上部レジスト
    層をマスクとして酸素プラズマにより下部の樹脂
    層をエツチングすることを特徴とするポジ型レジ
    ストパターンの形成方法。
JP12029984A 1984-06-12 1984-06-12 ポジ型レジストパタ−ンの形成方法 Granted JPS60263145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12029984A JPS60263145A (ja) 1984-06-12 1984-06-12 ポジ型レジストパタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12029984A JPS60263145A (ja) 1984-06-12 1984-06-12 ポジ型レジストパタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS60263145A JPS60263145A (ja) 1985-12-26
JPH042183B2 true JPH042183B2 (ja) 1992-01-16

Family

ID=14782794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12029984A Granted JPS60263145A (ja) 1984-06-12 1984-06-12 ポジ型レジストパタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS60263145A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621230A (ja) * 1985-06-27 1987-01-07 Toshiba Corp パタ−ン形成方法
WO2004027843A1 (en) * 2002-09-18 2004-04-01 Tokyo University Of Science Surface processing method
US7629596B2 (en) 2005-02-21 2009-12-08 Tokyo University Of Science Educational Foundation Administrative Organization Method of producing 3-D mold, method of producing finely processed product, method of producing fine-pattern molded product, 3-D mold, finely processed product, fine-pattern molded product and optical component

Also Published As

Publication number Publication date
JPS60263145A (ja) 1985-12-26

Similar Documents

Publication Publication Date Title
EP0069854B1 (en) Method of forming via holes in insulating layers
US7341939B2 (en) Method for patterning micro features by using developable bottom anti-reflection coating
JPH0147008B2 (ja)
JPH0376742B2 (ja)
US20040072096A1 (en) Micropattern forming material and fine structure forming method
US5139922A (en) Method of making resist pattern
JPH042183B2 (ja)
TW449799B (en) Method of manufacturing a semiconductor device having a fine pattern, and semiconductor device manufactured thereby
TW200300962A (en) Improved lithography process for transparent substrates
US4476216A (en) Method for high resolution lithography
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
KR100811410B1 (ko) 레지스트 플로우 공정 및 코팅막 형성 공정을 포함하는반도체 소자의 제조 방법
JPH0334053B2 (ja)
Berker et al. Characterization of AZ-2415 as a negative electron resist
JP2001092152A (ja) 半導体装置の製造方法
JPH0318179B2 (ja)
JPH02156244A (ja) パターン形成方法
JPH0943855A (ja) レジストパターン形成方法
JPS63117422A (ja) 半導体装置の製造方法
JPH0313949A (ja) レジストパターンの形成方法
JPH01303432A (ja) 感光性樹脂組成物
JPH0458170B2 (ja)
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH0683025A (ja) フォトマスクとその形成方法
JPS6052026A (ja) 微細パタ−ンの形成方法