JP3105508B2

JP3105508B2 - 多層ポリサイド構造を保護するための高融点金属シリサイド被覆

Info

Publication number: JP3105508B2
Application number: JP01089281A
Authority: JP
Inventors: リューフー―タイ; オーチスミラーロバート
Original assignee: エスジーエストムソンマイクロエレクトロニクスインク．
Priority date: 1989-04-07
Filing date: 1989-04-07
Publication date: 2000-11-06
Anticipated expiration: 2015-11-06
Also published as: JPH02288336A

Description

【発明の詳細な説明】産業上の利用分野本発明は、一般に、ポリサイドの形成に関するもので
あり、さらに詳細には、ポリサイド構造の酸化耐性と化
学的安定性を向上させるための被覆層に関する。

従来の技術 MOS集積回路はますます複雑になっているため、個々
の回路素子のサイズが小さくなることに通常伴う回路性
能の向上が最近は完全に実現されているとは言えない。
サイズの縮小に伴う利点は、増加する回路素子を相互に
接続するのに必要とされる長い相互接続線のRC時定数に
よって制限される。長い相互接続線の抵抗成分を減らす
ため、集積回路の製造業者は、ゲート−レベル間の相互
接続に従来使用されていた多結晶シリコンの代わりに高
融点金属、高融点金属シリサイド、それに多結晶シリコ
ン／高融点金属シリサイド複合フィルム（ポリサイドと
称する）を用いるようになっている。このような材料は
相互接続のシート抵抗が１〜３Ω／□であり、多結晶シ
リコンのみの場合の10Ω／□と対比される。

ポリサイドは、抵抗が従来よりも低いことに加えて、
堆積後に従来よりも高温で処理することができるという
利点を有する。現在の技術では相互に接続すべき層が３
層または４層を越えることがあるが、様々なメタライズ
層相互の間の絶縁層として機能する高品質の層間酸化物
を形成する際にこのことが必要になる。典型的には、こ
のような酸化物層には800〜900℃の温度でのリフローを
行った堆積ガラスを用いる必要がある。アルミニウムな
どの従来から使用されている金属は、この温度で溶融す
る。ポリサイドは、層間酸化物を形成している間に相変
化が起こらないような融点の高い比較的安定な材料であ
る。

ある１つのプロセスを考えるに当たっては、多数のポ
リサイドフィルムを選択することができる。高融点金属
シリサイドを形成するにあたっては、チタン、タングス
テン、モリブデン、タンタルなどの高融点金属が使用さ
れている。これらの金属はすべて熱的安定性と化学的安
定性が優れているが、抵抗特性には幾分違いがある。回
路の動作の観点から見て最も望ましい高融点金属シリサ
イドは、電気抵抗が最も小さいケイ化チタン（チタンシ
リサイド）である。実際、ケイ化チタンは、シリサイド
を形成するもとになる単体の金属よりも電気抵抗が低い
数少ない金属の１つである。

発明が解決しようとする課題ケイ化チタンの１つの欠点は、他のシリサイドほど酸
化に対する耐性がないことである。従って、ケイ化チタ
ンを形成した後にその表面が酸化することがあると、こ
のケイ化チタンと異なるレベルとの間の相互接続の接触
抵抗が大きくなる可能性がある。これがたいていの処理
システムにおける共通の問題点である。もちろん、酸化
に対する耐性がより大きく、しかも化学的により安定な
シリサイドを使用することによってこの問題を解決する
ことができるが、そのようなシリサイドがケイ化チタン
と同じ抵抗特性を示すことはない。従って、シリサイド
層の耐酸化性を向上させてケイ化チタンの耐酸化性を越
えるようにするとともに、ポリサイドの表面の導電特性
と化学的安定性がまったく損なわれることがないように
する必要がある。

課題を解決するための手段ここに開示して権利を請求する本発明は、表面に耐酸
化性被覆が形成されたポリサイド構造を形成する方法を
含んでいる。この方法では、まず最初に半導体基板の上
に多結晶シリコン層を形成する。この操作の後、この多
結晶シリコン層の上に第１の高融点金属層を形成する。
次に、高融点金属シリサイド複合層を第１の高融点金属
層の上に形成する。この高融点金属シリサイド複合層
は、シート抵抗が少なくとも第１の高融点金属層から得
られるシリサイドのシート抵抗以上の値であり、化学的
安定性と耐酸化性が第１の高融点金属層のシリサイドよ
りも優れている。次に、この高融点金属層を下に延在す
る多結晶シリコンと反応させてシリサイドを形成する。
その際、多結晶シリコン層の中のシリコンの一部だけを
消費させる。次に、ポリサイド構造をパターニングとエ
ッチング技術により規定する。

本発明の別の実施例によると、第１の高融点金属層は
チタンをもとにして形成し、高融点複合材料はケイ化タ
ンタル（タンタルシリサイド）である。従って、ケイ化
タンタル層は、得られる構造においてケイ化チタンの上
に堆積される。ケイ化タンタル層は、ケイ化チタンと比
べると、化学的安定性がはるかに大きく耐酸化性も向上
している。本発明のさらに別の実施例では、ゲート酸化
物層を多結晶シリコン層の下に配置する。

本発明とその利点をより完全に理解するため、添付の
図面を参照して以下に説明する。

実施例第１図を参照すると、半導体構造の製造プロセスの１
段階の断面図が示されている。MOS集積回路の従来の製
造方法では、所定の伝導型の半導体材料の薄いウエハ、
例えば第１図の参照番号10が、まず厚い酸化物層でマス
クされる。説明をわかりやすくするため、基板10がＰ型
材料であると仮定する。しかし、逆の伝導型の材料も使
用可能であることを認識しておく必要がある。次に、酸
化物をパターンに従って除去し、導電性に影響を与える
不純物を拡散させ、「堀」を形成する領域のみを露出さ
せる。次に、基板10に所望の不純物を拡散に適した温度
で拡散させる。所望の侵入深さと濃度を得、さらに酸化
物を堀の上に再成長させた後、ウエハを拡散環境から取
り出す。シリコンのフィールド酸化物と呼ばれる表面絶
縁層12が本方法の酸化物成長段階および拡散段階で得ら
れて、十分な厚さの層が生成する。その結果、薄いメタ
ライズ層を堆積させると、デバイスを通常に動作させる
ときに発生する電場が十分小さくなり、半導体素子のう
ちで絶縁層をわざと薄くしてある部分を除いた部分の動
作に悪影響が及ぶことはない。

フィールド酸化物層12を形成した後、シリコンの表面
を堀の位置で露出させて従来と同様の様々な洗浄段階を
実行し、次に、薄いゲート酸化物層14をこの堀の上に厚
さ100〜1,000Åに成長させる。これがMOSトランジスタ
のゲート酸化物層と呼ばれることになる。ほとんど傷の
ないゲート酸化物層を形成するため、堀はシリコンの
「未反応」部分まで深く露出させてその表面にゲート酸
化物層14を形成する。

ゲート酸化物層14を形成した後、多結晶シリコン層
（ポリ層）16をCVD法を用いて基板上に厚さ約2,000〜4,
000Åに堆積させる。次にＮ型不純物をこのポリ層16に
拡散させるか注入して、シート抵抗を約10〜20Ω／□に
まで減らす。一般にはリンがＮ型ドーパントとして使用
される。CVD法を用いることにより、ポリ層16は実際に
同形となり、基板10の形態に合致する。ここで、「同
形」を膜の被覆状態が下地段差等に忠実（conformal）
であることを意味する用語として使用する。

ここで第２図を参照する。ポリ層16を形成した後、洗
浄プロセスにおいて希釈HFを用いて表面からガラス化部
分を除去し、その上にチタン層18を堆積させる。チタン
は高融点金属であり、あとで説明するようにケイ化チタ
ンに変換される。ケイ化チタンは、長いポリ層のシート
抵抗を小さくするのに産業界で広く使用されている。ポ
リ層16は、その下のゲート酸化物にほとんど傷がつかな
いようにするのに必要である。現在のところ、ゲート酸
化物層に直接に高融点金属層18を堆積させる技術は存在
していない。従って、ポリ層16が「緩衝層」として利用
される。一方、チタン層18からのちに形成されるケイ化
チタンは、所望の導電特性を有する。

チタン層18は、物理的蒸着法によって基板上に堆積さ
れる。物理的蒸着法としては、スパッタリング法または
蒸着法のいずれかを利用することができる。好ましい本
実施例では、チタンをVarian3190スパッタ装置を用いて
スパッタする。一般に、この操作は真空中で温度を100
℃にして行い、チタンを厚さ約800Åに堆積させる。

ここで第３図を参照する。第２図の断面図において、
基板上にケイ化タンタル（TaSi₂）複合層20を約500Åの
厚さに堆積させた状態が示されている。好ましい本実施
例では、このケイ化タンタル層はチタン層の上の本来の
位置にスパッタすることにより形成される。基板10は、
チタン層18とケイ化タンタル層20の両方を堆積させる際
に真空状態のスパッタ装置内に入れられている。本実施
例では、まず最初に基板をスパッタ装置に入れ、次に、
バックスパッタリングという従来通りの洗浄処理をポリ
層16の上面に対して施す。２つのターゲットがスパッタ
装置に入れられている。一方は高融点金属のチタンであ
り、他方はケイ化タンタル複合材料である。一般に、ケ
イ化タンタル複合材料にはシリコンが豊富に含まれてい
る。つまり、この化合物のストイキオメトリーはTaSi_x
（ｘは２と３の間で変化する）であり、従ってこれら２
つの元素の比は2:1をわずかに越える。次に、スパッタ
装置を真空にした後、チタン層18を約100℃の温度でス
パッタにより堆積させる。堆積されるチタンの量は、こ
の装置の制御条件のセッティングと堆積時間の関数であ
る。この操作の後、第２のターゲットであるケイ化タン
タルを選択し、温度を約400℃にして同様の方法で堆積
を行う。

同じ方法でチタンとケイ化タンタルを堆積させる必要
はないことを理解しておく必要がある。例えば、チタン
は、別の方法である蒸着法で堆積させたり別のスパッタ
装置の中で堆積させたりし、次いで基板をケイ化タンタ
ル堆積用のスパッタ装置に入れることが可能である。も
ちろん、この場合には、ケイ化タンタルを堆積させる前
にバックスパッタリングにより洗浄を行う必要がある。

ケイ化タンタル複合層20を堆積させた後、基板をスパ
ッタ装置から取り出し、フォトレジスト層を基板上にス
ピンコートする。このフォトレジスト層をパターニング
して導電構造を規定する。この導電構造は、本実施例で
は、MOSトランジスタのゲートである。次に、基板に対
してプラズマエッチングを施す。このエッチングにより
パターニングされていない領域が除去され、パターニン
グされたケイ化タンタル層20、パターニングされたチタ
ン層18、パターニングされたポリ層16、それにパターニ
ングされたゲート酸化物層14からなる多層ポリサイド構
造が規定される。この様子が第４図に示されている。こ
の図面は、MOSトランジスタのゲートの斜視図である。
トランジスタのゲートがフィールド酸化物層12の上に登
って延び、他の回路と接続されていることがわかる。

一般に、ポリサイドのエッチングは、多結晶シリコン
をエッチングして集積回路のゲートおよび／または相互
接続レベルを形成するのに長年使用されている方法であ
るドライエッチング法（プラズマエッチングまたは反応
性イオンエッチング）による。多結晶シリコンを二酸化
シリコンとは異なる優れたエッチング速度で異方的にエ
ッチングするための化学は周知である。さらに、ポリサ
イドのエッチング法も周知である。このタイプのエッチ
ングは、主として、パターニングされた構造に鉛直な縁
部を規定するのに使用される。ポリサイドをエッチング
する１つの方法が、1987年４月21日にフラー（Fuller）
他に付与された「高融点金属とそのシリサイドのプラズ
マエッチング」というタイトルのアメリカ合衆国特許第
4,659,426号に開示されている。別の方法が、1987年４
月14日にホロウェイ（Holloway）に付与された「局所的
相互接続部のパターニング方法」というタイトルのアメ
リカ合衆国特許第4,657,628号に開示されている。

ポリサイド構造をパターニングした後、基板に対して
N₂雰囲気中で等熱アニールを短時間施す。好ましい本実
施例では、これは２段階のプロセスである。第１に、基
板を約１分間にわたって550〜650℃の温度にする。次
に、ポリサイド構造が規定された基板10を約20秒間にわ
たって温度を800〜900℃、典型的には900℃にする。こ
のアニールの目的は、チタン層18の中のチタンを、下に
存在するポリ層16の一部を消費することによってケイ化
チタンに変換させることである。このケイ化チタンの形
成法は従来から公知の方法である。

シリサイド形成プロセスの間、チタン層18は下に存在
するポリ層16の中のシリコンを約1,500〜2,000Å消費す
る。第５図に示されているように、この結果として厚さ
が約2,000Åのケイ化チタン層22が形成される。ポリ層1
6は約1,500Åの厚さの層16′として残される。

基板を１分間にわたって550〜650℃の温度にする目的
は、シリサイド形成プロセスの間の粒界拡散を最小にす
ることである。このようにするとN₂が粒界を通過し、粒
界拡散が遅れる。その結果、900℃の温度でのシリサイ
ド形成プロセスは、通常のシリサイド形成プロセスと比
較すると比較的遅くかつスムーズになる。シリサイド形
成プロセスは比較的速いため、ポリサイド／酸化物とゲ
ート酸化物14の界面でスパイクが発生する可能性があ
る。これは望ましくない結果であるが、550〜650℃の温
度で処理を行うことによりスパイクの発生が幾分遅れ
る。シリサイドは900℃の温度で形成される。

好ましい本実施例ではパターニングとエッチング段階
のあとで多結晶シリコンに隣接させてケイ化チタンを形
成しているが、エッチングとパターニングの前に基板を
850〜900℃を越える温度にし、パターニング前にシリサ
イドにすることも可能であることを理解しておく必要が
ある。さらに、ケイ化チタンはケイ化タンタルを堆積さ
せる前に形成することができる。得られる製品のケイ化
チタン層22の上にケイ化タンタル層20が形成されること
だけが重要である。

ケイ化タンタル層20は高融点シリサイド材料であると
はいえ、酸化に対する耐性がより優れているという点が
ケイ化シリコンと異なっている。これが本発明の重要な
特徴の１つである。しかし、ケイ化タンタル層20をポリ
層16の上に直接に堆積させて第１の導電被覆を形成する
ことはケイ化チタンの場合ほど望ましいことではない。
というのは、ケイ化チタンはケイ化タンタルよりも抵抗
が小さいからである。「被覆」層である層20に使用する
高融点金属シリサイドに応じて、この層の特性が異な
る。重要なのは、ケイ化チタン層22よりも酸化に対する
耐性が優れていることだけである。従って、ケイ化チタ
ン層22はシート抵抗を最小にするために選択され、層20
は酸化に対する耐性が最大であり、しかもあとでの処理
に対する化学的安定性が最適であるようにするために選
択される。

本発明の構造を使用しない場合には、化学的安定性
と、酸化に対する耐性と、導電性との間で妥協をはかる
必要があろう。本発明の方法を用いると、高融点金属シ
リサイドを利用して低抵抗層を実現し、しかも化学的安
定性と酸化に対する耐性には影響がないようにすること
ができる。次に、第２の被覆層を、主として化学的安定
性と酸化に対する耐性の観点で高融点金属シリサイドの
中から選択する。このようにすることには、処理段階に
おいて、層間酸化物を800℃を越える温度で形成するな
どの操作の際に高融点金属シリサイドの安定性を利用し
つつ非常に酸化耐性のある表面を提供することができる
という技術的利点がある。これは、メタライズ層からケ
イ化タンタル層または被覆層20へのコンタクトを形成す
るのに重要である。この層20に酸化物を形成することは
接触抵抗が増大するので望ましくない。

第５図のポリサイドゲート構造を形成した後は、トラ
ンジスタを形成することにより処理が完了する。これは
従来の方法を利用して実現される。ソース／ドレイン
は、パターニングされたポリサイドゲートのそれぞれの
側でリンやヒ素などのＮ型不純物を基板に注入すること
により形成される。この結果、ソース24とドレイン26が
ゲート構造のそれぞれの側に形成される。チャネル領域
28が従ってソース24とドレイン26の間でゲート酸化物層
14の下に形成される。この構造が第５図に示されてい
る。

ここで第６図を参照する。ソース24とドレイン26を形
成した後、層間酸化物層30を基板の上に堆積させて絶縁
層とする。開口部32をソース24の上に形成し、開口部34
をドレイン26の上に形成し、開口部36をゲート構造の層
20の上に形成する。第６図に示した断面図では開口部36
は開口部32と34と同じ断面上に存在しているが、一般に
はこれら開口部32と34とはずれてフィールド酸化物層12
の上に存在していることを理解しておく必要がある。

開口部32、34、36を形成した後、ソース用コンタクト
またはプラグ38を開口部32の中に形成し、ドレイン用プ
ラグ40を開口部34の中に形成し、ゲート用プラグ42を開
口部36の中に形成して、下に延在する導電構造と接触さ
せる。プラグ38、40、42は、多結晶シリコンやタングス
テンをCVD法で堆積させることにより形成することがで
きる。この操作の後、アルミニウムなどのメタライズ層
を層間酸化物層30の上面に堆積させてパターニングす
る。このメタライズ層がメタライズレベルを１つ構成し
ている。

まとめると、ここでは、多結晶シリコン層とゲート酸
化物層の上にケイ化チタン層を備えるポリサイド構造を
形成する方法を説明した。次に、被覆層、すなわち酸化
に対する耐性がより優れておりしかも化学的により安定
なケイ化タンタルまたは高融点金属シリサイド層をケイ
化チタン層の上に形成する。この方法では、まず最初に
多結晶シリコン層の上にチタン層を形成し、次にケイ化
タンタル層を堆積させる。次に、この多層ポリサイド構
造をパターニングしエッチングしアニールを施して、チ
タンとその下の多結晶シリコンとからケイ化チタンを形
成する。

本発明を１つの実施例について詳細に説明したが、特
許請求の範囲に定義された本発明の精神と本発明の範囲
を逸脱しないのであれば、本発明に対して様々な変更、
置換、改変を施すことができる。

【図面の簡単な説明】

第１図は、多結晶シリコン層と、関連するゲート酸化物
層とが表面に形成された半導体基板の断面図である。第２図は、第１図の構造の上にチタン層が堆積された状
態の断面図である。第３図は、第２図の構造の上にケイ化タンタル複合層が
形成されている状態の断面図である。第４図は、ポリサイド層をパターニングした後の第３図
の構造の斜視図である。第５図は、第４図の構造でチタンがシリサイドの変換さ
れた状態の断面図である。第６図は、完成したトランジスタの図である。（主な参照番号） 10……基板、 12……フィールド酸化物層、 14……ゲート酸化物層、 16……多結晶シリコン層（ポリ層）、 18……高融点金属層（チタン層）、 20……ケイ化タンタル層、 22……ケイ化チタン層、24……ソース、 26……ドレイン、28……チャネル領域、 30……層間酸化物層、32、34、36……開口部、 38、40、42……プラグ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 21/336 Ｈ０１Ｌ 21/88 Ｒ 29/43 29/46 Ｔ 29/78 29/78 ３０１Ｇ３０１Ｐ (72)発明者ロバートオーチスミラーアメリカ合衆国テキサスザコロニーヴァーデンストリート 5523 (56)参考文献特開昭60−192371（ＪＰ，Ａ) 特開昭64−17470（ＪＰ，Ａ) 特開昭63−12152（ＪＰ，Ａ) 特開昭62−249416（ＪＰ，Ａ) 特開昭62−67870（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/28 H01L 21/88 H01L 29/46 H01L 29/78 301

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）基板（10）上に多結晶シリコン層
（16）を形成し、（ｂ）この多結晶シリコン層上にこの
多結晶シリコン層と同形のケイ化チタン層（22）を形成
し、（ｃ）このケイ化チタン層上にケイ化チタンより化
学的に安定で且つより高い耐酸化性を有し且つケイ化チ
タン層と同形である高融点金属シリサイド層（20）を形
成し、次いで、基板をパターニングし、エッチングして
導電構造体を形成する工程を有する、半導体基板上に導
電構造を形成する方法において、上記工程（ｂ）を下記（１）および（２）：（１）多結晶シリコン層（16）上にチタン層を形成し、
ケイ化チタンが形成されない条件下でチタンと多結晶シ
リコンとの反応温度より僅かに低い第１温度でアニール
し、次いで、（２）チタンと多結晶シリコンとが反応してケイ化チタ
ンが形成されるのに十分な第２温度に加熱するの２つのステップで行うことを特徴とする方法。
【請求項２】高融点金属シリサイドがケイ化タンタルで
ある請求項１に記載の方法。
【請求項３】基板上で多結晶シリコン層上にチタン層を
スパッタリングし、次いで、このチタン層上に高融点金
属シリサイド層をスパッタリングして、チタン層と高融
点金属シリサイド層とを形成する請求項１または２に記
載の方法。
【請求項４】チタン層をスパッタリングしたのと同じ装
置内で高融点金属シリサイド層をスパッタリングする請
求項３に記載の方法。
【請求項５】チタンを多結晶シリコン層と反応させる工
程を窒素雰囲気中で実行する請求項１〜４のいずれか一
項に記載の方法。
【請求項６】多結晶シリコンをCVD法で所定厚さに堆積
して多結晶シリコン層を形成する請求項１〜５のいずれ
か一項に記載の方法。
【請求項７】多結晶シリコン層を形成する前に基板上に
酸化物層を形成する工程をさらに含む請求項１〜６のい
ずれか一項に記載の方法。