JP3092062B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3092062B2 JP3092062B2 JP10138010A JP13801098A JP3092062B2 JP 3092062 B2 JP3092062 B2 JP 3092062B2 JP 10138010 A JP10138010 A JP 10138010A JP 13801098 A JP13801098 A JP 13801098A JP 3092062 B2 JP3092062 B2 JP 3092062B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- comparator
- reference voltage
- detection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
るものであり、特に、パワー素子とコンパレータとを同
一半導体基板に集積化し、例えば、パワー素子に流れる
電流に対して保護機能を有するもので、検出電圧及び基
準電圧は温度変化が大きい基板内部の半導体素子から
得、基準電圧の調整は温度変化が非常に少ない外付け部
品(以下、基板外部の外付け部品周囲の温度変化を外部
温度変化と呼ぶ)により調整可能にした半導体装置にお
けるコンパレータの内部温度変化に対する出力特性の変
動を低減する回路技術に関する。
特性の変動を抑えるために、検出電圧を得るための素子
(以下、検出素子と略す)と基準電圧を得るための素子
(以下、基準素子と略す)の温度特性を合わせて考慮さ
れる。例えばコンパレータを内蔵する半導体装置では、
検出素子と基準素子を共に半導体基板に内蔵させるこ
と、または共に外付けで対応するのが一般的である。
コンパレータの出力特性は温度変化に対し安定するが、
コンパレータの出力特性は固定されるため、使用者がコ
ンパレータの出力特性を自由に設定することはできな
い。後者の共に外付け部品で対応する構成では、使用者
がコンパレータの出力特性を自由に設定することはでき
るが、外部接続端子が1つのコンパレータに対して2端
子増えることになり、半導体装置全体の外部端子数が増
えることになる。そのため、半導体装置の小型化と外部
端子数の減少化を図り、かつコンパレータの出力特性を
自由に設定できるようにするには、コンパレータの基準
電圧を外付け部品により調整可能にする必要がある。
パレータの基準電圧を外付け部品により得る例を示す回
路図であり、1はコンパレータ2と半導体素子である検
出抵抗3とを半導体基板中に内蔵した半導体装置であ
る。4はコンパレータ2の基準電圧のための外部接続端
子、5はコンパレータ2に出力端子である。
付け抵抗7が接続されている。コンパレータ2は、定電
流源8,トランジスタ10およびトランジスタ11から
なる検出側回路と、定電流源12,トランジスタ14お
よびトランジスタ15からなる基準側回路と、定電流源
16とによって構成されている。コンパレータ2の基準
電圧は基準外付け抵抗7で発生する電圧であり、コンパ
レータ2の検出電圧は検出抵抗3で発生する電圧であ
る。コンパレータ2の基準端子は、コンパレータ2の出
力特性を基準用外付け抵抗7で発生する基準電圧により
自由に設定するために外部接続端子4となっている。
コンパレータ2を使用したとき、コンパレータ2の基準
電圧は基準用外付け抵抗7で発生する電圧であり、且つ
基準用外付け抵抗7は外付け部品であるため、基準電圧
の外部温度変化に対する変動が小さい。一方、コンパレ
ータ2の検出電圧は検出抵抗3で発生する電圧であり、
且つ検出抵抗3は半導体基板に内蔵されているために、
検出電圧の内部温度変化による変動が大きい。そのため
に、コンパレータ2の基準電圧と検出電圧の温度特性に
ずれが生じ、コンパレータ2の出力特性は温度により変
動する。特に半導体基板にパワー素子が内蔵されている
場合、パワー素子の発熱により、検出抵抗3の温度変化
に対する変動が更に大きくなるため、コンパレータ2の
出力特性は温度により大きく変動することになる。
電圧を半導体基板内部から得、基準電圧を外付け基準素
子により調整可能にしたコンパレータにおいて、検出電
圧と基準電圧の温度変化によるずれ(内部温度変化と外
部温度変化の差)を低減するようにした半導体装置を提
供することを目的とする。そして、パワー素子がコンパ
レータとともに集積化された内部温度変化の大きい半導
体装置において特に有効とするものである。
に、本発明の半導体装置は、基準電圧を基準用内蔵素子
にかかる電圧としてコンパレータに供給するように構成
され、外付け部品により基準用内蔵素子に流れる電流を
調整することで基準電圧を可変となる。また、基準用内
蔵素子と検出素子は同一半導体基板に内蔵され、基準電
圧を調整するための外付け部品へ接続される外部接続端
子を備え、半導体内部の温度依存性の小さい定電圧源は
外部接続端子を通して外付け抵抗に接続されており、そ
れにより調整可能な温度依存性の小さい電流源を構成
し、前記電流を基準用内蔵素子に流すことにより調整可
能な基準電圧を供給できる。そして、内部温度変化によ
る検出電圧と基準電圧の変動を近づけるように検出素子
と基準電圧供給素子を集積化することによりコンパレー
タの検出レベルの温度依存性は低減される。
つの入力端子を有するコンパレータと、該コンパレータ
の一方の入力端子に結合され前記コンパレータに検出電
圧を供給するための検出素子と、定電圧源およびこの定
電圧源の出力電圧を基準電圧に調整する基準用内蔵素子
を有しかつ前記コンパレータの他方の入力端子に基準電
圧を供給する基準電圧供給素子とを同一の半導体基板上
に形成し、前記基準電圧供給素子に前記半導体基板の外
部から外部抵抗素子を接続する外部接続端子を設け、前
記基準用内蔵素子に前記外部抵抗素子を接続することに
より前記基準電圧を調整して、前記コンパレータの出力
側より出力信号を取り出される半導体装置である。
項1記載の半導体装置において、前記外部接続端子に流
れる電流に対して所定の比の電流を前記基準用内蔵素子
側に流す回路を設けたものである。
項2記載の半導体装置において、前記回路をミラー接続
されたトランジスタによって構成したものである。
項3記載の半導体装置において、ミラー接続されたトラ
ンジスタをMOSFETによって構成されることを特徴
とするものである。
パレータと、このコンパレータに検出電圧を供給する検
出素子と、外部接続端子を通して接続される外付け部品
により前記コンパレータへの基準電圧を調整可能な基準
電圧供給素子とを半導体基板に集積化して、温度変化に
よる前記基準電圧供給素子から出力される前記基準電圧
の変化量を、前記検出素子から出力される前記検出電圧
の変化量に近づけ前記半導体基板と前記外付け部品との
温度変化の差により生じる前記コンパレータの検出レベ
ルの温度依存性を低減することを特徴とするものであ
る。
項5記載の半導体装置において、前記基準電圧供給素子
は基準用内蔵素子を有し、前記半導体基板内部の温度変
化による前記基準用内蔵素子を流れる電流の変化量を、
前記外付け部品の外部の温度変化による電流の変化量に
近づけたものである。言い換えると、温度変化の小さい
基板外部における外部温度変化による基準用内蔵素子に
流れる電流の変化と、温度変化の大きい基板内部の基準
用内蔵素子に流れる電流の変化がほぼ一致するように近
づけたものである。
項6記載の半導体装置において、前記基準電圧供給素子
を、前記基準用内蔵素子と、前記外部接続端子に温度依
存性の小さい一定電圧を供給する電圧源と、前記外部接
続端子に流れる電流を所定の比で前記基準用内蔵素子に
流すミラー接続されたトランジスタとによって構成した
ものである。
項4または7記載の半導体装置において、半導体基板に
パワー素子が内蔵されているものである。
項8記載の半導体装置において、前記外部接続端子が外
部に露出するように前記半導体基板を樹脂封止したもの
である。
求項9記載の半導体装置において、基準用内蔵素子と検
出素子との内部温度変化を合わせるために、基準用内蔵
素子と検出素子とを半導体基板内で近づけたものであ
る。
求項10記載の半導体装置において、基準用内蔵素子と
検出素子との温度係数を合わせたものである。
求項11記載の半導体装置において、基準用内蔵素子と
検出素子とを同一プロセスの拡散抵抗で構成することに
より温度係数を合わせたものである。
て、図面を参照しながら詳細に説明する。
の回路構成を示す回路図であり、20は半導体装置を示
し、半導体装置20はコンパレータ2と基準電圧供給素
子21と検出抵抗3とを半導体基板中に内蔵している。
21は基準電圧供給素子を示し、基準電圧供給素子21
は電圧源23とミラー接続されたトランジスタ25とト
ランジスタ27,28と基準用内蔵抵抗24と外部接続
端子22によって構成される。ここで、ミラー接続され
たトランジスタはMOSFETで構成されたものが特に
有効である。
ジスタ29のベースとトランジスタ30のベースとを接
続し、トランジスタ29のコレクタとトランジスタ30
のコレクタとを、直列に接続された抵抗32,33を介
して接続し、トランジスタ29のエミッタを接地し、ト
ランジスタ30のエミッタに接続した抵抗34を接地
し、トランジスタ30のコレクタにトランジスタ31の
ベースを接続し、トランジスタ31のエミッタを接地し
た構成であり、基準電圧供給素子21のトランジスタ2
8のエミッタを抵抗32と抵抗33との間に接続し、ト
ランジスタ28のコレクタにトランジスタ31のコレク
タを接続している。
(トランジスタ10のベース側)には検出抵抗3に生じ
た検出電圧が印加される。検出電圧は検出抵抗3の電圧
であり、基準電圧は基準用内蔵抵抗24の電圧である。
この基準電圧はコンパレータ2の他方の入力端子(トラ
ンジスタ14のベース側)に印加される。また、温度依
存性の小さい電圧源23より供給される電圧Vbgはト
ランジスタ27,28を介し、外部接続端子22を通っ
て基準電圧調整用外付け抵抗26に印加される。
度変化の小さい半導体外部にあり、半導体装置が動作し
て温度上昇してもその影響を受けなくなるため、外囲気
温度には依存するが半導体装置の動作による温度変化に
対する温度依存性がほとんどなく、電圧Vbgにより温
度依存性の小さい電流IBが基準電圧調整用外付け抵抗
26に流れる。また、ミラー接続されたMOSFET2
5を介し、基準用内蔵抵抗24にも電流IBに対して温
度依存性の小さい所定比の電流IAが流れることにより
基準電圧を供給するため、この基準電圧の温度依存性に
おいては基準用内蔵抵抗24の温度特性が支配的とな
る。したがって、検出抵抗3と基準用内蔵抵抗24の温
度特性と基準電圧の温度依存性のずれは低減され、コン
パレータの検出レベルの温度依存性は低減される。
コンパレータの基準電圧を外付け抵抗で調整でき、半導
体装置の動作による半導体装置内外での温度変化によ
り、半導体装置内の検出素子と外付け抵抗との温度依存
性の違いによるコンパレータの特性変動を防止するため
に、基準電圧調整用外付け抵抗26に温度依存性の小さ
い電流IBが流れるようにして、その電流IBと所定比に
なるように基準用内蔵抵抗24に流れる電流I A を構成
することで電流IAの温度依存性が小さく(温度依存性
が外付け抵抗26と同等で小さい)なり、検出素子と基
準用内蔵素子との各々で得られる電圧の各々に温度変化
特性を近づけることができる。なお、コンパレータ2の
出力は出力端子5に取り出される。
の回路構成を示す回路図であり、35は、パワー素子1
8と、パワー素子18の過電流検出用コンパレータとし
て機能するコンパレータ2と、検出抵抗3と、抵抗19
と、基準電圧供給素子21を内蔵した半導体装置であ
る。なお、図1に示した第1実施形態における部材と同
一の部材については同一の符号を付すことにより詳細な
説明は省略した。
検出用コンパレータとして動作する。コンパレータ2が
パワー素子18と集積化されていることを除けば、検出
電圧と基準電圧の温度特性のずれの低減手段としては第
1実施形態と同じである。パワー素子18に流れる過電
流をIoc、パワー素子18のオン抵抗をRon、抵抗
19をR19、抵抗3をR3とする。検出電圧は過電流
Iocとパワー素子18のオン抵抗Ronにより生じる
電圧Ron×Iocを抵抗19と抵抗3により分割した
電圧Ron×Ioc×R3/(R19+R3)で表せ
る。このとき検出電圧の温度依存性はパワー素子18の
オン抵抗Ronの温度特性が支配的となる。そこで、パ
ワー素子18のオン抵抗Ronと基準用内蔵抵抗24の
温度特性を合わせるように同一半導体基板に集積化する
ことにより、コンパレータの検出電圧と基準電圧の温度
特性ずれは低減され、コンパレータの検出レベルの温度
依存性は低減される。なお、コンパレータ2の出力は出
力端子5に取り出され、この出力信号によって、パワー
素子18が制御される。
によれば、コンパレータの出力特性を基準電圧供給素子
側で自由に設定するために、外部接続端子を備えた半導
体装置において、温度依存性の小さい電圧を外部接続端
子を通して外付け抵抗に接続することにより、コンパレ
ータの基準電圧を作り出し、基準用内蔵抵抗と、検出素
子の温度特性を合わせるように同一半導体基板に集積化
することで、検出電圧と基準電圧の温度特性ずれを低減
し、コンパレータの検出レベルの温度依存性を低減する
ことができるという効果が得られる。
を示す回路図
を示す回路図
準電圧を外付け部品により得る例を示す回路図
0 トランジスタ 18 パワー素子 19,32,33,34 抵抗 21 基準電圧供給素子 23 電圧源 24 基準用内蔵抵抗 25 MOSFET 26 基準電圧調整用外付け抵抗
Claims (12)
- 【請求項1】 2つの入力端子を有するコンパレータ
と、該コンパレータの一方の入力端子に結合され前記コ
ンパレータに検出電圧を供給するための検出素子と、定
電圧源およびこの定電圧源の出力電圧を基準電圧に調整
する基準用内蔵素子を有しかつ前記コンパレータの他方
の入力端子に基準電圧を供給する基準電圧供給素子とを
同一の半導体基板上に形成し、 前記基準電圧供給素子に前記半導体基板の外部から外部
抵抗素子を接続する外部接続端子を設け、前記基準用内
蔵素子に前記外部抵抗素子を接続することにより前記基
準電圧を調整して、前記コンパレータの出力側より出力
信号を取り出す ことを特徴とする半導体装置。 - 【請求項2】 前記外部接続端子に流れる電流に対して
所定の比の電流を前記基準用内蔵素子側に流す回路を設
けたことを特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記回路をミラー接続されたトランジス
タによって構成したことを特徴とする請求項2記載の半
導体装置。 - 【請求項4】 前記ミラー接続されたトランジスタをM
OSFETによって構成したことを特徴とする請求項3
記載の半導体装置。 - 【請求項5】 コンパレータと、このコンパレータに検
出電圧を供給する検出素子と、外部接続端子を通して接
続される外付け部品により前記コンパレータへの基準電
圧を調整可能な基準電圧供給素子とを半導体基板に集積
化して、温度変化による前記基準電圧供給素子から出力
される前記基準電圧の変化量を、前記検出素子から出力
される前記検出電圧の変化量に近づけて前記半導体基板
と前記外付け部品との温度変化の差により生じる前記コ
ンパレータの検出レベルの温度依存性を低減することを
特徴とする半導体装置。 - 【請求項6】 前記基準電圧供給素子は基準用内蔵素子
を有し、前記半導体基板内部の温度変化による前記基準
用内蔵素子を流れる電流の変化量を、前記外付け部品の
外部の温度変化による電流の変化量に近づけたことを特
徴とする請求項5記載の半導体装置。 - 【請求項7】 前記基準電圧供給素子を、前記基準用内
蔵素子と、前記外部接続端子に温度依存性の小さい一定
電圧を供給する電圧源と、前記外部接続端子に流れる電
流を所定の比で前記基準用内蔵素子に流すミラー接続さ
れたトランジスタとによって構成したことを特徴とする
請求項6記載の半導体装置。 - 【請求項8】 前記半導体基板にパワー素子を含むこと
を特徴とする請求項4または7記載の半導体装置。 - 【請求項9】 前記外部接続端子が外部に露出するよう
に前記半導体基板を樹脂封止したことを特徴とする請求
項8記載の半導体装置。 - 【請求項10】 前記基準用内蔵素子と前記検出素子と
を前記半導体基板内で近づけたことを特徴とする請求項
9記載の半導体装置。 - 【請求項11】 前記基準用内蔵素子と前記検出素子と
の温度係数を合わせたことを特徴とする請求項10記載
の半導体装置。 - 【請求項12】 前記基準用内蔵素子と前記検出素子と
を同一の拡散抵抗で構成することを特徴とする請求項1
1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10138010A JP3092062B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10138010A JP3092062B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330927A JPH11330927A (ja) | 1999-11-30 |
JP3092062B2 true JP3092062B2 (ja) | 2000-09-25 |
Family
ID=15211958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10138010A Expired - Fee Related JP3092062B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3092062B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012211805A (ja) * | 2011-03-31 | 2012-11-01 | Sanken Electric Co Ltd | 電流検出回路 |
JP5900149B2 (ja) * | 2012-05-18 | 2016-04-06 | 富士電機株式会社 | 入力判定回路 |
CN115372710B (zh) * | 2022-10-21 | 2024-02-06 | 西安创联电气科技(集团)有限责任公司 | 一种电阻自动测试装置 |
-
1998
- 1998-05-20 JP JP10138010A patent/JP3092062B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11330927A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6791308B2 (en) | Internal power supply for an integrated circuit having a temperature compensated reference voltage generator | |
US6917187B2 (en) | Stabilized DC power supply device | |
US6650097B2 (en) | Voltage regulator with reduced power loss | |
JPH0774550A (ja) | 過熱検出回路 | |
US8493097B2 (en) | Current-sensing circuit | |
KR950020034A (ko) | 안정화 전원회로 | |
JP4319012B2 (ja) | 過電流保護回路及びボルテージレギュレータ | |
JP4772980B2 (ja) | ボルテージレギュレータ | |
JP3092062B2 (ja) | 半導体装置 | |
JPH10290144A (ja) | 半導体装置 | |
JPS62191907A (ja) | 半導体回路 | |
JP3531129B2 (ja) | 電源回路 | |
JP3779838B2 (ja) | 電流制限回路 | |
US6072306A (en) | Variation-compensated bias current generator | |
JP3963597B2 (ja) | 短絡保護回路 | |
JP2001119853A (ja) | 電流制限回路およびその方法 | |
JPH0674981A (ja) | 電流値検出回路及び過電流遮断回路 | |
JP2001068948A (ja) | Mosfet増幅回路 | |
US20040027759A1 (en) | Overcurrent detecting circuit | |
KR100253289B1 (ko) | 기준전압 발생기 | |
JPH05241671A (ja) | 基準電圧発生装置および過電流防止機能付半導体装置 | |
JP2721100B2 (ja) | 電流制限装置 | |
KR19980065847A (ko) | 정전류 발생회로 | |
JP4163861B2 (ja) | 半導体装置 | |
JP2008071213A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |