JP3076504B2 - 絶縁膜を有する電子装置および絶縁膜の形成方法 - Google Patents
絶縁膜を有する電子装置および絶縁膜の形成方法Info
- Publication number
- JP3076504B2 JP3076504B2 JP32454894A JP32454894A JP3076504B2 JP 3076504 B2 JP3076504 B2 JP 3076504B2 JP 32454894 A JP32454894 A JP 32454894A JP 32454894 A JP32454894 A JP 32454894A JP 3076504 B2 JP3076504 B2 JP 3076504B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- oxygen
- electrode
- tantalum oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
Description
絶縁膜を有する電子装置および上記絶縁膜の形成方法に
関する。
の基板上に電気素子を設けた電子装置や表示装置が作成
されている。
配列された表示絵素を選択することによって、表示画面
上に表示パターンを形成するようにしている。このよう
な表示絵素の選択方法の1つとして、アクティブマトリ
クス駆動方式が挙げられる。このアクティブマトリクス
駆動方式では、個々の表示絵素に独立した絵素電極が設
けられており、各々の絵素電極にはスイッチング素子が
接続されている。そして、これらのスイッチング素子に
よって絵素電極とこの絵素電極に対向する対向電極との
間に印加される電圧がスイッチングされて、表示媒体の
光学的変調が表示パターンとして視認される。ここで、
上記スイッチング素子としては、薄膜トランジスタ(T
FT)素子、ダイオード素子、FET(バルクトランジス
タ)素子、バリスタ素子などが一般に知られている。
FTを用いたアクティブマトリクス基板の一例を示す。
尚、図5は、図4におけるA−A矢視断面図である。こ
のアクティブマトリクス基板は、図4および図5に示す
ように、ガラス基板等から成る絶縁性基板1上にガラス
保護膜として酸化タンタルから成る絶縁膜9が積層され
ており、更にその上に走査線2および信号線3が配線さ
れている。走査線2と信号線3とに囲まれた領域には絵
素電極4が設けられている。また、上記スイッチング素
子として、走査線2から分岐されたゲート電極5と、信
号線3から絵素電極4に向けて分岐されたソース電極6
と、絵素電極4からソース電極6に向けて分岐されたド
レイン電極7とを有するTFT10が形成されている。
うに、酸化絶縁膜11が形成され、さらに基板全体を覆
うようにしてゲート絶縁膜12が形成されている。そし
て、酸化絶縁膜11とゲート絶縁膜12との上に、ゲー
ト電極5と対向するように、アモルファスSi膜からな
る半導体層13が形成されている。さらに、半導体層1
3の上には、エッチングストッパ14が形成され、その
エッチングストッパ14の端部と半導体層13とを覆う
ように、分断されたコンタクト層15が形成されてい
る。
極4の一部である付加容量用電極8には、この付加容量
用電極8にTFT10を介して接続されている走査線2
に隣接する走査線2が積層されて、付加容量が形成され
ている。この付加容量は、当該付加容量用電極8に積層
される専用の付加容量用配線を走査線2とは別に設ける
ことによっても形成できる。また、上記信号線3の低抵
抗化および断線の低減化のために、信号線3上に酸化イ
ンジウム等からなる信号線上層16を設けて2層化する
こともできる。
FTアクティブマトリックス基板においては以下のよう
な問題がある。すなわち、上記酸化タンタルから成る絶
縁膜9においては、ピンホールによる不良の発生や表示
中に印加される電界によって絶縁性が劣化して、絶縁不
良を起こす恐れがある。このように、絶縁膜9に電界を
印加した場合の漏れ電流の変化を図6に示す。
成る絶縁膜9においては多くの漏れ電流が発生してい
る。そのために、ゲート電極5とドレイン電極7との間
および走査線2と付加容量用電極8との間で絶縁膜9を
介して電流のリークが起こり、初期表示の不良や表示中
の不良の発生原因となる。
る絶縁性劣化の原因として、表示中に印加される電界に
基づく電極材料であるタンタルと絶縁膜との界面での酸
素およびタンタルの双方向への拡散と、それに伴う電子
トラップ密度の増加とが考えられる。さらに、絶縁膜9
上にゲート絶縁膜12を形成する際に、上記拡散を促進
しているとも考えられる。
ガス流量が少ない場合には、各ゲート電極5間における
絶縁膜9の面抵抗値がゲート絶縁膜12を形成する前後
において2桁以上低下する。そこで、絶縁膜9を形成す
る際の酸素のガス流量を多くすると絶縁膜9の面抵抗値
の低下が殆どなくなる。ところが、その一方で、絶縁膜
9を形成する際の酸素のガス流量を増加すると薄膜の生
成に時間が掛り、十分な膜厚を得るには被着レートが悪
くなるという新たな問題が発生する。
よる不良の発生を押さえるのに十分な膜厚を有する基板
の絶縁特性に優れた絶縁膜を有する電子装置、および、
その絶縁膜の形成方法を提供することにある。
め、請求項1に係る発明は、基板上に絶縁膜を介して電
気素子が形成された電子装置であって、上記絶縁膜は、
多層構造を成すと共に、最上層の絶縁膜は下層の絶縁膜
よりも酸素を多く含有する酸化タンタルで形成されてい
ることを特徴としている。
上に絶縁膜を介してスイッチング素子とこのスイッチン
グ素子に信号を供給する配線と絵素電極が形成されて成
るアクティブマトリックス基板を有する表示装置であっ
て、上記絶縁膜は、多層構造を成すと共に、最上層の絶
縁膜は下層の絶縁膜よりも酸素を多く含有する酸化タン
タルで形成されていることを特徴としている。
造方法であって、基板上に、所定の酸素含有量の酸化タ
ンタルから成る下層の絶縁膜を形成する工程と、上記下
層の絶縁膜の酸素含有量よりも多くの酸素を含有する酸
化タンタルから成る最上層の絶縁膜を形成する工程と、
上記各絶縁膜を酸化する工程を備えたことを特徴として
いる。
して電気素子が形成された電子装置における上記絶縁膜
は、最上層の絶縁膜が下層の絶縁膜よりも酸素を多く含
有する酸化タンタルで形成されているので、電気絶縁性
に優れた特性を呈する。さらに、上記下層の絶縁膜は上
記最上層の絶縁膜よりも酸素の含有量が少ないために、
高い被着レートで形成されてピンホールに対しても十分
な保護機能を呈する。
板上に絶縁膜を介してスイッチング素子とこのスイッチ
ング素子に信号を供給する配線と絵素電極が形成されて
成るアクティブマトリックス基板を有する表示装置にお
ける上記絶縁膜は、最上層の絶縁膜が下層の絶縁膜より
も酸素を多く含有する酸化タンタルで形成されているの
で、電気絶縁性に優れた特性を呈する。さらに、上記下
層の絶縁膜は上記最上層の絶縁膜よりも酸素の含有量が
少ないために、高い被着レートで形成されてピンホール
に対しても十分な保護機能を呈する。
形成される絶縁膜は、所定の酸素含有量の酸化タンタル
から成る下層の絶縁膜を基板上に形成し、上記下層の絶
縁膜の酸素含有量よりも多くの酸素を含有する酸化タン
タルから成る最上層の絶縁膜を形成し、上記各絶縁膜を
酸化して形成される。したがって、得られる絶縁膜にお
ける最上層の絶縁膜は下層の絶縁膜よりも酸素を多く含
有しており、電気絶縁性に優れた特性を呈する。さら
に、上記下層の絶縁膜は上記最上層の絶縁膜よりも酸素
の含有量が少ないために、高い被着レートで形成されて
ピンホールに対しても十分な保護機能を呈する。
説明する。 <第1実施例>図1は本実施例の絶縁膜を有するTFT
アクティブマトリクス基板を示す。図2は、図1におけ
るB−B矢視断面図である。
基板は、ガラス基板等から成る絶縁性基板21上に、ガ
ラス保護膜としての酸化タンタルから成る下層保護絶縁
膜29aが積層されており、更にその上に酸素の含有量
が下層保護絶縁膜29aより多い酸化タンタルから成る
上層保護絶縁膜19bが形成されている。そして、その
上には走査線22と信号線23とが配設され、走査線2
2と信号線23とに囲まれた領域に絵素電極24が設け
られている。また、走査線22,信号線23および絵素
電極24に電気的に接続されてTFT30が設けられて
いる。
号線23から絵素電極24に向けて分岐されたソース電
極26と、絵素電極24からソース電極26に向けて分
岐されたドレイン電極27と、走査線22から分岐して
ソース電極26とドレイン電極27との下方に設けられ
たゲート電極25とを有している。
1が形成され、さらに基板全体を覆うようにしてゲート
絶縁膜32が形成されている。そして、その上にゲート
電極25と対向するようにアモルファスSi膜から成る
半導体層33が形成されている。さらに、半導体層33
の上には、エッチングストッパ34が形成され、そのエ
ッチングストッパ34の端部と半導体層33を覆うよう
に、分断されてコンタクト層35が形成されている。
4の一部である付加容量用電極28には、表示品位向上
のために、この付加容量用電極28にTFT30を介し
て接続されている走査線22に隣接する走査線22が積
層されて、付加容量が形成されている。この付加容量
は、当該付加容量用電極28に積層される専用の付加容
量用配線を走査線22とは別に設けることによっても形
成できる。
性基板21上に形成されるガラス保護膜を、酸化タンタ
ルから成る下層保護絶縁膜29aとこの下層保護絶縁膜
29aよりも酸素含有量が多い酸化タンタルから成る上
層保護絶縁膜29bとの二層で構成している。したがっ
て、上記下層保護絶縁膜29aよりも酸素を多く含有す
る上層保護絶縁膜29aは電気絶縁性に優れた特性を呈
する。また、下層保護絶縁膜29aは、上層保護絶縁膜
29bに対して少ない酸素の含有量の電気絶縁材料で形
成されている。したがって、高い被着レートで形成する
ことができ、ピンホールに対して充分な厚みの絶縁膜が
形成されて絶縁性基板21を保護すると共に、絶縁性の
劣化を抑制することができる。
クティブマトリクス基板は、以下のようにして作成され
る。先ず、上記絶縁性基板21としてのガラス基板上
に、スパッタリングによって酸化タンタルを4000オ
ングストロームから4500オングストロームの厚みに
積層して下層保護絶縁膜29aとする。次に、上記下層
保護絶縁膜29a上に、スパッタリングによって、下層
保護絶縁膜29aの形成時よりも酸素ドープ量あるいは
酸素分圧を上げて、酸化タンタルを500オングストロ
ームから1000オングストロームの厚みに積層する。
そして、530℃の蒸気を含んだ酸素中で熱処理して、
厚み500オングストロームの上層保護絶縁膜29bを
得る。
ングによって、タンタルを3000オングストロームの
厚みに積層し、この積層されたタンタルをフォトリソグ
ラフィによってパターン化して走査線22となる薄膜を
形成する。その際に、ゲート電極25となる薄膜も同時
に形成する。その後、陽極酸化法あるいは熱酸化法等に
よって、走査線22およびゲート電極25となる薄膜を
酸化する。このことにより、走査線22およびゲート電
極25が厚み1500オングストロームに形成され、そ
の上に酸化絶縁膜31が3000オングストロームの厚
さで形成される。
イ素からなるゲート絶縁膜32を3000オングストロ
ームの厚さに形成する。このように絶縁膜を多重構造に
成すことによって絶縁性が高められる。
体層33としてアモルファスシリコンを300オングス
トロームの厚さに形成し、エッチングストッパ層34と
して窒化ケイ素を2000オングストロームの厚さに形
成する。このエッチングストッパ層34はフォトリソグ
ラフィによってパターニングされて、エッチングストッ
パとして供される。
を添加したn+アモルファスシリコンからなるコンタク
ト層35を500オングストロームの厚さで積層する。
これをフォトリソグラフィによってパターニングして、
分断された2つのコンタクト層35とする。各々のコン
タクト層35,35は、以下に述べるソース電極26お
よびドレイン電極27と接続される。
ングによって積層する。これをフォトリソグラフィでパ
ターニングして、信号線23,TFT30のソース電極
26およびドレイン電極27を形成する。本実施例にお
いては、ソース電極26およびドレイン電極27として
Tiを用いた。尚、信号線23は、酸化インジウム系の
材料からなる信号線上層36を形成することによって2
層構造としても良い。
電極膜をスパッタリングによって1000オングストロ
ームの厚さに形成する。これをフォトリソグラフィによ
ってパターニングして、絵素電極24および付加容量用
電極28を形成する。その後、その上に保護膜(図示せ
ず)を形成し、これによって、TFTアクティブマトリ
クス基板を得る。尚、その際における上記保護膜は、絵
素電極24の中央部を除去して窓あき構造に形成しても
よい。
ックス液晶基板を一方の液晶セル基板とし、この一方の
液晶セル基板と、絵素電極24と共に液晶に電圧を印加
する対向電極を形成した他方の液晶セル基板とを、互い
に間隙を有して対向して積層する。そして、両基板の間
隙に液晶を封入してアクティブマトリクス型液晶表示装
置が得られるのである。
縁膜に、電界を印加した場合の漏れ電流の変化を示す。
この図から理解されるように、本実施例による絶縁膜を
用いることによって、漏れ電流を大幅に低減することが
できる。また、上述のようにして得られたアクティブマ
トリックス型液晶表示装置においては、表示中に印加さ
れる電界によって、上層絶縁保護膜29bの絶縁性が劣
化することがない。この発明における上記構成の絶縁膜
を有する電子装置は、上述のようなアクティブマトリッ
クス型液晶表示装置に限定されるものではなく、基板上
に形成される絶縁膜を有する電子装置であれば、その他
の構造の電子装置にも適用することができる。
る発明の電子装置は、基板と電気素子との間に介在する
絶縁膜を多層構造に成し、最上層の絶縁膜を下層の絶縁
膜よりも酸素を多く含有する酸化タンタルで形成したの
で、上記最上層の絶縁膜は印加された電界によって絶縁
性が劣化することがない。したがって、電気絶縁性に優
れた特性を呈する電子装置を提供できる。 さらに、上記
下層の絶縁膜は、上記最上層の絶縁膜よりも酸素の含有
量が少ないために高い被着レートで形成される。したが
って、ピンホールに対しても十分な絶縁保護機能を呈す
る電子装置を提供できる。
ベース基板とこのベース基板上に形成されるスイッチン
グ素子,配線,絵素電極との間に介在する絶縁膜を多層構
造に成し、最上層の絶縁膜を下層の絶縁膜よりも酸素を
多く含有する酸化タンタルで形成したので、上記最上層
の絶縁膜は印加された電界によって絶縁性が劣化するこ
とがない。したがって、電気絶縁性に優れた特性を呈す
る表示装置を提供できる。 さらに、上記下層の絶縁膜
は、上記最上層の絶縁膜よりも酸素の含有量が少ないた
めに高い被着レートで形成される。したがって、ピンホ
ールに対しても十分な絶縁保護機能を呈する表示装置を
提供できる。
方法は、所定の酸素含有量の酸化タンタルから成る下層
の絶縁膜を基板上に形成する工程と、上記下層の絶縁膜
の酸素含有量よりも多くの酸素を含有する酸化タンタル
から成る最上層の絶縁膜を形成する工程と、上記各絶縁
膜を酸化する工程を有するので、形成された絶縁膜にお
ける上記最上層の絶縁膜は酸素含有量が多く電気絶縁性
に優れた特性を呈する一方、上記下層の絶縁膜は酸素の
含有量が少なく高い被着レートで形成されて、ピンホー
ルに対しても十分な絶縁保護機能を呈する。
トリックス液晶基板における平面図である。
電流の変化を示す図である。
る平面図である。
電流の変化を示す図である。
3…信号線、 24…絵素電極、2
5…ゲート電極、 26…ソース電極、
27…ドレイン電極、 28…付加容量用
電極、29a…下層保護絶縁膜、 29b…上
層保護絶縁膜、30…TFT、 3
1…酸化絶縁膜、32…ゲート絶縁膜。
Claims (3)
- 【請求項1】 基板上に絶縁膜を介して電気素子が形成
された電子装置であって、 上記絶縁膜は、多層構造を成すと共に、最上層の絶縁膜
は下層の絶縁膜よりも酸素を多く含有する酸化タンタル
で形成されていることを特徴とする電子装置。 - 【請求項2】 ベース基板上に絶縁膜を介してスイッチ
ング素子とこのスイッチング素子に信号を供給する配線
と絵素電極が形成されて成るアクティブマトリックス基
板を有する表示装置であって、 上記絶縁膜は、多層構造を成すと共に、最上層の絶縁膜
は下層の絶縁膜よりも酸素を多く含有する酸化タンタル
で形成されていることを特徴とする表示装置。 - 【請求項3】 絶縁膜の製造方法であって、 基板上に、所定の酸素含有量の酸化タンタルから成る下
層の絶縁膜を形成する工程と、 上記下層の絶縁膜の酸素含有量よりも多くの酸素を含有
する酸化タンタルから成る最上層の絶縁膜を形成する工
程と、 上記各絶縁膜を酸化する工程を備えたことを特徴とする
絶縁膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32454894A JP3076504B2 (ja) | 1994-12-27 | 1994-12-27 | 絶縁膜を有する電子装置および絶縁膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32454894A JP3076504B2 (ja) | 1994-12-27 | 1994-12-27 | 絶縁膜を有する電子装置および絶縁膜の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08179298A JPH08179298A (ja) | 1996-07-12 |
JP3076504B2 true JP3076504B2 (ja) | 2000-08-14 |
Family
ID=18167044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32454894A Expired - Fee Related JP3076504B2 (ja) | 1994-12-27 | 1994-12-27 | 絶縁膜を有する電子装置および絶縁膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3076504B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8148809B2 (en) | 2009-01-15 | 2012-04-03 | Denso Corporation | Semiconductor device, method for manufacturing the same, and multilayer substrate having the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007342A (ja) | 1999-04-20 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
1994
- 1994-12-27 JP JP32454894A patent/JP3076504B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8148809B2 (en) | 2009-01-15 | 2012-04-03 | Denso Corporation | Semiconductor device, method for manufacturing the same, and multilayer substrate having the same |
Also Published As
Publication number | Publication date |
---|---|
JPH08179298A (ja) | 1996-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4905066A (en) | Thin-film transistor | |
JP4211855B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3617800B2 (ja) | Tftアレイ基板とその製造方法それを用いた液晶表示装置 | |
US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
JP2870072B2 (ja) | 液晶表示装置 | |
JP3076504B2 (ja) | 絶縁膜を有する電子装置および絶縁膜の形成方法 | |
JP2004325627A (ja) | アクティブマトリクス基板および表示装置 | |
JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
JP2914336B2 (ja) | 液晶表示装置 | |
JPH0713180A (ja) | 液晶表示装置 | |
JP3085305B2 (ja) | 液晶表示装置の製造方法 | |
JPH05323375A (ja) | 液晶表示装置 | |
JP3083965B2 (ja) | アクティブマトリクス基板 | |
JP3059783B2 (ja) | 液晶表示装置 | |
JPH0990406A (ja) | 液晶表示装置 | |
JP2714270B2 (ja) | 液晶表示装置 | |
JPH0675143B2 (ja) | アクティブマトリクス基板 | |
JPH06130376A (ja) | 絶縁膜、電子装置および表示装置並びに絶縁膜の形成方法 | |
JPH0774358A (ja) | ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 | |
JP3089174B2 (ja) | 絶縁膜の形成方法および絶縁膜を有する電子装置 | |
JP3044771B2 (ja) | マトリクス基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |